JPH0381177B2 - - Google Patents
Info
- Publication number
- JPH0381177B2 JPH0381177B2 JP57193939A JP19393982A JPH0381177B2 JP H0381177 B2 JPH0381177 B2 JP H0381177B2 JP 57193939 A JP57193939 A JP 57193939A JP 19393982 A JP19393982 A JP 19393982A JP H0381177 B2 JPH0381177 B2 JP H0381177B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- offset
- sine wave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000003786 synthesis reaction Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 11
- 239000002131 composite material Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は位相を正弦波に変換する形式による周
波数合成装置に関する。
波数合成装置に関する。
信号合成技術において、直接合成、間接合成お
よび数値合成の３種の技術が用いられている。
よび数値合成の３種の技術が用いられている。
直接合成技術では所望信号は直接、発振器から
作られる。しかしながら、この方法では周波数に
限界がある。広い周波数レンジを合成するにはこ
の技術ではきわめて複雑かつ高価なものになつて
しまう。故に、この技術は高周波数レンジにも広
い周波数レンジにもあまり使われない。
作られる。しかしながら、この方法では周波数に
限界がある。広い周波数レンジを合成するにはこ
の技術ではきわめて複雑かつ高価なものになつて
しまう。故に、この技術は高周波数レンジにも広
い周波数レンジにもあまり使われない。
間接合成では所望周波数を合成するため、プロ
グラム可能な分周器を持つ位相ロツクループをよ
く使用する。この技術は現在民生機器の他多くの
応用に用いられている。この方式が普及したのは
集積回路という形の、安価でプログラム可能な分
周器が出現したからである。その結果特に直接合
成と比較すればはるかに簡単になつた。
グラム可能な分周器を持つ位相ロツクループをよ
く使用する。この技術は現在民生機器の他多くの
応用に用いられている。この方式が普及したのは
集積回路という形の、安価でプログラム可能な分
周器が出現したからである。その結果特に直接合
成と比較すればはるかに簡単になつた。
しかしながら、所望合成信号が変調されたとき
従来技術においては直接合成法であつても間接合
成技術であつても搬送信号の位相を連続的に切り
替えることはできない。さらに両技術は多数のア
ナログ素子を必要とし、それらはエージングによ
る機能不良やドリフト、温度の影響などを受けや
すい。
従来技術においては直接合成法であつても間接合
成技術であつても搬送信号の位相を連続的に切り
替えることはできない。さらに両技術は多数のア
ナログ素子を必要とし、それらはエージングによ
る機能不良やドリフト、温度の影響などを受けや
すい。
デジタル技術を使つた数値合成法は上述の問題
を避けるのに有効である。基本的には数値合成法
はデジタル論理回路を用いて所望信号を表わす一
連の点を発生させることである。次にこの一連の
数値データはデジタル・アナログ変換器DACに
より実際の所望信号に変換される。従来技術での
信号合成システムの例が米国特許番号3928813に
述べられている。第１図は従来のデジタル数値合
成器のブロツク図を示す。その中で周波数を決定
する関係式はＦ＝（Δφ／ΔT）（１／2π）である。
もしΔTがデジタルクロツクの周期であれば、
Δφが周波数を決定する。
を避けるのに有効である。基本的には数値合成法
はデジタル論理回路を用いて所望信号を表わす一
連の点を発生させることである。次にこの一連の
数値データはデジタル・アナログ変換器DACに
より実際の所望信号に変換される。従来技術での
信号合成システムの例が米国特許番号3928813に
述べられている。第１図は従来のデジタル数値合
成器のブロツク図を示す。その中で周波数を決定
する関係式はＦ＝（Δφ／ΔT）（１／2π）である。
もしΔTがデジタルクロツクの周期であれば、
Δφが周波数を決定する。
数値合成技術を用いた従来の合成器は直接合成
技術および間接合成技術を用いたものほど複雑に
はならないが、それでもやはりこれら従来技術の
数値合成器は明確な欠点を持つている。すなわ
ち、それらは特質上、出力周波数を高くできな
い。本発明の数値合成器はこの欠点を克服し、同
時に数値合成技術の他の長所を保持している。
技術および間接合成技術を用いたものほど複雑に
はならないが、それでもやはりこれら従来技術の
数値合成器は明確な欠点を持つている。すなわ
ち、それらは特質上、出力周波数を高くできな
い。本発明の数値合成器はこの欠点を克服し、同
時に数値合成技術の他の長所を保持している。
本発明の長所をよりよく理解するため以下従来
技術の数値合成器について簡単に説明する。
技術の数値合成器について簡単に説明する。
いかなる数値合成器にも欠くことができないの
は第１図に示したような位相累算器である。その
機能は直線的に増加するデジタル信号を発生する
ことであり、その値はラジマンで位相で表わして
いる。周波数と位相の間の関係を定義する式は Ｆ＝（１／2π）（Δφ／ΔT） であり、ここでΔφは位相増分を表わす選択値で
あり、ΔTは出力周波数を決定するためのシステ
ムクロツクの周期である。この合成器で合成可能
な周波数の数は2Kであり、ＫはΔφに対するビツ
ト数である。Ｋが24でクロツク周波数Fc＝１／Ｔ
が33.55MHzであれば周波数分解能は（33.55×
106）／（224）＝２Hzとなる。第１図に示したよ
うに１／Ｔクロツクサイクルごとに、最新の位相
出力にΔφを繰返し加えることにより位相を累積
して行く。ゆえに、クロツクサイクルＮでの位相
出力は φout＝NΔφ である。累算器内の加算器は2Kを法とする割算装
置であるので最終的にはオーバーフローする。し
かしながら、オーバーフローにより有効な位相が
失われるわけではない。2Kは2πラジアンを表わす
のでオーバーフローした位相は次のサイクルの位
相出力を表わす。これは第２図に示される。第２
図は第１図のラツチ回路の出力位相を示す。累算
器が簡単であるのは明白である。しかしながら、
その短所はスピードである。33.55MHzのクロツ
クでは30ナノ秒ごとに新しい位相が得られる。故
に、この時間内に全てのＫビツトが加算され、ラ
ツチされなければならず、この加算に要する時間
が数値合成器のスピードを限定する。言い換えれ
ば、これが最大有効出力周波数の上限を決める。
は第１図に示したような位相累算器である。その
機能は直線的に増加するデジタル信号を発生する
ことであり、その値はラジマンで位相で表わして
いる。周波数と位相の間の関係を定義する式は Ｆ＝（１／2π）（Δφ／ΔT） であり、ここでΔφは位相増分を表わす選択値で
あり、ΔTは出力周波数を決定するためのシステ
ムクロツクの周期である。この合成器で合成可能
な周波数の数は2Kであり、ＫはΔφに対するビツ
ト数である。Ｋが24でクロツク周波数Fc＝１／Ｔ
が33.55MHzであれば周波数分解能は（33.55×
106）／（224）＝２Hzとなる。第１図に示したよ
うに１／Ｔクロツクサイクルごとに、最新の位相
出力にΔφを繰返し加えることにより位相を累積
して行く。ゆえに、クロツクサイクルＮでの位相
出力は φout＝NΔφ である。累算器内の加算器は2Kを法とする割算装
置であるので最終的にはオーバーフローする。し
かしながら、オーバーフローにより有効な位相が
失われるわけではない。2Kは2πラジアンを表わす
のでオーバーフローした位相は次のサイクルの位
相出力を表わす。これは第２図に示される。第２
図は第１図のラツチ回路の出力位相を示す。累算
器が簡単であるのは明白である。しかしながら、
その短所はスピードである。33.55MHzのクロツ
クでは30ナノ秒ごとに新しい位相が得られる。故
に、この時間内に全てのＫビツトが加算され、ラ
ツチされなければならず、この加算に要する時間
が数値合成器のスピードを限定する。言い換えれ
ば、これが最大有効出力周波数の上限を決める。
いつたん位相が得られれば、次の段階はそれを
正弦波、すなわち時間と共に振幅が変化する波に
変換することである。振幅はまだデジタル的であ
る。ナイキストのサンプリング理論に従えば正弦
波はその上の２点により完全に記述される。もし
標本点の位相および振幅が正確でなければ高調波
信号およびスプリアス信号が生じる。理想的な位
相−振幅変換器PACは、各語が無限に正確な正
弦振幅値を持つた2K語をもつROMのような正弦
波参照テーブルである。ところが実際に得られる
のは理想に満たないものである。
正弦波、すなわち時間と共に振幅が変化する波に
変換することである。振幅はまだデジタル的であ
る。ナイキストのサンプリング理論に従えば正弦
波はその上の２点により完全に記述される。もし
標本点の位相および振幅が正確でなければ高調波
信号およびスプリアス信号が生じる。理想的な位
相−振幅変換器PACは、各語が無限に正確な正
弦振幅値を持つた2K語をもつROMのような正弦
波参照テーブルである。ところが実際に得られる
のは理想に満たないものである。
もし、１語につきＬビツトの正確さでよければ
ROMの大きさはL2Kビツトになる。たとえばＫ
＝24およびＬ＝12のときはROMは16.7百万語
（１語＝12ビツト）持つことになる。Ｌ＝12に選
べば0.024パーセントの振幅分解能が得られる。
このROMは実際的にはあまりにも大きすぎ、い
くつかのビツトを無視しなければならなくなる。
もしいくつかの重要なビツト（たとえばＫビツ
ト）が位相累算器出力から落ちこぼれるとPAC
への位相入力が不完全となる。この不完全さによ
りシステム内にスプリアス信号が生じる。しかし
ながら、もしＫ＝13ならばスプリアス信号は−70
デジベル以下となる。したがつて、実際的なアプ
ローチは１語に付き12ビツトでかつ8K語持つ
ROMを使用することである。
ROMの大きさはL2Kビツトになる。たとえばＫ
＝24およびＬ＝12のときはROMは16.7百万語
（１語＝12ビツト）持つことになる。Ｌ＝12に選
べば0.024パーセントの振幅分解能が得られる。
このROMは実際的にはあまりにも大きすぎ、い
くつかのビツトを無視しなければならなくなる。
もしいくつかの重要なビツト（たとえばＫビツ
ト）が位相累算器出力から落ちこぼれるとPAC
への位相入力が不完全となる。この不完全さによ
りシステム内にスプリアス信号が生じる。しかし
ながら、もしＫ＝13ならばスプリアス信号は−70
デジベル以下となる。したがつて、実際的なアプ
ローチは１語に付き12ビツトでかつ8K語持つ
ROMを使用することである。
このROM参照テーブルの大きさは各出力サイ
クルを４分割することで、より縮少することがで
きる。こうして０〜90度の部分だけをROMに貯
蔵すればよい。残りの象限は象限番号および０〜
90度の正弦波情報から簡単に得られる。これによ
りROMの大きさは12×2K（25Kビツト）でよく
なる。これは適当な大きさではあるが少なくとも
30ナノ秒の読み出し時間が必要となる。この呼び
出し時間はこの大きさのROMにはあまりに短か
すぎる。
クルを４分割することで、より縮少することがで
きる。こうして０〜90度の部分だけをROMに貯
蔵すればよい。残りの象限は象限番号および０〜
90度の正弦波情報から簡単に得られる。これによ
りROMの大きさは12×2K（25Kビツト）でよく
なる。これは適当な大きさではあるが少なくとも
30ナノ秒の読み出し時間が必要となる。この呼び
出し時間はこの大きさのROMにはあまりに短か
すぎる。
信号合成器のための有用な中心周波数出力は例
えば215MHzである。各出力サイクルにつき、２
標本（サンプル）よりはむしろ2.5標本の標本抽
出率の方が損失、たとえばフイルターロスを補償
するには望ましいので215MHzのこの標本抽出率
に応じたクロツク速度は215×25MHz、すなわち
537MHzである。215MHzの出力および537MHzの
クロツク周波数を持つ正弦波参照テーブルを持つ
たデジタルシステムを構成することは従来技術で
は非常にむずかしい。しかしながら、本発明に従
う技術は215MHzの出力を与え、かつコンピユー
テイング速度、すなわちクロツク速度は33.55M
Hzでよい。即ち、537／33.55＝16であるから、16
チヤネルにすれば各チヤネルは537Hz信号の１周
期に対し１回サンプルすればよい。これは537M
Hzのクロツク速度よりはるかに扱いやすい。言い
換えれば、新しい技術により簡単で低周波数合成
の長所を備えた高周波数合成が実現される。
えば215MHzである。各出力サイクルにつき、２
標本（サンプル）よりはむしろ2.5標本の標本抽
出率の方が損失、たとえばフイルターロスを補償
するには望ましいので215MHzのこの標本抽出率
に応じたクロツク速度は215×25MHz、すなわち
537MHzである。215MHzの出力および537MHzの
クロツク周波数を持つ正弦波参照テーブルを持つ
たデジタルシステムを構成することは従来技術で
は非常にむずかしい。しかしながら、本発明に従
う技術は215MHzの出力を与え、かつコンピユー
テイング速度、すなわちクロツク速度は33.55M
Hzでよい。即ち、537／33.55＝16であるから、16
チヤネルにすれば各チヤネルは537Hz信号の１周
期に対し１回サンプルすればよい。これは537M
Hzのクロツク速度よりはるかに扱いやすい。言い
換えれば、新しい技術により簡単で低周波数合成
の長所を備えた高周波数合成が実現される。
本発明により合成出力波形の各点の発生時間に
対する要求が緩和される。これは並列に動作する
いくつかの正弦波発生器を持ち、これらの正弦波
発生器の出力をあらかじめ決められたシーケンス
で選択し、そして合成された波形を表わす新しい
信号を出すことにより実現される。正弦波発生器
は位相から正弦波振幅への変換器、すなわち正弦
波参照テーブルに接続された位相累算器から成る
デジタルブロツクである。第３図は本発明による
周波数合成装置のデジタルブロツク図の概念図で
ある。その出力はデジタル信号であり、それぞれ
の正弦波発生器のデジタル出力を同期して選択
し、デジタル・アナログ変換器DACに接続する。
合成された信号はそこでデジタル信号からアナロ
グ信号に変換される。
対する要求が緩和される。これは並列に動作する
いくつかの正弦波発生器を持ち、これらの正弦波
発生器の出力をあらかじめ決められたシーケンス
で選択し、そして合成された波形を表わす新しい
信号を出すことにより実現される。正弦波発生器
は位相から正弦波振幅への変換器、すなわち正弦
波参照テーブルに接続された位相累算器から成る
デジタルブロツクである。第３図は本発明による
周波数合成装置のデジタルブロツク図の概念図で
ある。その出力はデジタル信号であり、それぞれ
の正弦波発生器のデジタル出力を同期して選択
し、デジタル・アナログ変換器DACに接続する。
合成された信号はそこでデジタル信号からアナロ
グ信号に変換される。
本発明による並列合成の原理を４チヤンネル構
成に単純化して説明する。すなわち、それは並列
になつた４個の正弦波発生器を持つた合成器であ
る。第４Ａ図は本発明の実施例による周波数合成
装置のブロツク図である。Δφの位相増分を２ビ
ツトシフトし、4Δφを得る。シフトされた増分
4Δφは４個の並列発生器全てへの位相増分入力と
なる。要するに、それぞれの正弦波発生器は合成
される波形の４個だけ先の位相点を見て該正弦値
を発生する。この先読みの長所を達成するため正
弦波発生器出力は予め決められた量だけ位相にオ
フセツトをかけておき、sin（4ΣΔφ＋位相オフセ
ツト）の出力を生じる。次にそれらを選択された
シーケンスでマルチプレクサによつてサンプリン
グし、DACに印加する。マルチプレクサによつ
て生ずるシーケンスはsin（ｘ）でありｘは以下の
シーケンスである。
成に単純化して説明する。すなわち、それは並列
になつた４個の正弦波発生器を持つた合成器であ
る。第４Ａ図は本発明の実施例による周波数合成
装置のブロツク図である。Δφの位相増分を２ビ
ツトシフトし、4Δφを得る。シフトされた増分
4Δφは４個の並列発生器全てへの位相増分入力と
なる。要するに、それぞれの正弦波発生器は合成
される波形の４個だけ先の位相点を見て該正弦値
を発生する。この先読みの長所を達成するため正
弦波発生器出力は予め決められた量だけ位相にオ
フセツトをかけておき、sin（4ΣΔφ＋位相オフセ
ツト）の出力を生じる。次にそれらを選択された
シーケンスでマルチプレクサによつてサンプリン
グし、DACに印加する。マルチプレクサによつ
て生ずるシーケンスはsin（ｘ）でありｘは以下の
シーケンスである。
０，Δφ，2Δφ，3Δφ，Δφ(4)，Δφ（４＋１）
，
Δφ（４＋２），Δφ（４＋３），Δφ(8)，Δφ（８
＋
１），Δφ（８＋２），Δφ（８＋３），Δφ(12)、等
々。
，
Δφ（４＋２），Δφ（４＋３），Δφ(8)，Δφ（８
＋
１），Δφ（８＋２），Δφ（８＋３），Δφ(12)、等
々。
デジタル・アナログ変換器の入力ポートにたと
え各正弦波発生器が4Δφのステツプで動作してい
るとしても実際にはΔφのステツプでデジタル値
が印加される。この結果を第４Ｂ図に図式的に示
す。第４Ｂ図は第４Ａ図に示した装置により得ら
れる合成信号の例を示す。〇はSG２，○はSG
１，□はSG２，○はSG３，ＸはSG４の出力で
ある。これはそれぞれの正弦波発生器の出力に含
まれる位相オフセツトおよびマルチプレクサで得
られる選択されたシーケンスにより保証される。
え各正弦波発生器が4Δφのステツプで動作してい
るとしても実際にはΔφのステツプでデジタル値
が印加される。この結果を第４Ｂ図に図式的に示
す。第４Ｂ図は第４Ａ図に示した装置により得ら
れる合成信号の例を示す。〇はSG２，○はSG
１，□はSG２，○はSG３，ＸはSG４の出力で
ある。これはそれぞれの正弦波発生器の出力に含
まれる位相オフセツトおよびマルチプレクサで得
られる選択されたシーケンスにより保証される。
本発明の合成器により多くの長所が実現され
る。その中でも主要なものは以下の通りである。
る。その中でも主要なものは以下の通りである。
(1) それぞれの正弦波発生器はクロツク速度の何
分の１か、すなわちクロツク速度の４分の１、
あるいは実施例に示したようにEε／４で動作
するのでそれぞれの正弦波発生器、すなわちチ
ヤンネルは従来技術の単一チヤンネル発生器に
比べれば同じ合成周波数に対して発生時間が４
倍長くなる。これはシステム内の合成回路への
要求が少なくなる。
分の１か、すなわちクロツク速度の４分の１、
あるいは実施例に示したようにEε／４で動作
するのでそれぞれの正弦波発生器、すなわちチ
ヤンネルは従来技術の単一チヤンネル発生器に
比べれば同じ合成周波数に対して発生時間が４
倍長くなる。これはシステム内の合成回路への
要求が少なくなる。
(2) 従来合成可能な最大有効出力周波数はたかだ
かクロツク速度の半分でありフイルタロスを見
越せばFc／2.5である。しかしながら、本発明
により並列構成にすれば、非常に高い周波数が
適当な正弦波発生時間をもつて実現できる。パ
イプライン構成および非常に速い正弦波参照
ROMを使えば15ナノ秒のチヤンネルクロツク
周期が可能である。以下図面を用いて本発明を
詳細に説明する。
かクロツク速度の半分でありフイルタロスを見
越せばFc／2.5である。しかしながら、本発明
により並列構成にすれば、非常に高い周波数が
適当な正弦波発生時間をもつて実現できる。パ
イプライン構成および非常に速い正弦波参照
ROMを使えば15ナノ秒のチヤンネルクロツク
周期が可能である。以下図面を用いて本発明を
詳細に説明する。
再び第４Ａ図において、並列接続された４個の
正弦波発生器２０，２５，３０，３５を持つ周波
数合成器１２が示されている。もちろん、本発明
による他の実施例では並列正弦波発生器の数を変
化させることができる。Ｋビツトデータの入力、
4Δφが合成器１２の入力ポート１０に供給され
る。これはＦ＝（１／2π）（Δφ／ΔT）の関係式
によつて決定される出力周波数に相当する。４個
の並列正弦波発生器２０，２５，３０，３５はよ
り能率的な回路動作のため２個を一緒にすること
ができる。第５図は本発明の他の実施例による周
波数合成装置のブロツク図である。この実施例に
おいて４個の正弦波発生器２０，２５，３０，３
５によつて形成された４個のチヤンネルを２個の
正弦波発生器２０，２５と３０，３５に分割し、
それぞれを単一の集積回路４０および５０に組み
込む。さらに、集積回路４０および５０はそれぞ
れ２：１のマルチプレクサ４５および５５を持
つ。マルチプレクサ４５および５５は２個の正弦
波発生器２０，２５と３０，３５との間でそれぞ
れスイツチし、集積回路４０および５０のそれぞ
れの出力母線４７および５７に一連の出力データ
を供給する。第５図の構成はIC化により内部回
路配線を少なくし、またマルチプレクサを簡単化
し、第４Ａ図の実施例に比べ各位相のハードウエ
アが単純になる。データ出力母線４７および５７
は両実施例にあるシステムマルチプレクサ６０に
よつてDAC７０に選択的に接続される。第４Ａ
図および第５図の両方においてシーケンスをうま
く選べばDAC７０への入力は合成する所望周波
数の波形を表わす語のシーケンスとすることがで
きる。第８図はDAC入力シーケンスのリストで
ある。ここでＪはＪ番目のクロツクパルスを表わ
す。この場合、DAC７０の入力はデジタル値正
弦波でありφのステツプでサンプリングされる。
DAC出力のアナログ信号は合成波形を表わし、
低域通過フイルタLPF８０を通り合成器１２の
出力ポート９０に接続される。
正弦波発生器２０，２５，３０，３５を持つ周波
数合成器１２が示されている。もちろん、本発明
による他の実施例では並列正弦波発生器の数を変
化させることができる。Ｋビツトデータの入力、
4Δφが合成器１２の入力ポート１０に供給され
る。これはＦ＝（１／2π）（Δφ／ΔT）の関係式
によつて決定される出力周波数に相当する。４個
の並列正弦波発生器２０，２５，３０，３５はよ
り能率的な回路動作のため２個を一緒にすること
ができる。第５図は本発明の他の実施例による周
波数合成装置のブロツク図である。この実施例に
おいて４個の正弦波発生器２０，２５，３０，３
５によつて形成された４個のチヤンネルを２個の
正弦波発生器２０，２５と３０，３５に分割し、
それぞれを単一の集積回路４０および５０に組み
込む。さらに、集積回路４０および５０はそれぞ
れ２：１のマルチプレクサ４５および５５を持
つ。マルチプレクサ４５および５５は２個の正弦
波発生器２０，２５と３０，３５との間でそれぞ
れスイツチし、集積回路４０および５０のそれぞ
れの出力母線４７および５７に一連の出力データ
を供給する。第５図の構成はIC化により内部回
路配線を少なくし、またマルチプレクサを簡単化
し、第４Ａ図の実施例に比べ各位相のハードウエ
アが単純になる。データ出力母線４７および５７
は両実施例にあるシステムマルチプレクサ６０に
よつてDAC７０に選択的に接続される。第４Ａ
図および第５図の両方においてシーケンスをうま
く選べばDAC７０への入力は合成する所望周波
数の波形を表わす語のシーケンスとすることがで
きる。第８図はDAC入力シーケンスのリストで
ある。ここでＪはＪ番目のクロツクパルスを表わ
す。この場合、DAC７０の入力はデジタル値正
弦波でありφのステツプでサンプリングされる。
DAC出力のアナログ信号は合成波形を表わし、
低域通過フイルタLPF８０を通り合成器１２の
出力ポート９０に接続される。
第６Ａ図は第４Ａ図および第５図に示した正弦
波発生器２０，２５，３０，３５のうちの１つの
詳細ブロツク図である。図示した正弦波発生器は
位相オフセツト発生器６０５を持ち、正弦波発生
器に必要な位相オフセツトを供給する。正弦波発
生器の中央に加算器５６０およびラツチ回路５７
０がある。ラツチ回路５７０の出力は加算器５６
０にフイードバツクされ、印加された入力が各ク
ロツクサイクルごとに累積される。累積された出
力はそれぞれが移相される前にもう一つのラツチ
回路６１０、すなわち累積ラツチ回路に印加され
る。移相は補助加算器６７０で位相オフセツト発
生器６０５からの位相オフセツトを累積された位
相出力に加算することにより為される。位相累積
信号は補助ラツチ回路６８０を通つて位相−正弦
波変換器６９０に接続される。変換後信号はシス
テム用変換器ラツチ回路７００で保持される。
波発生器２０，２５，３０，３５のうちの１つの
詳細ブロツク図である。図示した正弦波発生器は
位相オフセツト発生器６０５を持ち、正弦波発生
器に必要な位相オフセツトを供給する。正弦波発
生器の中央に加算器５６０およびラツチ回路５７
０がある。ラツチ回路５７０の出力は加算器５６
０にフイードバツクされ、印加された入力が各ク
ロツクサイクルごとに累積される。累積された出
力はそれぞれが移相される前にもう一つのラツチ
回路６１０、すなわち累積ラツチ回路に印加され
る。移相は補助加算器６７０で位相オフセツト発
生器６０５からの位相オフセツトを累積された位
相出力に加算することにより為される。位相累積
信号は補助ラツチ回路６８０を通つて位相−正弦
波変換器６９０に接続される。変換後信号はシス
テム用変換器ラツチ回路７００で保持される。
位相オフセツト発生器６０５は16チヤンネルの
正弦波発生器を形成できるように、一連の割り算
器を持つている。これら割り算器５２０，５３
０，５４０，５５０のそれぞれの入力は同じ
NΔφである。それらの出力にそれれＡ，Ｂ，Ｃ，
Ｄと符号を付ける。正弦波発生器が作るチヤンネ
ルの数に依存して、出力は図１０〜１２により結
合される。図１０は４チヤンネルの場合、図１１
は８チヤンネルの場合、図１２は16チヤンネルの
場合の位相オフセツトを示している。なおＡ，
Ｂ，Ｃ，Ｄは図１３に定義されている。これらの
結合はマルチプレクサ５８０，５８５，５９０、
極性回路６２０，６３０および加算器６４０，６
５０，６６０へと続く一連の回路により行なわれ
る。所望の位相オフセツトは上述の適切なる結合
により得られ、そしてその位相オフセツトは発生
された正弦値をシフトするための位相オフセツト
として正弦波発生器加算器６７０に印加される。
正弦波発生器を形成できるように、一連の割り算
器を持つている。これら割り算器５２０，５３
０，５４０，５５０のそれぞれの入力は同じ
NΔφである。それらの出力にそれれＡ，Ｂ，Ｃ，
Ｄと符号を付ける。正弦波発生器が作るチヤンネ
ルの数に依存して、出力は図１０〜１２により結
合される。図１０は４チヤンネルの場合、図１１
は８チヤンネルの場合、図１２は16チヤンネルの
場合の位相オフセツトを示している。なおＡ，
Ｂ，Ｃ，Ｄは図１３に定義されている。これらの
結合はマルチプレクサ５８０，５８５，５９０、
極性回路６２０，６３０および加算器６４０，６
５０，６６０へと続く一連の回路により行なわれ
る。所望の位相オフセツトは上述の適切なる結合
により得られ、そしてその位相オフセツトは発生
された正弦値をシフトするための位相オフセツト
として正弦波発生器加算器６７０に印加される。
第６Ａ図に示した正弦波発生器で位相および周
波数変調をかけることもできる。周波数変調FM
加算器５００は入力線７２０の搬送周波数、すな
わち中心周波数Ｎ（Δφcw）ともう一方の入力線７
３０の変調入力Ｎ（ΔφfM）とを加算する。同時に
和NΔφ＝Ｎ（ΔφfM±Δφcw）は位相累算器５７５
および割算器５２０，５３０，５４０，５５０の
入力に印加される。その結果生じた信号が周波数
変調されていることは次の説明で明らかである。
合成周波数はＦ＝（１／2π）（Δφ／ΔT）であり、
Δφ＝ΔφfM±ΔφcwであるのでＦはＦ＝（１／2π）
〔ΔφfM±Δφcw）／ΔT〕となる。これはFMであ
る。
波数変調をかけることもできる。周波数変調FM
加算器５００は入力線７２０の搬送周波数、すな
わち中心周波数Ｎ（Δφcw）ともう一方の入力線７
３０の変調入力Ｎ（ΔφfM）とを加算する。同時に
和NΔφ＝Ｎ（ΔφfM±Δφcw）は位相累算器５７５
および割算器５２０，５３０，５４０，５５０の
入力に印加される。その結果生じた信号が周波数
変調されていることは次の説明で明らかである。
合成周波数はＦ＝（１／2π）（Δφ／ΔT）であり、
Δφ＝ΔφfM±ΔφcwであるのでＦはＦ＝（１／2π）
〔ΔφfM±Δφcw）／ΔT〕となる。これはFMであ
る。
位相変調PMは入力線７４０を経てPMラツチ
回路６００へ行き、そこから位相オフセツト発生
加算器６６０に入力することで為される。そこか
ら変調情報は補助加算器６７０に対する位相オフ
セツト情報と一緒に結合された累積位相信号と結
合される。故に、位相信号が変換器６９０を通つ
て正弦信号に変換されると、正弦信号は周波数で
あれ位相であれとにかく変調情報を含む。PMの
場合、正弦出力はsin（ΣΔφ＋ΔFΣΔφfM）であり、
ΔFは周波数偏移、すなわち変調指数である。
回路６００へ行き、そこから位相オフセツト発生
加算器６６０に入力することで為される。そこか
ら変調情報は補助加算器６７０に対する位相オフ
セツト情報と一緒に結合された累積位相信号と結
合される。故に、位相信号が変換器６９０を通つ
て正弦信号に変換されると、正弦信号は周波数で
あれ位相であれとにかく変調情報を含む。PMの
場合、正弦出力はsin（ΣΔφ＋ΔFΣΔφfM）であり、
ΔFは周波数偏移、すなわち変調指数である。
第６Ａ図に示した本発明の実施例では値Ｎ
（Δφ）を中心周波数入力ポート７２０に入れる。
Ｎは正弦波発生器に入る前にΔφに掛ける数であ
る。８チヤンネル並列システムではＮは８であ
り、この場合、いつも8Δφを入れればよい。周波
数変調データがあるならばFM加算器５００の中
心周波数データに加算される。したがつて、FM
加算器５００の出力は合計された瞬時位相
NΔφTである。
（Δφ）を中心周波数入力ポート７２０に入れる。
Ｎは正弦波発生器に入る前にΔφに掛ける数であ
る。８チヤンネル並列システムではＮは８であ
り、この場合、いつも8Δφを入れればよい。周波
数変調データがあるならばFM加算器５００の中
心周波数データに加算される。したがつて、FM
加算器５００の出力は合計された瞬時位相
NΔφTである。
FMラツチ５１０の出力は位相累算器５７５お
よび位相オフセツト発生器６０５への入力であ
る。ある正弦波発生器に必要な位相オフセツトは
システム内のチヤンネルの数およびその正弦波発
生器のシステム内の位置（チヤンネル番号）に依
存する。たとえば、もし正弦波発生器が４チヤン
ネルシステムの第３番目のチヤンネルに限定され
れば必要な位相オフセツトは2Δφである。これは
図１０に示されている。この値は２：１のマルチ
プレクサ５９０を使用してフイールドＡを選択す
ることにより達成される。ある特定のチヤンネル
システムに対してＡ，Ｂ，Ｃ，Ｄの各フイールド
は違つた重み付けを持つ。これを図１３に示す。
図１３はチヤンネル数とＡ，Ｂ，Ｃ，Ｄの値の関
係を示す図である。Ｎはチヤンネル数を示す。同
様にまた、１，２，４，８，16の各チヤンネルの
構成に必要な全ての位相オフセツトはマルチプレ
クサ５８０，５８５、極性回路６２０，６３０お
よび第１オフセツト加算器６４０を用いてＡ，
Ｂ，Ｃ，Ｄ各フイールドを異つた組合わせで結合
することにより得られる。位相オフセツト発生器
６０５の出力は位相変調入力ポート７４０にある
どんな位相変調をも加算することができる。
よび位相オフセツト発生器６０５への入力であ
る。ある正弦波発生器に必要な位相オフセツトは
システム内のチヤンネルの数およびその正弦波発
生器のシステム内の位置（チヤンネル番号）に依
存する。たとえば、もし正弦波発生器が４チヤン
ネルシステムの第３番目のチヤンネルに限定され
れば必要な位相オフセツトは2Δφである。これは
図１０に示されている。この値は２：１のマルチ
プレクサ５９０を使用してフイールドＡを選択す
ることにより達成される。ある特定のチヤンネル
システムに対してＡ，Ｂ，Ｃ，Ｄの各フイールド
は違つた重み付けを持つ。これを図１３に示す。
図１３はチヤンネル数とＡ，Ｂ，Ｃ，Ｄの値の関
係を示す図である。Ｎはチヤンネル数を示す。同
様にまた、１，２，４，８，16の各チヤンネルの
構成に必要な全ての位相オフセツトはマルチプレ
クサ５８０，５８５、極性回路６２０，６３０お
よび第１オフセツト加算器６４０を用いてＡ，
Ｂ，Ｃ，Ｄ各フイールドを異つた組合わせで結合
することにより得られる。位相オフセツト発生器
６０５の出力は位相変調入力ポート７４０にある
どんな位相変調をも加算することができる。
位相累算器出力（NΣΔφT）は位相変調加算器
６６０の出力に加算され、補助加算器６７０の出
力となる。補助加算器６７０の出力は総位相、す
なわちNΣΔφTに位相オフセツトおよび位相変調
をプラスしたものである。この総位相は位相−正
弦波変換器PAC６９０によつて変換される。
PAC６９０はROM参照テーブル又はそれに等価
なものである。ラツチ７００はPAC６９０の出
力に接続される。ラツチ７００の出力が所望チヤ
ンネル出力である。
６６０の出力に加算され、補助加算器６７０の出
力となる。補助加算器６７０の出力は総位相、す
なわちNΣΔφTに位相オフセツトおよび位相変調
をプラスしたものである。この総位相は位相−正
弦波変換器PAC６９０によつて変換される。
PAC６９０はROM参照テーブル又はそれに等価
なものである。ラツチ７００はPAC６９０の出
力に接続される。ラツチ７００の出力が所望チヤ
ンネル出力である。
第６Ａ図に示した正弦波発生器はＮチヤンネル
数値合成器の一般的な素子と考えられる。前述の
ように本発明による正弦波発生器はどんな所望チ
ヤンネルの機能をも果すようにプログラムするこ
とができる。位相オフセツト値だけがチヤンネル
により異なり、その他の点では等しいので位相オ
フセツト発生器だけにはチヤンネル位置をプログ
ラムする必要がある。
数値合成器の一般的な素子と考えられる。前述の
ように本発明による正弦波発生器はどんな所望チ
ヤンネルの機能をも果すようにプログラムするこ
とができる。位相オフセツト値だけがチヤンネル
により異なり、その他の点では等しいので位相オ
フセツト発生器だけにはチヤンネル位置をプログ
ラムする必要がある。
２個の正弦波発生器１００２，１００４を結合
して１対の正弦波発生器にすることにより第６Ａ
図の正弦波発生を改良することができる。このこ
とはハードウエアを節約し、超LSIで能率的に実
現できる。第６Ｂ図は第４Ａ図および第５図に示
した正弦波発生器の他の実施例のブロツク図で、
二重チヤンネル正弦波発生器を示す。
して１対の正弦波発生器にすることにより第６Ａ
図の正弦波発生を改良することができる。このこ
とはハードウエアを節約し、超LSIで能率的に実
現できる。第６Ｂ図は第４Ａ図および第５図に示
した正弦波発生器の他の実施例のブロツク図で、
二重チヤンネル正弦波発生器を示す。
第６Ｂ図に示したチヤンネル正弦波発生器が第
６Ａ図のそれにまさる長所は２個のチヤンネル１
００２，１００４が共通の位相累算器１０１０お
よび共通の副位相オフセツト発生器１０００を共
有することである。さらに、出力マルチプレクサ
１０２０は２個のチヤンネル１００２と１００４
を結合してより高い周波数信号出力を供給する。
この出力マルチプレクサ１０２０は第５図のシス
テム内部マルチプレクサ４５，５５と同じ機能を
果たす。
６Ａ図のそれにまさる長所は２個のチヤンネル１
００２，１００４が共通の位相累算器１０１０お
よび共通の副位相オフセツト発生器１０００を共
有することである。さらに、出力マルチプレクサ
１０２０は２個のチヤンネル１００２と１００４
を結合してより高い周波数信号出力を供給する。
この出力マルチプレクサ１０２０は第５図のシス
テム内部マルチプレクサ４５，５５と同じ機能を
果たす。
２チヤンネル正弦波発生器は上部チヤンネル１
００２と下部チヤンネル１００４とから成る。出
力マルチプレクサ１０２０はこれら２個のチヤン
ネル１００２，１００４を選択する。マルチプレ
クサ１０２０は第６Ｃ図に示したグラフに従つて
適当なチヤンネルを選択する。第６Ｃ図は第６Ｂ
図に示した出力マルチプレクサの動作タイミング
図である。上部チヤンネル１００２はsin
｛NΣΔφT＋φ（副オフセツト）｝と表現できる。下
部チヤンネル１００４はsin｛NΣΔφT＋φ（副オフ
セツト）＋φ（主オフセツト）｝と表現できる。主
オフセツトは割算器１０４０によつて発生され
る。この主オフセツトの値はいかなるチヤンネル
に対しても常にNΔφT／２で同じである。この値
により上部チヤンネル１００２と下部チヤンネル
１００４を分けることによつて両チヤンネル間で
同じ副オフセツト発生器１０００を共有すること
ができる。たとえば、16チヤンネルシステムにお
いて、チヤンネル１および９の両方が同じ副オフ
セツト、すなわち−5ΔφTを持つのである。しか
し、９であると確認されたチヤンネルはさらに、
主オフセツト8ΔφTを持つている。チヤンネル３
および１１も同様に同じ副オフセツト、すなわち
−3ΔφTを持つている。しかし、１１であると確
認されたチヤンネルはさらに、主オフセツト
8ΔφTを持つている。図９および図１２はチヤン
ネル番号９〜１６が主オフセツトをプラスした副
オフセツトによつてオフセツトをかけられるとき
だけ、チヤンネル番号１〜８は同じ副オフセツト
発生器出力によつて位相オフセツトをかけられる
ことを示す。主オフセツトとは図１０，１１，１
２，１３のＡフイールドのことである。上部チヤ
ンネル１００２と下部チヤンネル１００４を
NΔφT／２によつて分離することのもう一つの特
徴は出力マルチプレクサ１０２０がチヤンネル間
を切替えるのに十分な時間があることである。第
６Ｃ図は出力マルチプレクサ１０２０がチヤンネ
ルの計算速度、すなわちクロツク速度の２倍の速
度で切替えることを示す。この動作タイミングの
ために上部および下部チヤンネル１００２，１０
０４はＮ／２チヤンネル分だけ分離されなければ
いけない。この機能は主位相オフセツトが果す。
００２と下部チヤンネル１００４とから成る。出
力マルチプレクサ１０２０はこれら２個のチヤン
ネル１００２，１００４を選択する。マルチプレ
クサ１０２０は第６Ｃ図に示したグラフに従つて
適当なチヤンネルを選択する。第６Ｃ図は第６Ｂ
図に示した出力マルチプレクサの動作タイミング
図である。上部チヤンネル１００２はsin
｛NΣΔφT＋φ（副オフセツト）｝と表現できる。下
部チヤンネル１００４はsin｛NΣΔφT＋φ（副オフ
セツト）＋φ（主オフセツト）｝と表現できる。主
オフセツトは割算器１０４０によつて発生され
る。この主オフセツトの値はいかなるチヤンネル
に対しても常にNΔφT／２で同じである。この値
により上部チヤンネル１００２と下部チヤンネル
１００４を分けることによつて両チヤンネル間で
同じ副オフセツト発生器１０００を共有すること
ができる。たとえば、16チヤンネルシステムにお
いて、チヤンネル１および９の両方が同じ副オフ
セツト、すなわち−5ΔφTを持つのである。しか
し、９であると確認されたチヤンネルはさらに、
主オフセツト8ΔφTを持つている。チヤンネル３
および１１も同様に同じ副オフセツト、すなわち
−3ΔφTを持つている。しかし、１１であると確
認されたチヤンネルはさらに、主オフセツト
8ΔφTを持つている。図９および図１２はチヤン
ネル番号９〜１６が主オフセツトをプラスした副
オフセツトによつてオフセツトをかけられるとき
だけ、チヤンネル番号１〜８は同じ副オフセツト
発生器出力によつて位相オフセツトをかけられる
ことを示す。主オフセツトとは図１０，１１，１
２，１３のＡフイールドのことである。上部チヤ
ンネル１００２と下部チヤンネル１００４を
NΔφT／２によつて分離することのもう一つの特
徴は出力マルチプレクサ１０２０がチヤンネル間
を切替えるのに十分な時間があることである。第
６Ｃ図は出力マルチプレクサ１０２０がチヤンネ
ルの計算速度、すなわちクロツク速度の２倍の速
度で切替えることを示す。この動作タイミングの
ために上部および下部チヤンネル１００２，１０
０４はＮ／２チヤンネル分だけ分離されなければ
いけない。この機能は主位相オフセツトが果す。
第６Ｄ図は第４Ａ図および第５図に示した正弦
波発生器の他の実施例である。累算器１１０およ
びラツチ１２０から成る累算器回路は位相累積出
力を供給する。この出力は第１位相オフセツト回
路出力になる。この出力は加算器１３０およびラ
ツチ１４０，１７０から成る第１位相オフセツト
回路に行き、そこで位相累積出力信号が第１位相
オフセツト出力に応じて位相される。移相累積出
力は第２位相オフセツトによつてさらにシフトさ
れる。これは加算器１６０で第２移相オフセツト
入力と第１オフセツトシフト出力とを結合するこ
とにより実現される。結果として２個の移相され
た信号が出る。１つは第１位相オフセツトにより
シフトされ、もう１つは第１および第２位相オフ
セツトによつてシフトされている。これらのシフ
トされたオフセツト信号のそれぞれは正弦波参照
テーブル１８０，２２０によつて適当な正弦波値
に変換される。変換された正弦波値はマルチプレ
クサ２４０によつて予め決められた順序で選択さ
れ、デジタル信号を発生する。このデジタル出力
は他の出力とさらに結合され、数値合成器に要求
される波形を形成する。
波発生器の他の実施例である。累算器１１０およ
びラツチ１２０から成る累算器回路は位相累積出
力を供給する。この出力は第１位相オフセツト回
路出力になる。この出力は加算器１３０およびラ
ツチ１４０，１７０から成る第１位相オフセツト
回路に行き、そこで位相累積出力信号が第１位相
オフセツト出力に応じて位相される。移相累積出
力は第２位相オフセツトによつてさらにシフトさ
れる。これは加算器１６０で第２移相オフセツト
入力と第１オフセツトシフト出力とを結合するこ
とにより実現される。結果として２個の移相され
た信号が出る。１つは第１位相オフセツトにより
シフトされ、もう１つは第１および第２位相オフ
セツトによつてシフトされている。これらのシフ
トされたオフセツト信号のそれぞれは正弦波参照
テーブル１８０，２２０によつて適当な正弦波値
に変換される。変換された正弦波値はマルチプレ
クサ２４０によつて予め決められた順序で選択さ
れ、デジタル信号を発生する。このデジタル出力
は他の出力とさらに結合され、数値合成器に要求
される波形を形成する。
第７図は本発明による16チヤンネル周波数合成
装置のブロツク図であり、二重正弦波発生器を使
つている。８個の二重チヤンネルユニツトが必要
である。16チヤンネルシステムは第４図の４チヤ
ンネルシステムに比べ、高い合成出力周波数が得
られる。したがつて、もつと多くのチヤンネルユ
ニツトを並列に重ねればそれに比例して最大出力
周波数が増加する。
装置のブロツク図であり、二重正弦波発生器を使
つている。８個の二重チヤンネルユニツトが必要
である。16チヤンネルシステムは第４図の４チヤ
ンネルシステムに比べ、高い合成出力周波数が得
られる。したがつて、もつと多くのチヤンネルユ
ニツトを並列に重ねればそれに比例して最大出力
周波数が増加する。
第１図は従来の周波数合成装置のブロツク図、
第２図は第１図のラツチ回路の出力位相を示した
特性線図、第３図は本発明による周波数合成装置
のデジタルブロツクの概念図、第４Ａ図は本発明
による周波数合成装置のブロツク図、第４Ｂ図は
第４Ａ図に示した装置により得られる合成信号の
波形図、第５図は本発明の他の実施例による周波
数合成装置のブロツク図、第６Ａ図は第４Ａ図お
よび第５図に示した正弦波発生器のブロツク図、
第６Ｂ図は第４Ａ図および第５図に示した正弦波
発生器の他の実施例を示したブロツク図、第６Ｃ
図は第６Ｂ図に示した出力マルチプレクサの動作
タイミング図、第６Ｄ図は第４Ａ図および第５図
に示した正弦波発生器の他の実施例のブロツク
図、第７図は本発明による周波数合成装置の他の
実施例のブロツク図、第８図は第４Ａ図に示した
DACへの入力信号のシーケンスを示した図、第
９図および第１２図は16チヤンネルの場合の位相
オフセツトおよびDAC入力信号シーケンスを示
した図、第１０図および第１１図はそれぞれ４チ
ヤンネル、８チヤンネルの場合の位相オフセツト
とDAC入力信号シーケンスを示した図、第１３
図はチヤンネル数と主および副オフセツトとの関
係を示した図である。 １０，５６０，６７０，６４０，６５０，６６
０，６７０，５００，１１０，１３０，１６０…
…加算器、２０，５７０，６１０，６８０，７０
０，６６５，６００，５１０，１２０，１４０，
１７０，１５０，１９０，２１０，２３０，２５
０……ラツチ回路、５０，８０……フイルタ。
第２図は第１図のラツチ回路の出力位相を示した
特性線図、第３図は本発明による周波数合成装置
のデジタルブロツクの概念図、第４Ａ図は本発明
による周波数合成装置のブロツク図、第４Ｂ図は
第４Ａ図に示した装置により得られる合成信号の
波形図、第５図は本発明の他の実施例による周波
数合成装置のブロツク図、第６Ａ図は第４Ａ図お
よび第５図に示した正弦波発生器のブロツク図、
第６Ｂ図は第４Ａ図および第５図に示した正弦波
発生器の他の実施例を示したブロツク図、第６Ｃ
図は第６Ｂ図に示した出力マルチプレクサの動作
タイミング図、第６Ｄ図は第４Ａ図および第５図
に示した正弦波発生器の他の実施例のブロツク
図、第７図は本発明による周波数合成装置の他の
実施例のブロツク図、第８図は第４Ａ図に示した
DACへの入力信号のシーケンスを示した図、第
９図および第１２図は16チヤンネルの場合の位相
オフセツトおよびDAC入力信号シーケンスを示
した図、第１０図および第１１図はそれぞれ４チ
ヤンネル、８チヤンネルの場合の位相オフセツト
とDAC入力信号シーケンスを示した図、第１３
図はチヤンネル数と主および副オフセツトとの関
係を示した図である。 １０，５６０，６７０，６４０，６５０，６６
０，６７０，５００，１１０，１３０，１６０…
…加算器、２０，５７０，６１０，６８０，７０
０，６６５，６００，５１０，１２０，１４０，
１７０，１５０，１９０，２１０，２３０，２５
０……ラツチ回路、５０，８０……フイルタ。
Claims (1)
- 【特許請求の範囲】 １ 位相増分入力信号を受信して移送量の異なる
複数個の位相オフセツト信号を発生する位相オフ
セツト信号発生器と、前記位相オフセツト信号お
よび前記位相増分入力信号を受信して正弦波上の
点を表す複数個のデジタル信号を並列的に出力す
る第１変換手段と、合成された正弦波形を表すデ
ジタル信号を送出するために前記デジタル信号を
予定順序で選択導出する第１切換手段と、前記第
１切換手段の出力デジタル信号をアナログ信号に
変換する第２変換手段と、前記第２変換手段に接
続されたフイルタ手段と、周波数変調するときは
前記位相増分入力信号に周波数変調入力信号を加
えるように制御される周波数変調手段と、位相変
調するときは前記位相オフセツト信号に位相変調
入力信号を加えるように制御される位相変調手段
と、より成り、前記第１変換手段は前記複数個の
デジタル信号を発生する並列接続された複数個の
デジタル正弦波発生器であり、 前記各デジタル正弦波発生器は前記位相増分入
力信号を受信する位相累算器と、前記位相オフセ
ツト信号のうちの所定の１個のオフセツト信号と
前記位相累算器の出力信号とを加える位相オフセ
ツト手段と、前記位相オフセツト手段の出力信号
を受信して対応するデジタル信号を発生するメモ
リ手段とで構成され、 前記各デジタル正弦波発生器は異なるオフセツ
ト信号に対応した異なるデジタル信号を発生する
ようにしたことを特徴とする周波数合成装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/317,220 US4454486A (en) | 1981-11-02 | 1981-11-02 | Waveform synthesis using multiplexed parallel synthesizers |
| US317220 | 1989-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5883402A JPS5883402A (ja) | 1983-05-19 |
| JPH0381177B2 true JPH0381177B2 (ja) | 1991-12-27 |
Family
ID=23232659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193939A Granted JPS5883402A (ja) | 1981-11-02 | 1982-11-02 | 周波数合成装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4454486A (ja) |
| EP (1) | EP0078588B1 (ja) |
| JP (1) | JPS5883402A (ja) |
| DE (1) | DE3264582D1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630217A (en) * | 1984-07-26 | 1986-12-16 | Hewlett-Packard Company | Signal synthesizer system |
| US4745566A (en) * | 1985-03-07 | 1988-05-17 | Tektronix, Inc. | Angle modulated waveform synthesizer |
| US4652832A (en) * | 1985-07-05 | 1987-03-24 | Motorola, Inc. | Frequency resolution in a digital oscillator |
| US4845437A (en) * | 1985-07-09 | 1989-07-04 | Minolta Camera Kabushiki Kaisha | Synchronous clock frequency conversion circuit |
| US4635279A (en) * | 1985-07-25 | 1987-01-06 | Rca Corporation | Arrangement for coherently generating sinusoids of different frequencies, and angle modulation data receiver using the arrangement |
| US4633198A (en) * | 1986-03-12 | 1986-12-30 | The United States Of America As Represented By The Secretary Of The Air Force | Flexible (multi-mode) waveform generator |
| WO1988004861A1 (en) * | 1986-12-23 | 1988-06-30 | Joseph Charles Lyons | Audible or visual digital waveform generating system |
| US4806881A (en) * | 1987-08-28 | 1989-02-21 | Hewlett-Packard Company | Multi-channel modulated numerical frequency synthesizer |
| US4829301A (en) * | 1987-11-13 | 1989-05-09 | Ford Aerospace & Communications Corporation | Digital first order hold circuit |
| US4901265A (en) * | 1987-12-14 | 1990-02-13 | Qualcomm, Inc. | Pseudorandom dither for frequency synthesis noise |
| US4905177A (en) * | 1988-01-19 | 1990-02-27 | Qualcomm, Inc. | High resolution phase to sine amplitude conversion |
| US4926130A (en) * | 1988-01-19 | 1990-05-15 | Qualcomm, Inc. | Synchronous up-conversion direct digital synthesizer |
| EP0375880B1 (de) * | 1988-12-23 | 1994-06-22 | Siemens-Albis Aktiengesellschaft | Frequenzsynthesegerät |
| JPH0824263B2 (ja) * | 1989-06-12 | 1996-03-06 | 株式会社ジーディーエス | フルエンシー処理式ｄ―ａ変換装置 |
| DD287364A5 (de) * | 1989-08-17 | 1991-02-21 | Deutsche Post,Rundfunk- Und Fernsehtechnisches Zentralamt,De | Durchstimmbarer oszillator |
| US5014285A (en) * | 1989-09-27 | 1991-05-07 | General Electric Company | Frequency shift keying communication system with selectable carrier frequencies |
| EP0440283A3 (en) * | 1990-01-31 | 1992-11-19 | Philips Patentverwaltung Gmbh | Multiple channel sine synthesizer |
| GB9012327D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Digital fm synthesizer for record circuitry |
| US5126960A (en) * | 1990-06-21 | 1992-06-30 | Tektronix, Inc. | Generation of phase related waveforms |
| US5268847A (en) * | 1990-12-17 | 1993-12-07 | United Technologies Corporation | Digital synthesis of waveforms |
| US5142487A (en) * | 1991-01-29 | 1992-08-25 | Graham Iii Hatch | Numerically controlled oscillator |
| DE59109069D1 (de) * | 1991-02-07 | 1998-12-10 | Siemens Ag | Schaltungsanordnung zum Erzeugen eines Taktsignales mit einem Phasenrechenwerk |
| GB9117533D0 (en) * | 1991-08-14 | 1992-02-19 | British Aerospace Space And Co | Digital chirp generator systems |
| US5465071A (en) * | 1992-07-13 | 1995-11-07 | Canon Kabushiki Kaisha | Information signal processing apparatus |
| US5563535A (en) * | 1994-11-29 | 1996-10-08 | Microunity Systems Engineering, Inc. | Direct digital frequency synthesizer using sigma-delta techniques |
| KR0169371B1 (ko) * | 1995-11-15 | 1999-03-20 | 김광호 | 사인/코사인 파형 발생기 |
| GB2324917B (en) * | 1997-05-01 | 2001-03-14 | Plessey Semiconductors Ltd | Frequency synthesiser |
| DE19831928A1 (de) * | 1998-07-16 | 2000-02-03 | Grundig Ag | Einrichtung zum Empfang mehrerer Rundfunksignale |
| US7302011B1 (en) * | 2002-10-16 | 2007-11-27 | Rf Micro Devices, Inc. | Quadrature frequency doubling system |
| US7164899B2 (en) * | 2003-09-16 | 2007-01-16 | Microtune (Texas), L.P. | System and method for frequency translation with harmonic suppression using mixer stages |
| US7190943B2 (en) * | 2003-09-16 | 2007-03-13 | Microtune (Texas), L.P. | System and method for frequency translation with harmonic suppression using mixer stages |
| US7327816B2 (en) * | 2003-12-23 | 2008-02-05 | Teradyne Inc. | High resolution synthesizer with improved signal purity |
| TWI279088B (en) * | 2004-01-30 | 2007-04-11 | Novatek Microelectronics Corp | Frequency synthesizing and back-end processing circuitry and method thereof |
| US7506014B2 (en) * | 2004-08-06 | 2009-03-17 | Malcolm Drummond | Tunable multi-phase-offset direct digital synthesizer |
| US7653146B2 (en) * | 2005-09-06 | 2010-01-26 | Liquid Xstream Systems Inc. | System and method for delivery of video, content on demand and IP packets |
| US8694569B2 (en) * | 2007-09-18 | 2014-04-08 | Pentomics, Inc. | High-speed system having compensation for distortion in a digital-to-analog converter |
| US7952395B2 (en) * | 2009-10-13 | 2011-05-31 | King Fahd University Of Petroleum And Minerals | Universal CMOS current-mode analog function synthesizer |
| CN102231629B (zh) * | 2011-03-14 | 2013-01-23 | 中国电子科技集团公司第二十四研究所 | 带相位偏移调制功能分时交替实现的dds系统 |
| US9094761B2 (en) * | 2011-12-15 | 2015-07-28 | Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America | Digital technique for FM modulation of infrared headphone interface signals |
| US9772972B2 (en) | 2014-07-17 | 2017-09-26 | Syntropy Systems, Llc | Generation of high-rate sinusoidal sequences |
| US9837989B2 (en) * | 2014-07-17 | 2017-12-05 | Syntropy Systems, Llc | Generation of high-rate sinusoidal sequences |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361234A (en) * | 1976-11-12 | 1978-06-01 | Matsushita Electric Ind Co Ltd | Memory unit |
| JPS5590128A (en) * | 1978-12-27 | 1980-07-08 | Hitachi Ltd | Variable phase signal generator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3735269A (en) * | 1971-10-29 | 1973-05-22 | Rockland Systems Corp | Digital frequency synthesizer |
| DD103532A1 (ja) * | 1973-05-16 | 1974-01-20 | ||
| US3928813A (en) * | 1974-09-26 | 1975-12-23 | Hewlett Packard Co | Device for synthesizing frequencies which are rational multiples of a fundamental frequency |
| US4134072A (en) * | 1977-09-06 | 1979-01-09 | Rca Corporation | Direct digital frequency synthesizer |
-
1981
- 1981-11-02 US US06/317,220 patent/US4454486A/en not_active Expired - Lifetime
-
1982
- 1982-10-29 DE DE8282201418T patent/DE3264582D1/de not_active Expired
- 1982-10-29 EP EP82201418A patent/EP0078588B1/en not_active Expired
- 1982-11-02 JP JP57193939A patent/JPS5883402A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361234A (en) * | 1976-11-12 | 1978-06-01 | Matsushita Electric Ind Co Ltd | Memory unit |
| JPS5590128A (en) * | 1978-12-27 | 1980-07-08 | Hitachi Ltd | Variable phase signal generator |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0078588A1 (en) | 1983-05-11 |
| JPS5883402A (ja) | 1983-05-19 |
| DE3264582D1 (en) | 1985-08-08 |
| EP0078588B1 (en) | 1985-07-03 |
| US4454486A (en) | 1984-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0381177B2 (ja) | ||
| US4482974A (en) | Apparatus and method of phase-to-amplitude conversion in a sine function generator | |
| US3641442A (en) | Digital frequency synthesizer | |
| US5467294A (en) | High speed, low power direct digital synthesizer | |
| US3649821A (en) | Digital multiple-tone generator | |
| CN102549924B (zh) | 频率生成电路及方法 | |
| JP2776515B2 (ja) | デジタル周波数シンセサイザー | |
| US7440987B1 (en) | 16 bit quadrature direct digital frequency synthesizer using interpolative angle rotation | |
| WO1995006990A1 (en) | Direct digital frequency synthesizer | |
| Turner et al. | Phase coherent frequency hopping in direct digital synthesizers and phase locked loops | |
| US5469479A (en) | Digital chirp synthesizer | |
| KR100795173B1 (ko) | 주파수 합성기 | |
| EP0780976B1 (en) | Digital frequency divider phase shifter | |
| US5559475A (en) | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation | |
| RU2718461C1 (ru) | Цифровой вычислительный синтезатор частотно-модулированных сигналов | |
| JPH0936664A (ja) | 周波数変換回路 | |
| RU2149503C1 (ru) | Цифровой синтезатор частот | |
| KR20030081003A (ko) | 디지털 전환기를 사용하는 유리 주파수 신시사이저 | |
| US5767705A (en) | Frequency converting circuit | |
| Ryabov et al. | Physical work principles of digital computational synthesizers of multiphase signals | |
| KR100233828B1 (ko) | 직접 디지털 주파수 합성기 | |
| SU1365345A1 (ru) | Цифровой синтезатор частоты | |
| Ryabov et al. | Methods of Improving the Operation Speed of Direct Digital Synthesizers for Radiolocation and Communication Systems | |
| JP2727451B2 (ja) | 楽音発生装置 | |
| RU2153698C2 (ru) | Цифровой синтезатор частот |