JPH0375956A - Single chip microcomputer - Google Patents

Single chip microcomputer

Info

Publication number
JPH0375956A
JPH0375956A JP1212262A JP21226289A JPH0375956A JP H0375956 A JPH0375956 A JP H0375956A JP 1212262 A JP1212262 A JP 1212262A JP 21226289 A JP21226289 A JP 21226289A JP H0375956 A JPH0375956 A JP H0375956A
Authority
JP
Japan
Prior art keywords
memory
register
output
data
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1212262A
Other languages
Japanese (ja)
Other versions
JP2522063B2 (en
Inventor
Yoshihide Fujimura
藤村 善英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1212262A priority Critical patent/JP2522063B2/en
Publication of JPH0375956A publication Critical patent/JPH0375956A/en
Application granted granted Critical
Publication of JP2522063B2 publication Critical patent/JP2522063B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

PURPOSE:To reduce the amount of hardware to reduce the circuit scale by using an output control register and an output data register as a program memory or data memory bank designating register at the time of extending the memory on the outside. CONSTITUTION:When the memory extension mode is designated by a memory extension designating flag 13, a switch 12 always outputs '1', and an output buffer 3 is always in the turn-on state. Consequently, the output signal of a selector 9 is always outputted to an external terminal 2. An output control register 5 functions as the program memory bank register at the time of designating the memory extension mode, and write due to execution of the instruction of a CPU 14 is inhibited. At the time of external program data fetch, the CPU 14 outputs a program fetch signal to a control line 11, and the selector 9 outputs the value of the register 5 to an output buffer 3. An output data holding register 6 functions as the data memory bank register, and the CPU 14 outputs the access command of the external data memory to the selector 9, and the selector 9 outputs the value of the register 6 to the buffer 3.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部にメモリを拡張する機能を有するシングル
チップマイクロコンピュータに関し、特に大容量のメモ
リ拡張を行なう場合のメモリ拡張手段に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a single-chip microcomputer having an external memory expansion function, and particularly to a memory expansion means for expanding a large capacity of memory.

〔従来の技術〕[Conventional technology]

従来より、外部にメモリを拡張することのできるマイク
ロコンピュータは数多く開発され、様々な分野に用いら
れている。これらを用いた応用システムの多機能化、低
価格化が進むにつれて、マイクロコンピュータが取り扱
うデータ量は増大する傾向にあり、この大容量のデータ
をいかに高速に効率よく処理するかが大きな問題となっ
てくる。
BACKGROUND ART Many microcomputers whose memory can be expanded externally have been developed and used in various fields. As application systems using these devices become more multi-functional and become cheaper, the amount of data handled by microcomputers tends to increase, and how to process this large amount of data quickly and efficiently has become a major problem. It's coming.

ここで従来のマイクロコンピュータの大容量メモリ拡張
方式について、第3図、第4図、第5図を用いて説明す
る。
Here, a conventional large-capacity memory expansion method for a microcomputer will be explained with reference to FIGS. 3, 4, and 5.

第3図はマイクロコンピュータの大容量メモリ拡張時の
システム構成例のブロック図である。マイクロコンピュ
ータ1の外部に拡張しであるアドレスバス3.データバ
ス4上にそれぞれプログラムメモリA21.プログラム
メモリB22.データメモリA23.データメモリB2
4が接続しである。デコーダ20は、マイクロコンピュ
ータ1から出力されるアドレスデータ (A16〜A1
9)の値をデコードし、前述4つのメモリのいずれか1
つを選択する。第3図の場合はAI6〜A19の4ビツ
トをデコードしているため、最大16個のメモリバンク
を設定することができるが、デコードするビット数を増
やすことによりさらに多数のメモリバンクが設定できる
FIG. 3 is a block diagram of an example of a system configuration when expanding a large capacity memory of a microcomputer. An address bus 3 extending outside the microcomputer 1. Each program memory A21 . Program memory B22. Data memory A23. Data memory B2
4 is connected. The decoder 20 receives address data (A16 to A1) output from the microcomputer 1.
9) and store it in one of the four memories mentioned above.
Select one. In the case of FIG. 3, since 4 bits AI6 to A19 are decoded, a maximum of 16 memory banks can be set, but an even larger number of memory banks can be set by increasing the number of bits to be decoded.

すなわち、第4図のように各メモリを各メモリバンクと
して対応づけることができ、どのメモリバンクを選択す
るかはマイクロコンピュータ1のAI6〜A19(ある
いはそれより上位の)のアドレス出力データによって決
定される。このように外部に接続したメモリのバンク指
定には、■パンクロ4にバイトの場合A16以上のアド
レス出力データを使用するが、このアドレスデータの出
力手段(メモリバンク指定手段)には種々の方法がある
That is, each memory can be associated with each memory bank as shown in FIG. 4, and which memory bank is selected is determined by the address output data of AI6 to A19 (or higher order) of the microcomputer 1. Ru. To specify the bank of the externally connected memory in this way, address output data of A16 or higher is used in the case of bytes for Panchromatic 4, but there are various methods for outputting this address data (memory bank specification means). be.

シンクルチップマイクロコンピュータなどにおいては、
有効端子数を多数確保するため、メモリバンク指定用の
アドレス出力端子と、汎用ポート端子とを共有している
場合が常である。
In single-chip microcomputers,
In order to ensure a large number of valid terminals, address output terminals for specifying memory banks and general-purpose port terminals are often shared.

以下第5図を用いて、アドレス出力端子と汎用ポート端
子とを共有している場合のメモリバンク指定方式につい
て記述する。
The memory bank designation method when the address output terminal and the general-purpose port terminal are shared will be described below using FIG.

第5図は、アドレス出力端子と汎用ポート端子とを共有
しているマイクロコンピュータのメモリバンク指定用の
アドレス出力端子1ビツトについての詳細なブロック図
である。
FIG. 5 is a detailed block diagram of one bit of an address output terminal for specifying a memory bank of a microcomputer that shares an address output terminal and a general-purpose port terminal.

マイクロコンピュータ1内の出力データレジスタ6は外
部端子2が汎用出力ポートとして機能する時の出力デー
タラッチである。出力制御レジスタ5は前記出力データ
レジスタ6に格納されている値を端子2に出力するかど
うかを制御するレジスタである。
The output data register 6 in the microcomputer 1 is an output data latch when the external terminal 2 functions as a general-purpose output port. The output control register 5 is a register that controls whether or not the value stored in the output data register 6 is output to the terminal 2.

プログラムメモリバンクレジスタ7は、外部のプログラ
ムメモリのバンクを指定するためのレジスタである。C
PU14内のプログラムカウンタがインクリメントし、
キャリが生じると、自動的に本レジスタの内容が+1さ
れる。またCPU]、4において分岐命令が実行され、
オフセット値がプログラムカウンタの内容に加算又は減
算した時、キャリあるいはボローが生じると、自動的に
本レジスタの内容が+1または−1される。
The program memory bank register 7 is a register for specifying a bank of external program memory. C
The program counter in PU14 increments,
When a carry occurs, the contents of this register are automatically incremented by 1. In addition, a branch instruction is executed in CPU], 4,
When a carry or borrow occurs when the offset value is added to or subtracted from the contents of the program counter, the contents of this register are automatically incremented by +1 or -1.

データメモリバンクレジスタ8は外部のデータメモリの
バンク指定を行なうためのレジスタである。本レジスタ
へのデータ書き込みはCPU14で行なう。
Data memory bank register 8 is a register for specifying a bank of external data memory. Data writing to this register is performed by the CPU 14.

CPU14はプログラムカウンタをインクリメントして
、プログラムデータをフェッチするときは、制御線11
を介してプログラムフェッチ信号をセレクタ9に出力す
る。また外部のメモリアク− セス命令を行なった時は、制御線10を介してメそりア
クセス信号をセレクタ9に出力する。
When the CPU 14 increments the program counter and fetches program data, the control line 11 is
A program fetch signal is output to the selector 9 via the selector 9. When an external memory access command is issued, a memory access signal is output to the selector 9 via the control line 10.

メモリ拡張指定フラグ]3は外部にメモリを拡張するか
どうかを指定するシンクでCPU14により制御する。
Memory expansion designation flag] 3 is a sink that specifies whether or not to expand the memory externally, and is controlled by the CPU 14.

メモリ拡張指定シンク13により、メモリ拡張モードに
指定している時は、スイッチ12により出力バッファ3
を常にONL、外部端子2にプログラムバンクレジスタ
7、データメモリバンクレジスタ8のいずれかの値を出
力する。
When memory expansion mode is specified by the memory expansion specification sink 13, the output buffer 3 is set by the switch 12.
is always ONL, and the value of either the program bank register 7 or the data memory bank register 8 is output to the external terminal 2.

またメモリ拡張モード指定レジスター3で、メモリ拡張
に指定していない時(ポートモード指定時)は、出力制
御レジスタ5で出力モードに指定している時のみ出力バ
ッファ3をONする。
Furthermore, when memory expansion is not specified in the memory expansion mode specification register 3 (port mode specified), the output buffer 3 is turned on only when output mode is specified in the output control register 5.

セレクタ9は出力データレジスタ6.フログラムメモリ
バンクレジスタ7、データメモリバンクレジスタ8に格
納しである値のいずれか1つを選択して出力バッファ3
に出力するものである。メモリ拡張指定フラグ13によ
りメモリ拡張モードに指定している時は、CPU14か
らのプログラムフェッチ信号を入力すると、プログラム
メモリバンクレジスタ7に格納されている値を、またC
PU14からのメモリアクセス信号を入力すると、デー
タメモリバンクレジスタ8に格納されている値を出力バ
ッファ3に出力する。
Selector 9 is output data register 6. Select one of the values stored in the program memory bank register 7 and data memory bank register 8 and output it to the output buffer 3.
This is what is output to. When memory expansion mode is specified by the memory expansion designation flag 13, when a program fetch signal from the CPU 14 is input, the value stored in the program memory bank register 7 is
When a memory access signal from the PU 14 is input, the value stored in the data memory bank register 8 is output to the output buffer 3.

以上の様に従来のマイクロコンピュータにおいては、出
力制御レジスタ5.出力データレジスタ6の汎用ポート
として機能するハードウェアと、プログラムメモリバン
クレジスタ7、データメモリバンクレジスタ8のメモリ
バンク拡張の際に機能するハードウェアを独立に有して
いる。
As mentioned above, in the conventional microcomputer, the output control register 5. It has independent hardware that functions as a general-purpose port for the output data register 6 and hardware that functions during memory bank expansion of the program memory bank register 7 and data memory bank register 8.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のメモリ拡張機能を有するマイクロコンピ
ュータでは、汎用ポート用のハードウェアとメモリバン
ク拡張用のハードウェアとを独立に内蔵していたため、
回路規模が大きくなるという欠点があった。
The conventional microcomputers with memory expansion functions mentioned above had hardware for general-purpose ports and hardware for memory bank expansion independently built-in.
There was a drawback that the circuit scale became large.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、出力データ保持レジスタと、外部端子と、前
記出力データ保持レジスタ内データの前記外部端子出力
を制御する出力制御レジスタと、中央処理装置とを有し
、かつ汎用入出力ポートの動作が外部にメモリ拡張を行
う動作のうちいずれか一方を選択して動作させる選択信
号を有し、さらに前記2つの動作で一組の外部端子を兼
用して使用するシングルチップマイクロコンピュータに
おいて、前記選択手段により外部にメモリ拡張を行う動
作が選択されているときに、前記出力データ保持レジス
タ及び前記出力制御レジスタは、それぞれ排他的に前記
中央処理装置の発生するプログラムフェッチ信号及びプ
ログラムカウンタのキャリー、ボロー信号により制御さ
れ、外部プログラムメモリのバンクを指定すると共に、
前記中央処理装置の発生するメモリアクセス信号により
制御され、外部データメモリのバンクを指定するという
ものである。
The present invention includes an output data holding register, an external terminal, an output control register that controls output of data in the output data holding register to the external terminal, and a central processing unit, and the operation of the general-purpose input/output port is controlled. In a single-chip microcomputer, the single-chip microcomputer has a selection signal for selecting and operating one of the operations for externally extending memory, and further uses a set of external terminals for the two operations, the selection means When an operation to perform external memory expansion is selected, the output data holding register and the output control register exclusively receive the program fetch signal and program counter carry and borrow signals generated by the central processing unit, respectively. , specifying banks of external program memory, and
It is controlled by a memory access signal generated by the central processing unit and specifies a bank of external data memory.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例のメモリ拡張機能を有す
るマイクロコンピュータのブロック図テある。
FIG. 1 is a block diagram of a microcomputer having a memory expansion function according to a first embodiment of the present invention.

本実施例におけるマイクロコンピュータにおいても従来
例と同様汎用ポート機能端子と、メモリバンク指定用の
アドレス出力端子とを共有している。以下構成要素の説
明を行なう。
The microcomputer in this embodiment also shares a general-purpose port function terminal and an address output terminal for specifying a memory bank, as in the conventional example. The constituent elements will be explained below.

メモリ拡張指定フラグ13は、従来例と同様外部にメモ
リを拡張する時にONするフラグで、CPU14によっ
て値を書き込む。
The memory expansion designation flag 13 is a flag that is turned ON when expanding the memory externally, as in the conventional example, and a value is written by the CPU 14.

メモリ拡張指定フラグ13が“′l”の時は、外部端子
2はメモリバンク指定用のアドレスデータ出力端子とし
て機能し、 メモリ拡張指定フラグ13が“0′”の時は、外部端子
2は汎用ポート端子として機能する。出力制御レジスタ
5と出力データレジスタ6は汎用ポート機能としても、
メモリバンク指定用のアドレス出力機能としても動作す
るレジスタである。
When the memory expansion specification flag 13 is "'l", the external terminal 2 functions as an address data output terminal for specifying a memory bank, and when the memory expansion specification flag 13 is "0'", the external terminal 2 functions as a general-purpose Functions as a port terminal. Output control register 5 and output data register 6 can also function as general-purpose ports.
This register also operates as an address output function for specifying a memory bank.

出力データレジスタ6へのデータ書き込みはCPU14
が内部バス4を介して行なう。また出力制御レジスタ5
へのデータ書き込みは、メモリ拡張指定フラグ13の指
定に応じて、CPU14が有す9 る命令か、又はCPU14のハードウェアが自動的に行
なう。
Data is written to the output data register 6 by the CPU 14.
is carried out via the internal bus 4. Also, output control register 5
Writing of data to the memory is automatically performed by an instruction included in the CPU 14 or by the hardware of the CPU 14, depending on the designation of the memory expansion designation flag 13.

スイッチ12はメモリ拡張指定フラグ13の値により、
出力バッファ3のオン/オフを制御するものである。メ
モリ拡張指定フラグ13により、メモリ拡張モードに指
定している時は、スイッチ12は常に′1′′を出力し
続け、出力バッファ3をオンする。またメモリ拡張指定
フラグ13により、ポートモードに指定している時は出
力制御レジスタ5の値により出力バッファ3をONする
The switch 12 is set according to the value of the memory expansion designation flag 13.
It controls on/off of the output buffer 3. When the memory expansion mode is designated by the memory expansion designation flag 13, the switch 12 always continues to output '1'' and turns on the output buffer 3. Further, when the port mode is designated by the memory expansion designation flag 13, the output buffer 3 is turned on according to the value of the output control register 5.

セレクタ9はメモリ拡張指定フラグ13の値、及びCP
U14が出力するメモリアクセス信号。
Selector 9 selects the value of memory expansion designation flag 13 and CP
Memory access signal output by U14.

プログラムフェッチ信号のそれぞれの制御信号線10.
11により出力制御レジスタ5あるいは出力データレジ
スタ6に格納しである値を選択して出力する。
Each control signal line 10 for the program fetch signal.
11, a value is stored in the output control register 5 or output data register 6, and a certain value is selected and output.

なおCPU14はメモリ拡張指定フラグ13により、メ
モリ拡張モードに指定している時のみ、メモリアクセス
信号、プログラムフェッチ信号をそれぞれ制御線10.
制御線11を介してセレク0 タ9に出力する。
Note that the CPU 14 sends the memory access signal and the program fetch signal to the control line 10. only when the memory expansion mode is specified by the memory expansion designation flag 13.
It is output to the selector 9 via the control line 11.

以下上記構成要素を用いて、外部端子2を汎用ポート機
能として動作させる場合と、メモリバンク指定用のアド
レス出力端子として機能させる場合とについての説明を
行なう。
A case where the external terminal 2 is made to function as a general-purpose port function and a case where it is made to function as an address output terminal for specifying a memory bank will be explained below using the above-mentioned components.

はじめに外部端子2が汎用ポート端子として動作する場
合について示す。メモリ拡張指定フラグ13により、ポ
ートモードに指定している時は、スイッチ12は出力制
御レジスタ5と出力バッファ3とを接続する。よって出
力バッファ3は出力制御レジスタ5の値によりオン/オ
フが選択される。またセレクタ9はメモリ拡張指定フラ
グ13よりポートモードである信号を受は取ると、常に
出力データレジスタ6の値を出力バッファ3に出力する
First, a case where the external terminal 2 operates as a general-purpose port terminal will be described. When the port mode is designated by the memory expansion designation flag 13, the switch 12 connects the output control register 5 and the output buffer 3. Therefore, output buffer 3 is turned on or off depending on the value of output control register 5. Further, when the selector 9 receives a port mode signal from the memory expansion designation flag 13, it always outputs the value of the output data register 6 to the output buffer 3.

以上の様にポートモード時の場合は、常に出力バッファ
3に出力データレジスタ6の値を出力し、また出力バッ
ファ3のオン/オフ制御は出力制御レジスタ5で行なう
。以上が外部端子2が汎用ポート端子として動作する場
合である。
As described above, in the port mode, the value of the output data register 6 is always output to the output buffer 3, and the output control register 5 performs on/off control of the output buffer 3. The above is a case where the external terminal 2 operates as a general-purpose port terminal.

次に外部端子2がメモリバンク指定のアドレス出力端子
として機能する場合の動作説明を行なう。
Next, an explanation will be given of the operation when the external terminal 2 functions as an address output terminal for specifying a memory bank.

メモリ拡張指定フラグ13により、メモリ拡張モードに
指定すると、スイッチ12は常に1111+を出力し、
出力バッファ3は常にオン状態となる。
When memory expansion mode is specified by the memory expansion designation flag 13, the switch 12 always outputs 1111+.
The output buffer 3 is always on.

よってセレクタ9の出力信号が常に端子2に出力される
Therefore, the output signal of selector 9 is always output to terminal 2.

出力制御レジスタ5はメモリ拡張モード指定時はプログ
ラムメモリバンクレジスタとして機能スる。すなわち、
CPU14の有する命令実行による書き込みは禁止され
、CPU14内のプルグラムカウンタのキャリやボロー
により本レジスタの値が増減する。外部プログラムデー
タフェッチ時は、CPU14はプログラムフェッチ信号
を制御線11に出力するので、セレクタ9はプログラム
メモリのバンクを指定するべく出力バッファ3に出力制
御レジスタ5の値を出力する。
The output control register 5 functions as a program memory bank register when memory expansion mode is specified. That is,
Writing by executing instructions of the CPU 14 is prohibited, and the value of this register increases or decreases due to carry or borrow of the program counter in the CPU 14. When external program data is fetched, the CPU 14 outputs a program fetch signal to the control line 11, so the selector 9 outputs the value of the output control register 5 to the output buffer 3 to specify the bank of the program memory.

また出力データレジスタ6はメモリ拡張モード時は、デ
ータメモリバンクレジスタとして機能する。本レジスタ
にはCPU14により、データメモリのバンクを指定す
る。ための値をあらかじめ設定しておく。CPU14に
おいて外部データメモリのアクセス命令を実行すると、
CPU14はメモリアクセス信号を制御線10に出力す
る。セレクタ9は、メモリアクセス信号を制御線10を
介して受は取ると、出力バッファ3に出力データレジス
タ6の値を出力する。
Further, the output data register 6 functions as a data memory bank register in the memory expansion mode. This register specifies the bank of the data memory by the CPU 14. Set the values for this in advance. When the CPU 14 executes an external data memory access command,
The CPU 14 outputs a memory access signal to the control line 10. When the selector 9 receives a memory access signal via the control line 10, it outputs the value of the output data register 6 to the output buffer 3.

よってメモリ拡張モード時は、出力制御レジスタ5がプ
ログラムメモリバンクレジスタとして機能し、出力デー
タレジスタ6がデータメモリバンクレジスタとして機能
することにより、端子2の出力データにより、プログラ
ムメモリとデータメモリのバンク指定を行なう。
Therefore, in the memory expansion mode, the output control register 5 functions as a program memory bank register, and the output data register 6 functions as a data memory bank register, so that the output data of the terminal 2 can specify the banks of the program memory and data memory. Do this.

以上の様に水弟1の実施例では、従来は汎用ポートの機
能としてしか動作しなかった出力制御レジスタ5、及び
出力データレジスタ6にメモリ拡張のバンク指定用レジ
スタとしての機能を持たせている。
As described above, in the embodiment of Mizui 1, the output control register 5 and the output data register 6, which conventionally operated only as a general-purpose port function, are given the function as a register for specifying a bank for memory expansion. .

第2図は本発明の第2の実施例のメモリ拡張機能を有す
るマイクロコンピュータのブロック図で] 3 ある。
FIG. 2 is a block diagram of a microcomputer having a memory expansion function according to a second embodiment of the present invention.

水弟2の実施例におけるマイクロコンピュータにおいて
も、第1の実施例と同様、汎用ポート機能端子と、メモ
リバンク指定用のアドレス出力端子とを共有している。
Similarly to the first embodiment, the microcomputer in the second embodiment also shares a general-purpose port function terminal and an address output terminal for specifying a memory bank.

また構成要素も第1の実施例と同様である。Further, the constituent elements are also the same as those in the first embodiment.

しかし、第2の実施例においては、メモリ拡張モード時
の出力制御レジスタ5.出力データレジスタ6、セレク
タ9の動作が異なる。
However, in the second embodiment, the output control register 5. The operations of the output data register 6 and selector 9 are different.

メモリ拡張モード時、出力制御レジスタ5はデータメモ
リのバンクを指定するポインタとなる。
In the memory expansion mode, the output control register 5 serves as a pointer that specifies a bank of data memory.

また出力データレジスタ6がプログラムメモリのバンク
を指定するレジスタとなる。すなわち前記2つのレジス
タが第1の実施例とは反対の機能をする。
Further, the output data register 6 serves as a register for specifying a bank of the program memory. That is, the two registers function in the opposite way to the first embodiment.

また第2の実施例においては、CPU]、4はプログラ
ムフェッチ信号のみセレクタ9に出力し、メモリアクセ
ス信号は出力しない。よってセレクタ9はメモリ拡張モ
ード時、通常は出力制御レジスタ5の値、すなわちデー
タメモリのバンク指定] 4 を行なうための値を端子2に出力し、制御線11を介し
てプログラムフェッチ信号を入力した時のみ出力データ
レジスタ6の値、すなわちプログラムメモリのバンクを
指定するための値と端子2に出力する。
In the second embodiment, the CPU 4 outputs only a program fetch signal to the selector 9 and does not output a memory access signal. Therefore, in the memory expansion mode, the selector 9 normally outputs the value of the output control register 5, that is, the value for specifying the bank of the data memory, to the terminal 2, and inputs the program fetch signal via the control line 11. Only then is the value of the output data register 6, that is, the value for specifying the bank of the program memory, outputted to the terminal 2.

以上第2の実施例においては、出力制御レジスタ5がデ
ータメモリのバンク指定用のレジスタとなり、出力デー
タレジスタ6がプログラムメモリのバンク指定用のレジ
スタとなる。
In the second embodiment, the output control register 5 serves as a register for specifying a bank of data memory, and the output data register 6 serves as a register for specifying a bank of program memory.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明のマイクロコンピュータは
外部にメモリを拡張する際、従来は汎用ポートとしてし
か機能しない出力制御レジスタ及び出力データレジスタ
を、プログラムメモリのバンク指定又はデータメモリの
バンク指定用のレジスタとして同時に使用するものであ
る。
As explained above, when the microcomputer of the present invention expands memory externally, the output control register and the output data register, which conventionally function only as general-purpose ports, are used to specify a program memory bank or a data memory bank. It is also used as a register.

よってプログラムメモリバンクレジスタ、データメモリ
バンクレジスタを別個に設ける必要がないため、ハード
ウェア量が大幅に削減できる効果がある。
Therefore, since there is no need to separately provide a program memory bank register and a data memory bank register, there is an effect that the amount of hardware can be significantly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例のマイクロコンピュータ
のブロック図、第2図は本発明の第2の実施例のマイク
ロコンピュータのブロック図、第3図は従来のマイクロ
コンピュータの外部メモリ拡張時のシステム構成図、第
4図は第3図における各外部メモリのメモリバンク概念
図、第5図は従来のマイクロコンピュータのブロック図
である。 1・・・・・・マイクロコンピュータ、2・・・・・・
外部端子、3・・・・・・出力バッファ、4・・・・・
・内部バス、5・・・・・・出力制御レジスタ、6・・
・・・・出力データレジスタ、7・・・・・・プログラ
ムメモリバンクレジスタ、8・・データメモリバンクレ
ジスタ、9・・・・・・セレクタ、10・・・・・・メ
モリアクセス信号、1]・・・・・・プログラムフェッ
チ信号、12・・・・・・スイッチ、13・・・・・・
メモリ拡張指定フラグ、14・・・・・CPU、20・
・・・・デコーダ、21..22・・・・・・プログラ
ムメモリ、23゜24・・・・・・データメモリ。
FIG. 1 is a block diagram of a microcomputer according to a first embodiment of the present invention, FIG. 2 is a block diagram of a microcomputer according to a second embodiment of the present invention, and FIG. 3 is an external memory expansion of a conventional microcomputer. FIG. 4 is a conceptual diagram of the memory banks of each external memory in FIG. 3, and FIG. 5 is a block diagram of a conventional microcomputer. 1...Microcomputer, 2...
External terminal, 3... Output buffer, 4...
・Internal bus, 5... Output control register, 6...
... Output data register, 7 ... Program memory bank register, 8 ... Data memory bank register, 9 ... Selector, 10 ... Memory access signal, 1] ...Program fetch signal, 12...Switch, 13...
Memory expansion specification flag, 14...CPU, 20...
...decoder, 21. .. 22...Program memory, 23゜24...Data memory.

Claims (1)

【特許請求の範囲】[Claims]  出力データ保持レジスタと、外部端子と、前記出力デ
ータ保持レジスタ内データの前記外部端子出力を制御す
る出力制御レジスタと、中央処理装置とを有し、かつ汎
用入出力ポートの動作か外部にメモリ拡張を行う動作の
うちいずれか一方を選択して動作させる選択手段を有し
、さらに前記2つの動作で一組の外部端子を兼用して使
用するシングルチップマイクロコンピュータにおいて、
前記選択手段により外部にメモリ拡張を行う動作が選択
されているときに、前記出力データ保持レジスタ及び前
記出力制御レジスタは、それぞれ排他的に前記中央処理
装置の発生するプログラムフェッチ信号及びプログラム
カウンタのキャリー、ボロー信号により制御され、外部
プログラムメモリのバンクを指定すると共に、前記中央
処理装置の発生するメモリアクセス信号により制御され
、外部データメモリのバンクを指定することを特徴とす
るシングルチップマイクロコンピュータ。
It has an output data holding register, an external terminal, an output control register that controls the output of the data in the output data holding register to the external terminal, and a central processing unit, and has memory expansion to the outside depending on the operation of the general-purpose input/output port. In a single-chip microcomputer, the single-chip microcomputer has a selection means for selecting and operating one of the operations, and further uses a set of external terminals for the two operations,
When the operation of external memory expansion is selected by the selection means, the output data holding register and the output control register exclusively use the program fetch signal and program counter carry generated by the central processing unit, respectively. , a single-chip microcomputer that is controlled by a borrow signal to specify a bank of an external program memory, and is controlled by a memory access signal generated by the central processing unit to specify a bank of an external data memory.
JP1212262A 1989-08-18 1989-08-18 Single-chip micro computer Expired - Lifetime JP2522063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1212262A JP2522063B2 (en) 1989-08-18 1989-08-18 Single-chip micro computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1212262A JP2522063B2 (en) 1989-08-18 1989-08-18 Single-chip micro computer

Publications (2)

Publication Number Publication Date
JPH0375956A true JPH0375956A (en) 1991-03-29
JP2522063B2 JP2522063B2 (en) 1996-08-07

Family

ID=16619667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212262A Expired - Lifetime JP2522063B2 (en) 1989-08-18 1989-08-18 Single-chip micro computer

Country Status (1)

Country Link
JP (1) JP2522063B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014064696A (en) * 2012-09-25 2014-04-17 Fujishoji Co Ltd Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014064696A (en) * 2012-09-25 2014-04-17 Fujishoji Co Ltd Game machine

Also Published As

Publication number Publication date
JP2522063B2 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
JPH08106375A (en) Signal processing computing element
JPH04217051A (en) Microprocessor
US5710914A (en) Digital signal processing method and system implementing pipelined read and write operations
JPH0454652A (en) Microcomputer
JP2000029767A (en) Write buffer of data processor
JPH0375956A (en) Single chip microcomputer
KR20000003404A (en) Micro controller for accessing an external memory
JP2568017B2 (en) Microprocessor and data processing system using the same
US6321319B2 (en) Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
JP2918570B2 (en) Central processing unit
JPH01273132A (en) Microprocessor
JP2583614B2 (en) Vector arithmetic unit
JPH01205339A (en) Microcomputer system
JP2576589B2 (en) Virtual storage access control method
JPH033047A (en) Memory with arithmetic function
JPH0683986A (en) Single chip microcomputer
JPH03184143A (en) Memory access system
JPS6126701B2 (en)
JPS60142450A (en) Storage system
JPH05189014A (en) Programmable controller
JPH0340075A (en) Microcomputer
JPH04255081A (en) Microcomputer
JPH01173143A (en) Memory management unit
JPH0531170B2 (en)
JPH04245556A (en) Instruction memory