JPH0371747A - トークンリングlan構成制御装置アドレス管理方式 - Google Patents
トークンリングlan構成制御装置アドレス管理方式Info
- Publication number
- JPH0371747A JPH0371747A JP1206816A JP20681689A JPH0371747A JP H0371747 A JPH0371747 A JP H0371747A JP 1206816 A JP1206816 A JP 1206816A JP 20681689 A JP20681689 A JP 20681689A JP H0371747 A JPH0371747 A JP H0371747A
- Authority
- JP
- Japan
- Prior art keywords
- address
- mac
- mac control
- control devices
- constitution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000007726 management method Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 108700026140 MAC combination Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- MPPTYPZHFZZRQJ-RUELKSSGSA-N (7s,9s)-7-[(2r,4s,5s,6s)-4-amino-5-hydroxy-6-methyloxan-2-yl]oxy-6,9,11-trihydroxy-9-(2-hydroxyacetyl)-4-methoxy-8,10-dihydro-7h-tetracene-5,12-dione;n,n-bis(2-chloroethyl)-2-oxo-1,3,2$l^{5}-oxazaphosphinan-2-amine Chemical compound ClCCN(CCCl)P1(=O)NCCCO1.O([C@H]1C[C@@](O)(CC=2C(O)=C3C(=O)C=4C=CC=C(C=4C(=O)C3=C(O)C=21)OC)C(=O)CO)[C@H]1C[C@H](N)[C@H](O)[C@H](C)O1 MPPTYPZHFZZRQJ-RUELKSSGSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトークンリングLANの構成制御装置における
MAC制御部のアドレス割振り方法に関する。
MAC制御部のアドレス割振り方法に関する。
従来、MAC制御部のアドレス付与については、装置が
MAC制御機構をただ1つのみ有する場合、トークン・
リング・アクセス・メソド・アンド・フィジカル・レイ
ヤ・スペシフイケーションズ・ニー・ニス・ニス・アイ
/アイ・イー・イー・イー・ニス・チー・デー 802
.5−1985(アイ・ニス・オー/デー・ピー 88
0215)第27頁から第31頁(T oken Ri
ng A ccessMethod and Phys
ical Layer 5pecifications
ANSI/IEEEStd 802.5−1985(
ISO/DP880215)pp27−31)において
論じられている。装置がMAC制御機構をただ1つのみ
有する場合、MACアドレスの重複は装置が伝送路に加
入する時にMACプロトコルで検出できるが、装置がM
AC制御機構を複数有し、それぞれが2重化された伝送
路に接続する場合、2重化された伝送路各々に対してM
ACアドレスの重複は装置が伝送路に加入する時にMA
Cプロトコルで検出できるが、伝送路に障害が発生しリ
ングドックし2重化された伝送路が1本の伝送路となっ
た時、MACアドレスの重複が起きる可能性があり、M
ACアドレス重複が起きるとMACプロトコルエラーと
なる。
MAC制御機構をただ1つのみ有する場合、トークン・
リング・アクセス・メソド・アンド・フィジカル・レイ
ヤ・スペシフイケーションズ・ニー・ニス・ニス・アイ
/アイ・イー・イー・イー・ニス・チー・デー 802
.5−1985(アイ・ニス・オー/デー・ピー 88
0215)第27頁から第31頁(T oken Ri
ng A ccessMethod and Phys
ical Layer 5pecifications
ANSI/IEEEStd 802.5−1985(
ISO/DP880215)pp27−31)において
論じられている。装置がMAC制御機構をただ1つのみ
有する場合、MACアドレスの重複は装置が伝送路に加
入する時にMACプロトコルで検出できるが、装置がM
AC制御機構を複数有し、それぞれが2重化された伝送
路に接続する場合、2重化された伝送路各々に対してM
ACアドレスの重複は装置が伝送路に加入する時にMA
Cプロトコルで検出できるが、伝送路に障害が発生しリ
ングドックし2重化された伝送路が1本の伝送路となっ
た時、MACアドレスの重複が起きる可能性があり、M
ACアドレス重複が起きるとMACプロトコルエラーと
なる。
上記従来技術は、2重リング伝送路を用いたリングバッ
ク時のMACアドレス重複についての配慮がされておら
ず、リングバック後障害箇所を迂回した伝送路において
通信を再開した時、MACアドレスの重複が起きるとM
ACプロトコルエラーが起き、MACアドレス重複が起
きた装置は、通信が出来なくなる問題があった。
ク時のMACアドレス重複についての配慮がされておら
ず、リングバック後障害箇所を迂回した伝送路において
通信を再開した時、MACアドレスの重複が起きるとM
ACプロトコルエラーが起き、MACアドレス重複が起
きた装置は、通信が出来なくなる問題があった。
本発明の目的は、MAC制御機構を複数有する装置内の
MACアドレスの重複を事前に回避するものである。
MACアドレスの重複を事前に回避するものである。
上記目的を達成するために、構成制御装置のMACアド
レスは、アドレスのフィールドの少なくとも1ビツトを
自動的に割付け、構成制御装置内のMAC制御機構のM
ACアドレスの重複を事前に回避するようにしたもので
ある。
レスは、アドレスのフィールドの少なくとも1ビツトを
自動的に割付け、構成制御装置内のMAC制御機構のM
ACアドレスの重複を事前に回避するようにしたもので
ある。
構成制御装置のMACアドレスは、構成制御装置内のM
AC制御機構の台数2 に応じてアドレス・フィールド
中のnビットを自動的に割付けることにより構成制御装
置内でのMACアドレスの重複を回避することができる
。
AC制御機構の台数2 に応じてアドレス・フィールド
中のnビットを自動的に割付けることにより構成制御装
置内でのMACアドレスの重複を回避することができる
。
以下、本発明の一実施例を第1図により説明する。第1
図は本発明を実施するシステムの概要図である。1はト
ークンリングLANの現用系リング、2は待機系リング
である。3〜6は構成制御装置、3aは構成制御装置3
の現用系リングに接続するMAC制御機構、3bは構成
制御装置3の待機系リングに接続するMAC制御機構、
4a。
図は本発明を実施するシステムの概要図である。1はト
ークンリングLANの現用系リング、2は待機系リング
である。3〜6は構成制御装置、3aは構成制御装置3
の現用系リングに接続するMAC制御機構、3bは構成
制御装置3の待機系リングに接続するMAC制御機構、
4a。
4b、5a、5b、6a、6bはそれぞれ構成制御装置
4,5.6の現用系リングと待機系リングに接続するM
AC制御機構である。
4,5.6の現用系リングと待機系リングに接続するM
AC制御機構である。
第2図は構成制御装置に付与するアドレスの構造を示し
ている。アドレスは32ビツトで構成され上位8ビツト
(11)は全構成制御装置に共通の値を割当て次の23
ビツト(12)は構成制御装置毎に異なる値、下位1ビ
ツト(13)は自動的にO/1のアドレスを生成する部
分である。
ている。アドレスは32ビツトで構成され上位8ビツト
(11)は全構成制御装置に共通の値を割当て次の23
ビツト(12)は構成制御装置毎に異なる値、下位1ビ
ツト(13)は自動的にO/1のアドレスを生成する部
分である。
第3図は伝送路上を流れるフレームフォーマットを示し
ている。、21〜26はIEEE802.5に従ったフ
レームフォーマットである。
ている。、21〜26はIEEE802.5に従ったフ
レームフォーマットである。
第4図は構成制御装置3の中のアドレス処理部を示して
いる。構成制御装置3にアドレスを入力した場合、アド
レス入力部31から入力されたアドレスはアドレス生成
部32でMAC制御機構に割付けるアドレスを生成し、
MAC制御機構1(34)のアドレス保持部33とMA
C@御機構2 (36)のアドレス保持部35にMAC
アドレスをセットする。
いる。構成制御装置3にアドレスを入力した場合、アド
レス入力部31から入力されたアドレスはアドレス生成
部32でMAC制御機構に割付けるアドレスを生成し、
MAC制御機構1(34)のアドレス保持部33とMA
C@御機構2 (36)のアドレス保持部35にMAC
アドレスをセットする。
まず、第1図のシステムを立上げるために構成制御装置
3〜6のステーションサブアドレスをアドレス入力部3
1より設定する。アドレス人力情31より入力されるア
ドレスの上位8ビツト(11)は(D、) H□下位1
ビット(13)はゼロとするので下位24ビツト(12
)は構成制御装置3には(OOOO30)イ、構成制御
装置4には(000040)H、構成制御装置5には(
000050)□、構成制御装置6には(OOOO60
)イが割当てられる。各構成制御装置内のMAC制御機
構のMACアドレスは、各構成制御装置のアドレス生成
部32で作られ、各々MAC制御機構34.36のアド
レス保持部33.36にセットされる。上位31ビツト
はアドレス入力部31からの情報がそのまま使用され、
下1ビットのみが自動生成されるので、その時の値はM
AC制御機構3a= (DOOOOO30)。
3〜6のステーションサブアドレスをアドレス入力部3
1より設定する。アドレス人力情31より入力されるア
ドレスの上位8ビツト(11)は(D、) H□下位1
ビット(13)はゼロとするので下位24ビツト(12
)は構成制御装置3には(OOOO30)イ、構成制御
装置4には(000040)H、構成制御装置5には(
000050)□、構成制御装置6には(OOOO60
)イが割当てられる。各構成制御装置内のMAC制御機
構のMACアドレスは、各構成制御装置のアドレス生成
部32で作られ、各々MAC制御機構34.36のアド
レス保持部33.36にセットされる。上位31ビツト
はアドレス入力部31からの情報がそのまま使用され、
下1ビットのみが自動生成されるので、その時の値はM
AC制御機構3a= (DOOOOO30)。
3b= (DOOOOO31))I、4a= (DOO
O0040)Fl、4 b= (DOOOO41))l
、5a= (DOOOOO50)H,5b= (DOO
OOO51)H,6a= (D0000060)、6b
=(D0000061)やとなる。例えば第5図に示す
ように、MAC制御機構6aと58がDA(23)、S
A (24)にそれぞれのMACアドレスをセットし通
信を行っている時に、障害が41で発生しリングバック
が起きると、現用系伝送路1と待機系伝送路2は1本と
なり、MAC制御機構5b、6bも5a、6aの通信相
手となり得る。ここでアドレス主成部32でMAC制御
機構1 (34)とMAC制御機構2 (36)のMA
Cアドレスを異なるものに割付けず同じアドレスにする
と、5aと6aが通信したいにも係わらず5b、6bに
データが渡ってしまい、プロトコル上2重アドレスとな
り通信エラーとなる。アドレス主成部32によって2重
アドレスによる通信エラーが事前に防ぐことができる。
O0040)Fl、4 b= (DOOOO41))l
、5a= (DOOOOO50)H,5b= (DOO
OOO51)H,6a= (D0000060)、6b
=(D0000061)やとなる。例えば第5図に示す
ように、MAC制御機構6aと58がDA(23)、S
A (24)にそれぞれのMACアドレスをセットし通
信を行っている時に、障害が41で発生しリングバック
が起きると、現用系伝送路1と待機系伝送路2は1本と
なり、MAC制御機構5b、6bも5a、6aの通信相
手となり得る。ここでアドレス主成部32でMAC制御
機構1 (34)とMAC制御機構2 (36)のMA
Cアドレスを異なるものに割付けず同じアドレスにする
と、5aと6aが通信したいにも係わらず5b、6bに
データが渡ってしまい、プロトコル上2重アドレスとな
り通信エラーとなる。アドレス主成部32によって2重
アドレスによる通信エラーが事前に防ぐことができる。
なお上記実施例において、アドレスを自動生成する部分
を下位1ビツトとしたが、アドレス・フィールド中の任
意のビットでよい。また上記実施例は構成制御装置内の
MAC制御機構の数を2台としたが、それ以上、例えば
各伝送路に2台ずつ計4台設けてもよい。MAC制御機
構が4台の場合にはアドレス主成部32によってアドレ
スの自動生成される部分は2ビツトとなる。一般に2n
台までのMAC制御機構が構成制御装置内にあるとき、
アドレス生成部32によって自動生成される部分はnビ
ットであり、アドレス・フィールドの残りはデイプ・ス
イッチやキー操作等を通じてアドレス入力部31から入
力されたアドレス情報がそのままMAC制御機構にセッ
トされる。
を下位1ビツトとしたが、アドレス・フィールド中の任
意のビットでよい。また上記実施例は構成制御装置内の
MAC制御機構の数を2台としたが、それ以上、例えば
各伝送路に2台ずつ計4台設けてもよい。MAC制御機
構が4台の場合にはアドレス主成部32によってアドレ
スの自動生成される部分は2ビツトとなる。一般に2n
台までのMAC制御機構が構成制御装置内にあるとき、
アドレス生成部32によって自動生成される部分はnビ
ットであり、アドレス・フィールドの残りはデイプ・ス
イッチやキー操作等を通じてアドレス入力部31から入
力されたアドレス情報がそのままMAC制御機構にセッ
トされる。
本発明によれば、2重化されたトークンリングLANに
おいて伝送路に障害が発生した時、障害箇所を迂回する
ようにリングを再構成する構成制御装置の現用系リング
と待機系リングに接続するMAC制御機構のMACアド
レスの重複を事前に防ぐことができるので、システムの
立上げの際、アドレス重複による通信エラーがなくなり
、アドレスが重複している構成制御装置の探索を行わな
くてよくなる。アドレス重複している構成制御装置を見
つけるのは困難であり、装置1台1台設定したアドレス
を丹念に行わなければならない。
おいて伝送路に障害が発生した時、障害箇所を迂回する
ようにリングを再構成する構成制御装置の現用系リング
と待機系リングに接続するMAC制御機構のMACアド
レスの重複を事前に防ぐことができるので、システムの
立上げの際、アドレス重複による通信エラーがなくなり
、アドレスが重複している構成制御装置の探索を行わな
くてよくなる。アドレス重複している構成制御装置を見
つけるのは困難であり、装置1台1台設定したアドレス
を丹念に行わなければならない。
第工図は本発明の一実施例のシステム構成図。
第2図はステーションサブアドレスフィールド32ビツ
トの構造図、第3図はフレームフォーマット図、第4図
はアドレス処理部を示す説明図、第5図はリングバック
状態の説明図である。 1・・・現用系伝送路、 2・・・待機系伝送路。 3〜6・・・構成制御装置。 3 a H3b p 4 a + 4 b + 5 a
+ 5 b + 68+6b・・・MAC制御機構、 31・・・アドレス入力部、 32・・・アドレス生成部、 33.35・・・アドレス保持部、 34・・・MAC制御機構1. 36・・・MAC制御機構2゜ 稟 f 図
トの構造図、第3図はフレームフォーマット図、第4図
はアドレス処理部を示す説明図、第5図はリングバック
状態の説明図である。 1・・・現用系伝送路、 2・・・待機系伝送路。 3〜6・・・構成制御装置。 3 a H3b p 4 a + 4 b + 5 a
+ 5 b + 68+6b・・・MAC制御機構、 31・・・アドレス入力部、 32・・・アドレス生成部、 33.35・・・アドレス保持部、 34・・・MAC制御機構1. 36・・・MAC制御機構2゜ 稟 f 図
Claims (1)
- 1、2重化されたリング状の伝送路とその2重化された
伝送路の両伝送路に接続される複数の構成制御装置を有
し、構成制御装置は2重化された両伝送路の各々に少な
くとも1つのMAC(メデイウムアクセスコントロール
)制御機構を接続する(LANローカルエリアネットワ
ーク)において、構成制御装置内のMAC制御部のアド
レス付与を、MAC制御機構の台数2^n台に応じてア
ドレス・フィールド中のnビットを自動的に割当てるこ
とを特徴とするトークンリングLAN構成制御装置アド
レス管理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1206816A JPH0371747A (ja) | 1989-08-11 | 1989-08-11 | トークンリングlan構成制御装置アドレス管理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1206816A JPH0371747A (ja) | 1989-08-11 | 1989-08-11 | トークンリングlan構成制御装置アドレス管理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0371747A true JPH0371747A (ja) | 1991-03-27 |
Family
ID=16529565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1206816A Pending JPH0371747A (ja) | 1989-08-11 | 1989-08-11 | トークンリングlan構成制御装置アドレス管理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0371747A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316975A (ja) * | 1995-05-15 | 1996-11-29 | Nec Corp | ネットワークにおけるipアドレス自動生成方法 |
KR100393414B1 (ko) * | 2001-06-14 | 2003-07-31 | 김해선 | 다기능 유모차 |
JP2008142018A (ja) * | 2006-12-11 | 2008-06-26 | Yamahisa:Kk | ペット用リード |
JP2014204183A (ja) * | 2013-04-02 | 2014-10-27 | 株式会社日立製作所 | ネットワーク制御装置及び方法 |
-
1989
- 1989-08-11 JP JP1206816A patent/JPH0371747A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316975A (ja) * | 1995-05-15 | 1996-11-29 | Nec Corp | ネットワークにおけるipアドレス自動生成方法 |
KR100393414B1 (ko) * | 2001-06-14 | 2003-07-31 | 김해선 | 다기능 유모차 |
JP2008142018A (ja) * | 2006-12-11 | 2008-06-26 | Yamahisa:Kk | ペット用リード |
JP2014204183A (ja) * | 2013-04-02 | 2014-10-27 | 株式会社日立製作所 | ネットワーク制御装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6760859B1 (en) | Fault tolerant local area network connectivity | |
US6598174B1 (en) | Method and apparatus for storage unit replacement in non-redundant array | |
US7010716B2 (en) | Method and apparatus for defining failover events in a network device | |
JPH11505986A (ja) | 高効率なポーリング手順によるデータ通信 | |
US20070081535A1 (en) | Method and system for implementing virtual router redundacy protocol on a resilient packet ring | |
JPH0675894A (ja) | 信号およびデータを伝送する方法 | |
CN102209064A (zh) | 使用vrrp为接入设备提供备份的方法和vrrp网关设备 | |
CN115586964A (zh) | 资源共享装置、资源管理装置及资源管理方法 | |
US6356985B1 (en) | Computer in multi-cluster system | |
JPH0371747A (ja) | トークンリングlan構成制御装置アドレス管理方式 | |
CN102064983B (zh) | 以太网组网连线错误检测方法、装置和系统 | |
JP3487735B2 (ja) | データ転送方法及びデータ転送システム | |
JPS60246148A (ja) | デ−タ伝送制御方式 | |
JP2752057B2 (ja) | データ伝送方法 | |
JPH05244164A (ja) | 二重化システムにおけるネットワーク識別子の動的割当て方式 | |
JPH04281638A (ja) | 構成管理方式 | |
JPH1065725A (ja) | ルータ装置 | |
JPH0630000A (ja) | 通信ラインの2重化制御方式 | |
JP2843105B2 (ja) | アプリケーション間通信のプリンタ接続方式 | |
JPH0653969A (ja) | ローカルエリアネットワークシステム | |
JPS5870339A (ja) | 多重デ−タバスにおける機能的アドレツシングの方法 | |
JP2747097B2 (ja) | Lan間接続装置 | |
JP3107931B2 (ja) | リング型ローカルエリアネットワークにおける通信方式 | |
JP2635460B2 (ja) | 高速伝送システムの故障監視方法 | |
US20060168077A1 (en) | Method and device for controlling a printer or a copier by accessing dtat objects by means of the network addresses associated with said data objects |