JPH0371722A - Frequency synthesizer - Google Patents
Frequency synthesizerInfo
- Publication number
- JPH0371722A JPH0371722A JP1208275A JP20827589A JPH0371722A JP H0371722 A JPH0371722 A JP H0371722A JP 1208275 A JP1208275 A JP 1208275A JP 20827589 A JP20827589 A JP 20827589A JP H0371722 A JPH0371722 A JP H0371722A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- amplifier
- controlled oscillator
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は広い周波数範囲においてループバンドを一定に
保った周波数シンセサイザに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency synthesizer that maintains a constant loop band over a wide frequency range.
従来の周波数シンセサイザは、第３図に示すように、電
圧制御発振器ｌで発生した高周波信号を分周器２で分周
し、位相比較器３で基準周波数発振器５の出力信号と位
相比較する。そして、ここで検出した位相誤差を、ルー
プフィルタ４を通して電圧制御発振器１の制御電圧とし
て帰還させ、位相同期ループを構成している。In the conventional frequency synthesizer, as shown in FIG. 3, a high frequency signal generated by a voltage controlled oscillator 1 is frequency-divided by a frequency divider 2, and its phase is compared with the output signal of a reference frequency oscillator 5 by a phase comparator 3. Then, the phase error detected here is fed back as a control voltage for the voltage controlled oscillator 1 through the loop filter 4, thereby forming a phase locked loop.
上述した従来の周波数シンセサイザでは、出力周波数を
変化させると、電圧制御発振器１の変調感度及び分周器
２の分周比がそれぞれ変化され、ループバンドが大きく
変わって位相雑音特性や周波数設定時間が影響を受ける
という問題がある。In the conventional frequency synthesizer described above, when the output frequency is changed, the modulation sensitivity of the voltage controlled oscillator 1 and the frequency division ratio of the frequency divider 2 are changed, and the loop band changes significantly, causing the phase noise characteristics and frequency setting time to change. There is a problem with being affected.
本発明の目的は位相同期ループの制御特性を常に一定に
保つことができる周波数シンセサイザを提供するこ、と
にある。An object of the present invention is to provide a frequency synthesizer that can always keep the control characteristics of a phase-locked loop constant.
本発明の周波数シンセサイザは、電圧制御発振器２分周
器、゛位相比較器等と共に位相同期ループを構成するル
ープフィルタの出力信号を外部から設定された増幅率に
従って増幅する直流増幅器を設けている。The frequency synthesizer of the present invention is provided with a DC amplifier that amplifies the output signal of a loop filter that constitutes a phase-locked loop together with a voltage-controlled oscillator divider by two, a phase comparator, etc. according to an externally set amplification factor.
この構成では、直流増幅器の増幅率を外部から変化させ
ることで、電圧制御発振器の変換利得が周波数が高くな
る程小さくなることを防止し、位相同期ループの制御特
性を一定の状態に保つことを可能とする。In this configuration, by changing the amplification factor of the DC amplifier externally, it is possible to prevent the conversion gain of the voltage controlled oscillator from decreasing as the frequency increases, and to maintain the control characteristics of the phase-locked loop in a constant state. possible.
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
図において、１は電圧制御発振器、２は分周器、３は位
相比較器、４はループフィルタ、５は基準周波数発振器
である。そして、ここではループフィルタ４の出力側に
直流増幅器６を介挿している。In the figure, 1 is a voltage controlled oscillator, 2 is a frequency divider, 3 is a phase comparator, 4 is a loop filter, and 5 is a reference frequency oscillator. Here, a DC amplifier 6 is inserted on the output side of the loop filter 4.
この構成では、電圧制御発振器１の高周波出力信号は分
周器２で分周された後、位相比較器３で基準周波数発振
器５の出力信号と位相比較される。In this configuration, the high frequency output signal of the voltage controlled oscillator 1 is frequency-divided by the frequency divider 2, and then phase-compared with the output signal of the reference frequency oscillator 5 by the phase comparator 3.
ここで検出された位相誤差は、ループフィルタ４で対応
する直流電圧とされ、更に直流増幅器６で増幅された上
で電圧制御発振器１に制御電圧として帰還される。The phase error detected here is converted into a corresponding DC voltage by a loop filter 4, further amplified by a DC amplifier 6, and then fed back to the voltage controlled oscillator 1 as a control voltage.
ここで、前記ループフィルタ４と直流増幅器６をそれぞ
れオペアンプで構成した例を第２図に示す。ループフィ
ルタ４はオペアンプ○Ｐ１と抵抗Ｒ，，Ｒ，及びコンデ
ンサＣで構成される。また、直流増幅器６はオペアンプ
ＯＰ２と抵抗Ｒｚ、Ｒ４で構成される。なお、直流増幅
器６の増幅率ＡはＡ＝Ｒ：ｌ ／ （Ｒ３＋Ｒ４）で表
される。FIG. 2 shows an example in which the loop filter 4 and the DC amplifier 6 are each constructed from operational amplifiers. The loop filter 4 is composed of an operational amplifier ○P1, resistors R, , R, and a capacitor C. Further, the DC amplifier 6 is composed of an operational amplifier OP2 and resistors Rz and R4. Note that the amplification factor A of the DC amplifier 6 is expressed as A=R:l/(R3+R4).
ここで、この周波数シンセサイザの出力周波数範囲を１
００〜２００ＭＨ２とし、位相比較周波数をＩＭＨ２と
する。そして、ループの制御特性を決定する各定数を次
のように設定する。Here, the output frequency range of this frequency synthesizer is 1
00 to 200 MH2, and the phase comparison frequency is IMH2. Then, each constant that determines the control characteristics of the loop is set as follows.
電圧制御発振器ｌの変換利得Ｋｖ
Ｋｖ＝２Ｘ１０７（ｒａｄ／ｓｅｃ、Ｖ） （ｆｏ＝１
００ＭＨｚ ）＝ Ｉ Ｘｌ０７（ｒａｄ／ｓｅｃ、Ｖ
） （ｆｏ＝２００ＭＨｚ ）〔但し、ｆｏ ：出力周
波数〕
分周器２の分周比Ｎ
Ｎ −１００（ｆ ｏ＝１００Ｍ Ｈｚ 〕＝２００
（ｆｏ・２００ＭＨｚ）位相比較器３の変換利得に
φ
にφ＝ １．５ （Ｖ／ｒａｄ）
ループフィルタ４の伝達関数Ｆ （Ｓ）Ｆ（ｓ） ＝ｒ
２ Ｓ ＋ １／ ｒ＋ Ｓτｒ ＝ ２ ｘｉｏ−”
（ｓｅｃ）τｚ ＝ ５ Ｘｌ０−’ （ｓｅｃ）直
流増幅器６の増幅率Ａ
以上のように設定すれば、位相同期ループの自然周波数
ω、 （ｒａｄ／Ｓ）とダンピング定数ξはそれぞれ
次式で表される。Conversion gain Kv of voltage controlled oscillator l Kv=2X107 (rad/sec, V) (fo=1
00MHz) = IXl07(rad/sec, V
) (fo=200MHz) [However, fo: output frequency] Frequency division ratio of frequency divider 2 N N -100 (fo=100MHz] = 200
(fo・200MHz) Conversion gain of phase comparator 3 is φ = 1.5 (V/rad) Transfer function of loop filter 4 F (S) F(s) = r
2 S + 1/ r + Sτr = 2 xio-”
(sec) τz = 5 be done.
ω、、＝ （ＡＫφＫＶ／Ｎ １；、 ） ｔ／ｚξ
＝τ２ω７／２
これらの式に前記した諸定数を代入して計算を行うと、
次の値が得られる。ω,, = (AKφKV/N 1;, ) t/zξ
= τ2ω7/2 Substituting the above-mentioned constants into these equations and calculating,
The following values are obtained:
したがって、直流増幅器６の増幅率Ａを次のように設定
することにより、出力周波数によるループバンドの変化
を零にすることができる。Therefore, by setting the amplification factor A of the DC amplifier 6 as follows, the change in the loop band due to the output frequency can be made zero.
ｆｏ・１００ＭＨ２のとき Ａ＝１ｆａ＝２００Ｍ
Ｈ２のとき Ａ＝ （０，９７１０，４８）”＝
４．１
このとき、ω、 ＝ ３．９Ｘ１０３
ξ ＝ ０．９７
因に、第３図に示した従来の周波数シンセサイザでは、
直流増幅器の増幅率Ａが一定であるため、出力周波数に
よってω７とξがそれぞれ２倍変化する。これはループ
バンドに換算すると、４〜５倍の変化に相当する。した
がって、ロック時間や位相雑音特性が大きく変化してい
た。When fo・100MH2 A=1fa=200M
At H2 A= (0,9710,48)”=
4.1 At this time, ω, = 3.9X103 ξ = 0.97 Incidentally, in the conventional frequency synthesizer shown in Fig. 3,
Since the amplification factor A of the DC amplifier is constant, ω7 and ξ each change twice depending on the output frequency. This corresponds to a change of 4 to 5 times in terms of loop band. Therefore, the lock time and phase noise characteristics changed significantly.
以上説明したように本発明は、位相同期ループを構成す
るループフィルタの出力信号を外部から設定された増幅
率に従って増幅する直流増幅器を設けているので、この
増幅率を変化させることにより、実際の周波数シンセサ
イザにおける電圧制御発振器の変換利得が周波数が高く
なる程小さくなることを防止し、位相同期ループの制御
特性を一定の状態に保つことが可能となる。As explained above, the present invention is provided with a DC amplifier that amplifies the output signal of the loop filter constituting the phase-locked loop according to an externally set amplification factor, so by changing this amplification factor, the actual It is possible to prevent the conversion gain of the voltage controlled oscillator in the frequency synthesizer from becoming smaller as the frequency increases, and to maintain the control characteristics of the phase-locked loop in a constant state.
第１図は本発明の一実施例のブロック構成国、第２図は
第１図の具体的な回路図、第３図は従来の周波数シンセ
サイザのブロック図である。
ｌ・・・電圧制御発振器、２・・・分周器、３・・・位
相比較器、４・・・ループフィルタ、５・・・基準周波
数発振器、６・・・直流増幅器。
第２FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a specific circuit diagram of FIG. 1, and FIG. 3 is a block diagram of a conventional frequency synthesizer. l... Voltage controlled oscillator, 2... Frequency divider, 3... Phase comparator, 4... Loop filter, 5... Reference frequency oscillator, 6... DC amplifier. Second
Claims (1)
周し、これを位相比較器で基準周波数発振器の出力信号
と位相比較し、その検出した位相誤差をループフィルタ
を通して前記電圧制御発振器の制御電圧として帰還させ
て位相同期ループを構成する周波数シンセサイザにおい
て、前記ループフィルタの出力信号を外部から設定され
た増幅率に従って増幅する直流増幅器を設けたことを特
徴とする周波数シンセサイザ。1. The high frequency signal generated by the voltage controlled oscillator is divided by a frequency divider, the phase of this is compared with the output signal of the reference frequency oscillator by a phase comparator, and the detected phase error is passed through a loop filter to the output signal of the voltage controlled oscillator. A frequency synthesizer configured to feed back a control voltage to form a phase-locked loop, characterized in that the frequency synthesizer is provided with a DC amplifier that amplifies the output signal of the loop filter according to an externally set amplification factor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208275A JPH0371722A (en) | 1989-08-11 | 1989-08-11 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208275A JPH0371722A (en) | 1989-08-11 | 1989-08-11 | Frequency synthesizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371722A true JPH0371722A (en) | 1991-03-27 |
Family
ID=16553541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208275A Pending JPH0371722A (en) | 1989-08-11 | 1989-08-11 | Frequency synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371722A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009303276A (en) * | 2004-04-09 | 2009-12-24 | Samsung Electronics Co Ltd | Phase-locked loop with adaptive loop bandwidth |
-
1989
- 1989-08-11 JP JP1208275A patent/JPH0371722A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009303276A (en) * | 2004-04-09 | 2009-12-24 | Samsung Electronics Co Ltd | Phase-locked loop with adaptive loop bandwidth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4952889A (en) | Loop filter modulated synthesizer | |
| JPS62231548A (en) | Frequency modulated signal receiver | |
| US5517159A (en) | Frequency modulating system including feedback clamping circuit | |
| JPH063845B2 (en) | Wideband PLL synthesizer modulation system | |
| CA1289633C (en) | Pll frequency synthesizer | |
| JPH0371722A (en) | Frequency synthesizer | |
| JPH0347006B2 (en) | ||
| JPS59827Y2 (en) | phase synchronized circuit | |
| JPH0156580B2 (en) | ||
| JP3184322B2 (en) | PLL demodulation circuit | |
| JPH07101816B2 (en) | Phase-locked circuit of ultra-high frequency diode oscillator | |
| JP2732571B2 (en) | PLL circuit for tuner | |
| JP2721927B2 (en) | PLL circuit | |
| JPH07297707A (en) | Phase locked loop oscillator circuit | |
| JPH05227019A (en) | Pll circuit | |
| JPH05183435A (en) | Pll frequency synthesizer | |
| JPH0797745B2 (en) | Phase synchronization circuit | |
| JP2631018B2 (en) | High frequency PLL oscillator | |
| JPH0141229Y2 (en) | ||
| JPS62285521A (en) | Frequency synthesizer | |
| JPH04344713A (en) | Phase synchronizing circuit | |
| JP3005390B2 (en) | Automatic setting circuit of filter cutoff frequency | |
| JPH0730331A (en) | Frequency modulation system by pll | |
| JPH05175858A (en) | Pll circuit | |
| JPH0964733A (en) | Frequency synthesizer |