JPH0371232A - Electronic equipment - Google Patents
Electronic equipmentInfo
- Publication number
- JPH0371232A JPH0371232A JP1208158A JP20815889A JPH0371232A JP H0371232 A JPH0371232 A JP H0371232A JP 1208158 A JP1208158 A JP 1208158A JP 20815889 A JP20815889 A JP 20815889A JP H0371232 A JPH0371232 A JP H0371232A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- mask rom
- prom
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002407 reforming Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 14
- 230000002950 deficient Effects 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は電子機器に関する。[Detailed description of the invention] (b) Industrial application field The present invention relates to electronic equipment.
（ロ）従来の技術
逗子、マイクロコンピュータを用いた機器は、益々高性
能化が要求されると共に開発期間の短縮、コストの低減
が求められている。たとえば、ワードプロセッサ等にお
いては、そのプログラムがＩ Ｍｂｙｔｅを超えるもの
を数ケ月で開発しなければならないことも稀ではない。(b) Conventional technology Equipment using microcomputers is required to have increasingly higher performance, as well as shorter development periods and lower costs. For example, in word processors and the like, it is not uncommon for a program that exceeds 1 Mbyte to be developed in several months.
この様なプログラムの格納には通常半導体ＲＯ〜１が採
用されている（例えば特開平１−１６３８５４号公報参
照）。なかでも、低コストであることから上記半導体Ｒ
ＯＭとしてはマスクＲＯＭが広く用いられている。斯る
マスクＲＯＭＩ！ＥＰＲＯＭ、ＥＥＰＲＯＭの様に書替
可能なＦ ＲＯＭと比較してコスト的に安価であるばか
りではなく、実装面積の点からも数段有利である。Semiconductor RO-1 is normally used to store such programs (see, for example, Japanese Patent Laid-Open No. 1-163854). Among them, the above semiconductor R is preferred due to its low cost.
Mask ROMs are widely used as OMs. Such a mask ROMI! Compared to rewritable FROMs such as EPROM and EEPROM, it is not only cheaper in cost, but also much more advantageous in terms of mounting area.
（ハ）発明が解決しようとする課題
然るに、マスクＲＯＭは、その製造上の制約からプログ
ラムが完成してからマスクＲＯＭ化するまでに１〜２ケ
月必要である。また、マスクＲＯＭは一度作ってしまう
と、格納プログラムの変更は不可能である。(c) Problems to be Solved by the Invention However, due to manufacturing constraints, mask ROMs require one to two months from completion of a program to conversion into a mask ROM. Further, once a mask ROM is created, the stored program cannot be changed.
従って、マスクＲＯＭの完成後、万一格納プログラムに
欠陥が発見された場合、最初に作られたマスクＲＯＭは
全て破棄しなければならないと共に再度作り直すために
１〜２ケ月必要となり、コスト高となる。Therefore, if a defect is discovered in the stored program after the completion of the mask ROM, the entire mask ROM that was originally created must be discarded and it will take 1 to 2 months to recreate it, resulting in high costs. .
（ニ）課題を解決するための手段
本発明は斯る点に鑑みてなされたものでその構成的特徴
は、ＲＯＭに格納されたプログラムに基づいて制御を行
なう電子機器あって、上記ＲＯＭは、書替不可能なマス
クＲＯＭと書替可能なＰＲＯＭとからなると共に、上記
マスクＲＯＭの所定領域を示すアドレスが入力されると
斯るアドレスをＬ記ＰＲＯＭ中の予め定められた領域を
示すアドレスに変換するメモリ制御手段を備えたことに
ある。(d) Means for Solving the Problems The present invention has been made in view of the above points, and its structural features include an electronic device that is controlled based on a program stored in a ROM, and the ROM includes: It consists of a non-rewritable mask ROM and a rewritable PROM, and when an address indicating a predetermined area of the mask ROM is input, the address is changed to an address indicating a predetermined area in the L PROM. The present invention is provided with memory control means for conversion.
（ホ）作用
斯る構成によれば、既に完成されたマスクＲＯＭ中のプ
ログラムに欠陥があった際でも、ＰＲＯＭに斯る欠陥を
修正するためのプログラムを格納し、かつ上記欠陥プロ
グラム部がアクセスされると、これに換ってＰＲＯＭ中
の修正プログラムを読出すことができる。(e) Operation According to such a configuration, even when a program in an already completed mask ROM has a defect, a program for correcting the defect can be stored in the PROM, and the defective program section can access the program. Then, in return, the modification program in the PROM can be read out.
（へ）実施例 第１図は本発明の実施例を示すブロック図である。(f) Example FIG. 1 is a block diagram showing an embodiment of the present invention.
図中、（１）は例えばマイクロコンピュータからなる主
制御部であり、該主制御部はバス（２〉（尚、斯るバス
（２）はデータバス、アドレスバス、コントロールバス
を含む）を介して接続された後述する各部の制御を司る
。In the figure, (1) is a main control unit consisting of, for example, a microcomputer, and the main control unit is connected via a bus (2) (the bus (2) includes a data bus, an address bus, and a control bus). It controls the various parts connected to it, which will be described later.
（３）はマスクＲＯＭであり、該マスクＲＯＭ中のｏｏ
ｏｏ番地〜０４ＦＦ番地には装置に対するイニシャルプ
ログラムが格納され、また、０５００番地〜４ ＦＦＦ
番地には制御プログラムが格納されている。（４）は例
えばＥ Ｐ ＲＯＭからなるＰＲＯＭであり、該ＰＲＯ
Ｍの５０００番地〜５４９９番地には後述するメモリ制
御回路をイニシャルするためのプログラムが格納される
。また、５５００番地以降にはマスクＲＯＭ（３）中の
制御プログラムに欠陥がある際に、斯る欠陥部分に対す
る修正プログラムが格納される。(3) is a mask ROM, and oo in the mask ROM
The initial program for the device is stored at addresses oo to 04FF, and the initial program for the device is stored at addresses 0500 to 4FFF.
A control program is stored at the address. (4) is a PROM consisting of an E P ROM, for example, and the PROM
A program for initializing a memory control circuit, which will be described later, is stored at addresses 5000 to 5499 of M. Furthermore, when there is a defect in the control program in the mask ROM (3), a correction program for the defective portion is stored at addresses 5500 and onwards.
（５）はメモリ制御回路であり、その具体的構成は第２
図に示すとおりである。(5) is a memory control circuit, whose specific configuration is described in the second section.
As shown in the figure.
第２図中、（５１）は主制御部（１）の制御の下で以下
の各部を制御するコントローラである。 （５２）は欠
陥範囲レジスタであり、該レジスタにはマスクＲＯＭ（
３）に格納されている制御プログラム中における欠陥部
分（欠陥プログラム）のスタートアドレス及びエンドア
ドレスが格納される。（５３）は修正アドレスレジスタ
であり、該レジスタには上記マスクＲＯＭ（３）中の欠
陥プログラムに替わる修正プログラムが格納されている
ＰＲＯＭ（４）中のスタートアドレスガ格納される。（
５４）は比較部であり、該比較部はバス（２）を介して
主制御部（１）よりコントローラ（５１）に送られてく
るアドレスが欠陥範囲レジスタ（５２〉中のアドレス範
囲に含まれるか否か、即ち、スタートアドレス≦アドレ
ス≦エンドアドレスであるか否かを判定し、その結果を
出力する。（５５）はアドレス変換部であり、該変換部
は比較部（５４）からの出力に基づいて主制御部（１）
から送られてきたアドレス（以下、現アドレスと称す）
を変換する。In FIG. 2, (51) is a controller that controls the following sections under the control of the main control section (1). (52) is a defect range register, and this register contains a mask ROM (
The start address and end address of a defective portion (defective program) in the control program stored in 3) are stored. Reference numeral (53) is a correction address register, which stores the start address in the PROM (4) in which a correction program to replace the defective program in the mask ROM (3) is stored. (
54) is a comparison section, and the comparison section detects that the address sent from the main control section (1) to the controller (51) via the bus (2) is included in the address range in the defect range register (52). In other words, it determines whether start address ≦ address ≦ end address, and outputs the result. (55) is an address conversion unit, and this conversion unit converts the output from the comparison unit (54). Main control unit based on (1)
The address sent from (hereinafter referred to as the current address)
Convert.
具体的には、
（ｉ） 比較部（５４）より現アドレスが上記アドレ
ス範囲外である旨の出力があった時
この時には、アドレス変換部（５５）は現アドレスをそ
のままコントローラ（５１）を介して主制御部（１）に
送り返す。Specifically, (i) When the comparator (54) outputs that the current address is outside the address range, the address converter (55) directly sends the current address to the controller (51). and sends it back to the main control unit (1).
（ｉｉ） 比較部（５４）より現アドレスが上記アド
レス範囲内である旨の出力があった時
この時には、アドレス変換部（５５）は、現アドレス欠
陥範囲レジスタ（５２）に格納されているスタートアド
レス（以下、欠陥スタートアドレスと称す）及び修正ア
ドレスレジスタ（５３）に格納されているスタートアド
レス（以下、修正スタートアドレスと称す）に基づいて
新しいアドレス（以下、新アト“レスと称す）を求める
。具体的には以下の式により求める。(ii) When the comparator (54) outputs that the current address is within the above address range, the address converter (55) converts the start address stored in the current address defect range register (52). Find a new address (hereinafter referred to as "new address") based on the address (hereinafter referred to as defective start address) and the start address (hereinafter referred to as corrected start address) stored in the corrected address register (53) Specifically, it is determined by the following formula.
（新アドレス）＝（現アドレス）−（欠陥スタートアド
レス）＋（修正スタート
アドレス） （１）
斯る新アドレスはコントローラ（５１）を介して主制御
部（１）に送られる。(New address) = (Current address) - (Defective start address) + (Corrected start address) (1) This new address is sent to the main control section (1) via the controller (51).
次に本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
まず、主制御部（１）は電源投入に応答して、マスクＲ
Ｏ〜１（３）中のイニシャルプログラムを実行する。具
体的には、装置のイニシャライズを行なうと共にＰＲＯ
Ｍ（４）の装着の有無を判定する。First, the main control unit (1) responds to power-on, and the mask R
Execute the initial program in steps 0 to 1 (3). Specifically, while initializing the device,
Determine whether or not M(4) is attached.
斯る判定は、ＰＲＯＭ（４）の先頭アドレスの内容を読
出し、その時所定の命令（例えばジャンプ命令）が読出
されるとＰＲＯＭ（４）が装着されているものと判定す
る。一方、上記命令が読出されない時にはＰＲＯＭ（４
）は装着されていないものと判定する。This determination is made by reading the contents of the top address of the PROM (4), and if a predetermined command (for example, a jump command) is read at that time, it is determined that the PROM (4) is installed. On the other hand, when the above instruction is not read, PROM (4
) is determined to be not attached.
上記判定において、ＰＲＯＭ（４）が装着されていない
と判定すると、主制御部（１）はマスクＲＯＭ（３）中
の制御プログラムを順次読出し、その内容に基づいて処
理を実行する。尚、斯る制御プログラムの読出しは、主
制御部（１）に内蔵されたアドレスカウンタ（１１）の
アドレス値に基づいて行なう。In the above determination, if it is determined that the PROM (4) is not installed, the main control section (1) sequentially reads out the control programs in the mask ROM (3) and executes processing based on the contents thereof. The control program is read out based on the address value of an address counter (11) built into the main control section (1).
一方、上記判定においてＰＲＯ〜１（４）が装着されて
いると判定すると、主制御部（１）はＰＲＯＭ（４）中
のイニシャルプログラムに基づいて、メモリ制御回路（
５）をイニシャライズする。On the other hand, if it is determined that PRO~1 (4) is installed in the above determination, the main control unit (1) will control the memory control circuit (
5) Initialize.
斯るイニシャルプログラムは、マスクＲＯＭ（３）中の
制御プログラムに欠陥プログラムが存在するとき、その
プログラムのスタートアドレス及びエンドアドレスを夫
々メモリ制御回路（５）中の欠陥範囲レジスタ（５２）
にセットすると共に、上記欠陥プログラムに替わる修正
プログラムが格納されたＰＲＯＭ（４）中の先頭アドレ
スをメモリ制御回路（５）中の修正アドレスレジスタ（
５３）にセットする。尚、斯る各種アドレスへのアドレ
ス値のセットのためのイニシャルプログラム及び修正プ
ログラム等は、マスクＲＯＭ（３）中に欠陥プログラム
が存在した時点でＰＲＯＭ（４）に格納される。When a defective program exists in the control program in the mask ROM (3), such an initial program stores the start address and end address of the program in the defect range register (52) in the memory control circuit (5), respectively.
At the same time, the start address in the PROM (4) in which the modified program to replace the defective program is stored is set to the modified address register (5) in the memory control circuit (5).
53). Incidentally, the initial program and correction program for setting address values to such various addresses are stored in the PROM (4) at the time when a defective program exists in the mask ROM (3).
その後、主制御部（１）はマスクＲＯＭ（３）中の制御
プログラムを順次読出し処理を実行しようとするが、修
正プログラムが格納されたＦ ＲＯＭ（４）が装着され
ている際には、アドレスカウンタ（１１）より与えられ
るアドレスをメモリ制御回路（５）で変換したアドレス
を用いて制御プログラムを読出し、実行することとなる
。After that, the main control unit (1) attempts to sequentially read out the control programs in the mask ROM (3), but when the F ROM (4) in which the modification program is stored is installed, the address The control program is read and executed using an address obtained by converting the address given by the counter (11) by the memory control circuit (5).
具体的には、今マスクＲＯＭ（３）中の制御プログラム
のうち１０００番地〜１４ＦＦ番地のプログラムに欠陥
が生じ、かつ斯る欠陥プログラムの修正プログラムがＰ
ＲＯＭ（４）中の５５００番地〜５ Ｆ Ｆ Ｆ番地に
格納されているとすると、ＰＲＯＭ（４Ｊ中のイニシャ
ルプログラムは、欠陥範囲レジスタ（５２）中のスター
トアドレス及びエンドアドレスとして夫々１０００番地
及び１４ Ｆ Ｉ”番地をセットすると共に修正アドレ
スレジスタ（５３）に５５００番地をセットする様に設
計されている。Specifically, a defect has occurred in the program at addresses 1000 to 14FF among the control programs currently in the mask ROM (3), and the program to correct the defective program is
Assuming that the program is stored at addresses 5500 to 5FFF in the ROM (4), the initial program in the PROM (4J) is stored at addresses 1000 and 14 as the start and end addresses in the defect range register (52), respectively. It is designed to set the address 5500 in the modified address register (53) at the same time as setting the FI'' address.
斯る状態において、電源が投入されると、まず主制御部
（１）はマスクＲＯＭ（３）中のイニシャルプログラム
に基づいて装置をイニシャライズすると共にＰＲＯＭ（
４）が装着されているか否かを判定する。この判定にお
いて装着されていることが判明するので、次に主制御部
（１）はＰＲＯＭ（４）中のイニシャルプログラムを実
行する。これにより、欠陥範囲レジスタ（５２）中のス
タートアドレス及びエンドアドレスとして夫々１０００
番地及び１４ＦＦ番地がセントされると共に、修正アド
レスレジスタ（５３）に５５００番地がセットされるこ
とどなる。When the power is turned on in such a state, the main control section (1) first initializes the device based on the initial program in the mask ROM (3), and also initializes the PROM (3).
4) is installed. Since this determination reveals that the device is installed, the main control section (1) then executes the initial program in the PROM (4). As a result, the start address and end address in the defect range register (52) are set to 1000, respectively.
At the same time, the address 5500 is set in the modified address register (53).
上記イニシャルプログラムの処理が終了すると、主制御
部（１）は内蔵のアドレスカウンタ（１１〉が示すアド
レス値に基づいて制御プログラムを読出し、処理を実行
するが、上述した如＜ＰＲＯＭ（４）が装着されている
際には、上記アドレス値をメモリ制御回路（５〉で変換
してなるアドレス値を制御プログラム読出し用アドレス
として用いる。When the processing of the initial program is completed, the main control unit (1) reads the control program based on the address value indicated by the built-in address counter (11) and executes the process. When installed, the address value converted by the memory control circuit (5>) is used as the address for reading the control program.
上記アドレス変換はメモリ制御回路（５）で行われる。The above address conversion is performed by the memory control circuit (5).
具体的には主制御部（１）よりアドレスカウンタ（１１
）が示すアドレス（以下、現アドレスと称す）がメモリ
制御回路（５）に送られてくると、コントローラ（５１
）が上記現アドレスは欠陥範囲レジスタ（５２）中のス
タートアドレスとエンドアドレスとの範囲内に含まれる
アドレスであるか否かを比較部（５４〉で判定させる。Specifically, the main control unit (1) controls the address counter (11).
) (hereinafter referred to as the current address) is sent to the memory control circuit (5), the controller (51
) causes the comparator (54>) to determine whether the current address is included in the range between the start address and the end address in the defect range register (52).
斯る判定において、「現アドレスくスタートアドレス或
いは現アドレス〉エンドアドレス」 （条件１）と判定
されると、上述した如くアドレス変換部（５５）は現ア
ドレスを変換することなく新アドレスとしてコントロー
ラ（５１）を介して主制御部（１）に送り返す。In such a determination, if it is determined that "the current address is the start address or the current address is the end address" (condition 1), the address converter (55) converts the current address into a new address without converting it to the controller (55) as described above. 51) back to the main control unit (1).
一方、上記判定において、「スタートアドレス≦現アド
レス≦エンドアドレス」 （条件２）と判定さ１−ると
、上述した如くアドレス変換部（５５）が式（１）に基
づいて新アドレスを算出すると共に斯る新アドレスをコ
ントローラ（５１）を介して主制御部（１）に送り返す
。On the other hand, if it is determined in the above judgment that "start address ≦ current address ≦ end address" (condition 2), the address conversion unit (55) calculates a new address based on formula (1) as described above. At the same time, the new address is sent back to the main control unit (1) via the controller (51).
従って、制御プログラムの実行にあたって、主制切１部
（１）はアドレスカウンタ（１１）にセ・ｌトされたマ
スクＲＯＭ（３）中の制御プログラムの先頭アドレス（
０５００番地）をまず読出し、メモリ制御回路（５）で
変換するが、上記アドレスは上述した条件１を満足する
のでメモリ制御回路（５）は上記アドレスを新アドレス
として主制御部（１）に送り返す。従って、主制御部（
１〉は斯るアドレス（０５００番地）よりプログラムを
読出し、処理を実行すると共にアドレスカウンタ（１１
）を更新する。Therefore, when executing the control program, the main control section 1 (1) is set to the start address of the control program in the mask ROM (3) set in the address counter (11)
Address 0500) is first read and converted by the memory control circuit (5), but since the above address satisfies the above-mentioned condition 1, the memory control circuit (5) sends the above address back to the main control unit (1) as a new address. . Therefore, the main control section (
1> reads the program from this address (address 0500), executes the process, and also registers the address counter (11
) to update.
以後、主制御部（１）はプログラムを実行する毎にアド
レスカウンタ（１１）を更新すると共に斯る更新された
アドレス値をメモリ制御回路（５）で変更してなる新ア
ドレスに基づいてプログラムを読出し実行することを繰
返すこととなるが、上記アドレスカウンタ（１１）が０
５００〜０ＦＦＦ番地及び１５００〜４ ＦＦＦ番地を
示す際には、上記条件１を満足するので、メモリ制御回
路（５）は主制御部（１）より送られてきたアドレスを
そのまま新アドレスとして返送することとなる。従って
、主制御部（１）も実質的にアドレスカウンタ（１１）
で示されるアドレスに基づいて制御プログラムをマスク
ＲＯＭｉ（３）より読出し実行することとなる。Thereafter, the main control unit (1) updates the address counter (11) every time the program is executed, and executes the program based on the new address obtained by changing the updated address value in the memory control circuit (5). Reading and execution will be repeated, but when the address counter (11) is 0,
When indicating addresses 500 to 0FFF and addresses 1500 to 4FFF, the above condition 1 is satisfied, so the memory control circuit (5) returns the address sent from the main control unit (1) as it is as a new address. It happens. Therefore, the main control section (1) is also essentially an address counter (11).
The control program is read out from the mask ROMi (3) and executed based on the address indicated by.
一方、アドレスカウンタ（１１）が１０００〜１４ＦＦ
番地を示す際には、上記条件２を満足するので、メモリ
制御回路（５）は主制御部（１）より送られてきたアド
レスを式（１）に従って演算し、その結果を新アドレス
として出力する。今、欠陥スタートアドレスは１０００
番地であり、修正スタートアドレスは５５００番地であ
るので、上記１０００〜１４ＦＦ番地は５５００〜５Ｆ
ＦＦ番地に夫々変更され、主制御部（１）に返送される
。On the other hand, the address counter (11) is 1000 to 14FF.
When indicating an address, since condition 2 above is satisfied, the memory control circuit (5) calculates the address sent from the main control unit (1) according to formula (1) and outputs the result as a new address. do. Now the defective start address is 1000
Since the correction start address is address 5500, the above addresses 1000 to 14FF are 5500 to 5F.
The data is changed to the respective FF addresses and sent back to the main control unit (1).
この結果、主制御部（１）は上記新アドレスに基づいて
ＰＲＯ〜１（４）より制御プログラムを読出し、実行す
ることとなる。As a result, the main control unit (1) reads the control program from PRO-1 (4) based on the new address and executes it.
この様に、本実施例では、マスクＲＯＭ（３）中の制御
プログラムに欠陥がある場合、斯る欠陥部分に対する修
正プログラムをＰＲＯＭ（４）中に格納することにより
、主制御部（１）が上記マスクＲＯＭ（３）の欠陥部分
を読出そうとした際、斯るプログラムに換えてＰＲＯＭ
（４）中の修正プログラムを読出し実行することができ
る。In this way, in this embodiment, if there is a defect in the control program in the mask ROM (3), the main control unit (1) can When trying to read out the defective part of the mask ROM (3), the PROM
(4) The modification program in can be read and executed.
尚、本実施例では欠陥プログラムのアドレスを修正プロ
グラムのアドレスに変更するためにメモＪ制御回路（５
）を用いたが、斯る回路機能を主制御部（１）で行なう
ことも可能である。In this embodiment, the memo J control circuit (5) is used to change the address of the defective program to the address of the corrected program.
), but it is also possible to perform such a circuit function in the main control section (1).
（ト）発明の効果
本発明によれば、−旦作成したマスクＲＯＭ中に欠陥が
あったとしても、再度マスクＲＯＭを作り直す必要がな
いので、従来問題にしていた開発期間、コスト等の問題
は解消できる。(G) Effects of the Invention According to the present invention, even if there is a defect in the previously created mask ROM, there is no need to recreate the mask ROM, so problems such as development period and cost, which were problems in the past, can be solved. It can be resolved.
また、本発明で用いられるＦ ＲＯＭはイニシャルプロ
グラム及び修正アドレスを格納するだけの容量を有せば
良く、従って全制御プログラムをマスクＲＯＭに替えて
ＰＲＯＭに格納する場合に較べてコスト的に有利である
ことは明らかである。Further, the F ROM used in the present invention only needs to have a capacity to store the initial program and modified addresses, and is therefore more cost-effective than storing the entire control program in a PROM instead of a mask ROM. It is clear that there is.
第１図は本発明の実施例を示すブロック図、第２図は本
実施例の要部を示すブロック図である。
（３）・・・マスクＲＯＭ、（４）・・・ＰＲＯＭ、（
５）・・・メモリ制御回路（手段）FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing main parts of this embodiment. (3)...Mask ROM, (4)...PROM, (
5)...Memory control circuit (means)
Claims (1)
行なう電子機器であって、 上記ＲＯＭは、書替不可能なマスクＲＯＭと書替可能な
ＰＲＯＭとからなると共に、上記マスクＲＯＭの所定領
域を示すアドレスが入力されると斯るアドレスを上記Ｐ
ＲＯＭ中の予め定められた領域を示すアドレスに変換す
るメモリ制御手段を備えたことを特徴とする電子機器。(1) An electronic device that performs control based on a program stored in a ROM, the ROM consisting of a non-rewritable mask ROM and a rewritable PROM, and a predetermined area of the mask ROM. When the address shown is input, the address is
An electronic device characterized by comprising memory control means for converting an address into an address indicating a predetermined area in a ROM.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208158A JPH0371232A (en) | 1989-08-10 | 1989-08-10 | Electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208158A JPH0371232A (en) | 1989-08-10 | 1989-08-10 | Electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371232A true JPH0371232A (en) | 1991-03-27 |
Family
ID=16551615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208158A Pending JPH0371232A (en) | 1989-08-10 | 1989-08-10 | Electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371232A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324306A (en) * | 1992-05-14 | 1993-12-07 | Star Micronics Co Ltd | Electronic equipment |
| JPH0728635A (en) * | 1993-07-09 | 1995-01-31 | Nec Corp | Cpu address control circuit |
| JP2005056546A (en) * | 2003-08-06 | 2005-03-03 | Samsung Electronics Co Ltd | Combination system capable of compensating for driving information of one chip and method thereof |
| JP2009205445A (en) * | 2008-02-28 | 2009-09-10 | Sony Corp | Address conversion circuit |
| JP2012118627A (en) * | 2010-11-29 | 2012-06-21 | Mitsumi Electric Co Ltd | Microprocessor |
| US10458646B2 (en) | 2014-09-25 | 2019-10-29 | Selas Heat Technology Company Llc | Low NOx, high efficiency, high temperature, staged recirculating burner and radiant tube combustion system |
-
1989
- 1989-08-10 JP JP1208158A patent/JPH0371232A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324306A (en) * | 1992-05-14 | 1993-12-07 | Star Micronics Co Ltd | Electronic equipment |
| JPH0728635A (en) * | 1993-07-09 | 1995-01-31 | Nec Corp | Cpu address control circuit |
| JP2005056546A (en) * | 2003-08-06 | 2005-03-03 | Samsung Electronics Co Ltd | Combination system capable of compensating for driving information of one chip and method thereof |
| US7450829B2 (en) | 2003-08-06 | 2008-11-11 | Samsung Electronics Co., Ltd. | Combination system capable of compensating for driving information of one chip and method thereof |
| JP2009205445A (en) * | 2008-02-28 | 2009-09-10 | Sony Corp | Address conversion circuit |
| JP2012118627A (en) * | 2010-11-29 | 2012-06-21 | Mitsumi Electric Co Ltd | Microprocessor |
| US10458646B2 (en) | 2014-09-25 | 2019-10-29 | Selas Heat Technology Company Llc | Low NOx, high efficiency, high temperature, staged recirculating burner and radiant tube combustion system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542453A (en) | Program patching in microcomputer | |
| EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| JPH06318261A (en) | Electronic device | |
| KR930016880A (en) | Electronic device and its fixing information | |
| JPH04346127A (en) | Electronic device | |
| US5701506A (en) | Microcomputer having ROM program which can be altered | |
| US4807185A (en) | Stack pointer control circuit | |
| JPH0371232A (en) | Electronic equipment | |
| JPH03186927A (en) | Program alteration device for microcomputer | |
| US6094718A (en) | Programmable controller with a BPU that executes first-class instructions, a CPU that executes second-class instructions, and a skip instruction processing section that skips the current instruction without transferring control right to CPU | |
| KR100280590B1 (en) | Electronic device | |
| JPS5985545A (en) | Correcting and processing system for contents of system rom | |
| JP3358214B2 (en) | Electronic equipment | |
| JPH0226252B2 (en) | ||
| JPH05189268A (en) | Electronic device | |
| JPS6344241A (en) | Interruption processor | |
| JP2581234B2 (en) | Arithmetic unit | |
| JP3171615B2 (en) | Data transfer retry control method | |
| JP2928216B1 (en) | Semiconductor integrated circuit | |
| JP2919841B2 (en) | Testing method for data processing equipment | |
| JPH0313617B2 (en) | ||
| JPS6220960Y2 (en) | ||
| JP2573391B2 (en) | Programmable controller | |
| JPH0594333A (en) | Lsi with built-in micro-program | |
| JPH11212945A (en) | Microcomputer and it memory |