JPH036762A - Direct access method for image memory - Google Patents
Direct access method for image memoryInfo
- Publication number
- JPH036762A JPH036762A JP14238889A JP14238889A JPH036762A JP H036762 A JPH036762 A JP H036762A JP 14238889 A JP14238889 A JP 14238889A JP 14238889 A JP14238889 A JP 14238889A JP H036762 A JPH036762 A JP H036762A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- cpu
- memory
- bus
- direct access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 241000218204 Nigella Species 0.000 description 1
- 235000007413 Nigella arvensis Nutrition 0.000 description 1
- 235000016698 Nigella sativa Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
Description
〔産業上の利用分野］
本発明は、ローカルＣＰＵを持つイメージ処理コントロ
ーラにおけるイメージメモリのダイレクトアクセス方法
に関し、特にシステム全体の処理速度向上が可能なホス
トＣＰＵによるイメージメモリのダイレクトアクセス方
法に関する。
〔従来の技術〕
従来のイメージ処理システムでは、第２図に示すように
、ホストＣＰＵ２１とのデータ通信用に、ホストＣＰＵ
２１とイメージメモリ２４の間に、デュアルポートメモ
リあるいはレジスタ等から構成されたバッファ２３を持
っていた。これにより、ホストＣＰＵ２１またはローカ
ルＣＰＵ２５は、そのバッファ２３にデータをセットし
てから、相手側がそのデータをリードするのを待って、
再びデータセットを行っていた。
このような方法では、イメージデータのように。
大容量のデータを扱う場合、イメージメモリとバッファ
、およびホストＣＰＵとバッファの間のデータ転送時の
オーバヘッドが大きくなり、トータルのデータ処理時間
が長くなる。
なお、この種の装置として関連するものには、例えば”
特開昭５８−２００６１号″が挙げられる。[Industrial Application Field] The present invention relates to a method for direct access to an image memory in an image processing controller having a local CPU, and more particularly to a method for direct access to an image memory by a host CPU that can improve the processing speed of the entire system. [Prior Art] In a conventional image processing system, as shown in FIG.
21 and the image memory 24, there was a buffer 23 composed of a dual port memory or a register. As a result, the host CPU 21 or local CPU 25 sets data in its buffer 23, waits for the other side to read the data, and
I was doing the data set again. In such a way, like image data. When handling a large amount of data, the overhead during data transfer between the image memory and the buffer, and between the host CPU and the buffer increases, and the total data processing time increases. In addition, related devices of this type include, for example, “
JP-A No. 58-20061''.
【発明が解決しようとする課題１
従来、ローカルＣＰＵがイメージメモリの内容をリード
して、デュアルポートメモリ（あるいはレジスタ）にラ
イトし、そのデータをホストＣＰＵがリードするか、あ
るいはその逆の経路で、イメージデータの送受信を行っ
ていたため、オーバヘッドを軽減することが難しかった
。
本発明の目的は、このような問題点を改善し、システム
全体の処理速度を向上することが可能なイメージメモリ
のダイレクトアクセス方法を提供することにある。
１課題を解決するための手段〕
上記目的を達成するため１本発明のイメージメモリのダ
イレクトアクセス方法は、グラフィックコントローラ、
イメージメモリ、ローカルＣＰＵ、システムメモリ、フ
ァームウェアＲＯＭから構成され、ホストＣＰＵに接続
されたイメージ処理コントローラにおいて、ホストＣＰ
Ｕからイメージメモリへのアクセスと、ローカルＣＰ（
Ｊからイメージメモリへのアクセス競合を調停するアー
ビタを備え、そのアービタの調停によって、ホストＣＰ
Ｕからイメージメモリにダイレクトアクセスすることに
特徴がある。
［作用１
本発明においては、アービタにより、ホストＣＰＵから
イメージメモリへのアクセスと、ローカルＣＰＵからイ
メージメモリへのアクセスを調停することによって、ホ
ストＣＰＵからイメージメモリへのダイレクトアクセス
が可能である。また、グラフィックコントローラを介し
てイメージメモリへのダイレクトアクセスができない場
合には、ローカルバスを付加することにより、イメージ
メモリにダイレクトアクセスする。
これにより、バッファを通さずに大量のイメージデータ
を転送することができるため、オーバヘッドを軽減する
とともに、システム全体の処理速度を向上することがで
きる。
〔実施例）
以下、本発明の一実施例を図面により説明する。
第１図は１本発明の一実施例におけるイメージ処理シス
テムの構成図、第３図は本発明の一実施例におけるアー
ビタのアービトレーション部の構成図である。
第１図において、１はホストＣＰＵ、２はホストバス、
３はイメージ処理コントローラ、４はアーとり、５はデ
ュアルポートメモリあるいはレジスタ等から構成され、
ホストＣＰＵＩとローカルＣＰ［Ｊ６間のコマンド、パ
ラメータ、ステータス等の小容量データを保持するバッ
ファ、６はローカルＣＰＵ、７はメモリ、８はローカル
ＣＰＵバス、９はグラフィックコントローラ、１０はフ
ァームウェア用のＲＯＭ、ＩＩはイメージメモリ、１２
はホストＣＰＵＩのバス専有リクエスト信号およびバス
使用許可信号の信号線、１３はローカルＣＰＵ６のバス
許可信号およびバスリクエスト信号の信号線、１４はグ
ラフィックコントローラ９のバス専有リクエスト信号お
よびバス使用許可信号の信号線、［５はグラフィックコ
ントローラ９を用いてイメージメモリＩｔをダイレクト
アクセスすることができない場合に付加するローカルバ
スである。
また、アービタ４の構成は第３図に示される。
本実施例では、アービタ４は、Ｌ３３７３等のＩＣ回路
３１．インバータ３２、アンド回路３３゜３４から構成
される。これにより、ホストＣＰＵ１からイメージメモ
リ１１へのアクセスと、ローカルＣＰＵ６からイメージ
メモリ＋１へのアクセスを調停する。
このような構成により、ホストＣＰＵＩからイメージメ
モリ１１を直接アクセスする場合、ホストＣＰＵＩがバ
ス専有リクエスト信号をアービタ４に出し、アービタ４
はローカルＣＰＵ６等のローカルＣＰＵバス８の使用権
を排除し、バス使用許可信号によってホストＣＰＵＩに
アクセス権を許可する。その後、ホストＣＰＵ］は、グ
ラフィックコントローラ９を介してイメージメモリ１】
を直接ライト／リードする。
また、ホストＣＰＵＩあるいはグラフィックコントロー
ラ９がバスを使用していない場合には、ホストＣＰＵＩ
あるいはグラフィックコントロ−ラ９のバス専有リクエ
スト信号がディゼープルになる事により、ローカルＣＰ
Ｕ６にローカルＣＰＵバス８の使用権が戻り、ローカル
ＣＰＵ６はファームウェアＲＯＭｌ０の制御下で動作す
る。この場合、グラフィックコントローラ９にコマンド
を与え、イメージメモリ１１内のデータの加工処理等を
行う、このように、ローカルＣＰＵ６にローカルＣＰＵ
バス８の使用権が戻った時、ローカルＣＰＵ６はイメー
ジメモリ＋１にグラフィックコントローラ９を通してダ
イレクトアクセスすることができる。
なお、グラフィックコントローラ９を介してダイレクト
アクセスする機能を有しない場合には、ローカルバス１
５を付加して、イメージメモリ１１をアクセスする。
次に、本実施例におけるアービトレーションについて述
べる。
第４図は、本発明の一実施例におけるローカルＣＰＵお
よびアービタの入出力信号の関係を示す説明図、第５図
は本発明の一実施例におけるアービトレーション処理を
示すフローチャートである。
本実施例では、アービタ４はホストＣＰＵ１、ローカル
ＣＰＵ６、グラフィックコントローラ９の３者を調停す
る。
第４図および第５図のように、他のバスマスタ（ホスト
ｃｐｕｉ、グラフィックコントローラ９）が信号線１２
．１４でバス専有リクエスト信号をアービタ４に出力す
る（５０１）。
アービタ４は、ローカルＣＰＵ６以外のバスマスタがバ
ス使用中でなければ（５０２）、ローカルＣＰＵ６へ信
号線１３でバスリクエスト信号を出力する（５０３）。
ローカルＣＰＵ６は、実行中のサイクルを終了しく５０
４）、バス許可信号をアービタ４に出力する（５０５）
。
アービタ４は、第３図に示した回路でバス許可信号ＯＮ
時の２者（ホストバス２、グラフィックコントローラ９
）のアービトレーションを行い、バス専有リクエスト信
号の選択をして（５０６）、どちらかのバスマスタにバ
ス使用許可を通知する（５０７）。
〔発明の効果）
本実施例によれば、ホストＣＰＵよりイメージメモリに
直接アクセスできるため、バッファを通さずに大量のデ
ータを転送することができ、オーバヘッドを軽減するこ
とができる。
また、一般にイメージデータは大容量であるため、その
処理性能を向上することにより、システム全体の処理速
度を向上することができる。[Problem to be solved by the invention 1] Conventionally, the local CPU reads the contents of the image memory and writes it to the dual port memory (or register), and the host CPU reads the data, or vice versa. , it was difficult to reduce overhead because image data was sent and received. SUMMARY OF THE INVENTION An object of the present invention is to provide an image memory direct access method that can improve the above-mentioned problems and improve the processing speed of the entire system. 1 Means for Solving the Problems] In order to achieve the above object, 1 the image memory direct access method of the present invention provides a graphic controller,
In the image processing controller connected to the host CPU, which consists of an image memory, local CPU, system memory, and firmware ROM, the host CPU
Access from U to image memory and local CP (
It is equipped with an arbiter that arbitrates access conflicts from J to image memory.
The feature is that the image memory is directly accessed from U. [Operation 1] In the present invention, direct access from the host CPU to the image memory is possible by using the arbiter to arbitrate between access from the host CPU to the image memory and access from the local CPU to the image memory. Furthermore, if direct access to the image memory is not possible via the graphics controller, direct access to the image memory is achieved by adding a local bus. This allows a large amount of image data to be transferred without passing through a buffer, reducing overhead and improving the processing speed of the entire system. [Example] Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an image processing system in one embodiment of the present invention, and FIG. 3 is a block diagram of an arbitration section of an arbiter in one embodiment of the present invention. In FIG. 1, 1 is the host CPU, 2 is the host bus,
3 is an image processing controller, 4 is an armature, 5 is a dual port memory or register, etc.
A buffer that holds small amounts of data such as commands, parameters, and status between the host CPU I and the local CPU [J6, 6 is the local CPU, 7 is the memory, 8 is the local CPU bus, 9 is the graphic controller, and 10 is the ROM for firmware. , II is the image memory, 12
13 is a signal line for the bus exclusive request signal and bus permission signal of the host CPU 6; 13 is a signal line for the bus permission signal and bus request signal of the local CPU 6; 14 is a signal line for the bus exclusive request signal and bus permission signal of the graphic controller 9. The line [5 is a local bus that is added when it is not possible to directly access the image memory It using the graphic controller 9. Further, the configuration of the arbiter 4 is shown in FIG. In this embodiment, the arbiter 4 includes an IC circuit 31.L3373 or the like. It is composed of an inverter 32 and AND circuits 33 and 34. This arbitrates the access from the host CPU 1 to the image memory 11 and the access from the local CPU 6 to the image memory +1. With this configuration, when the host CPUI directly accesses the image memory 11, the host CPUI issues a bus exclusive request signal to the arbiter 4, and the arbiter 4
excludes the right to use the local CPU bus 8 from the local CPU 6, etc., and grants the host CPU the access right by means of a bus use permission signal. Thereafter, the host CPU] uses the image memory 1] via the graphics controller 9.
Directly write/read. In addition, if the host CPUI or graphics controller 9 is not using the bus, the host CPUI
Alternatively, by disabling the bus exclusive request signal of the graphic controller 9, the local CP
The right to use the local CPU bus 8 is returned to U6, and the local CPU 6 operates under the control of the firmware ROM10. In this case, a command is given to the graphic controller 9 to process the data in the image memory 11.
When the right to use bus 8 is restored, local CPU 6 can directly access image memory +1 through graphics controller 9. Note that if the graphics controller 9 does not have a function for direct access, the local bus 1
5 is added and the image memory 11 is accessed. Next, arbitration in this embodiment will be described. FIG. 4 is an explanatory diagram showing the relationship between the input and output signals of the local CPU and the arbiter in one embodiment of the present invention, and FIG. 5 is a flowchart showing arbitration processing in one embodiment of the present invention. In this embodiment, the arbiter 4 arbitrates between the host CPU 1, the local CPU 6, and the graphics controller 9. As shown in FIGS. 4 and 5, other bus masters (host CPU, graphic controller 9)
．． 14, a bus exclusive request signal is output to the arbiter 4 (501). If no bus master other than the local CPU 6 is using the bus (502), the arbiter 4 outputs a bus request signal to the local CPU 6 via the signal line 13 (503). The local CPU 6 terminates the cycle being executed.
4) Output a bus permission signal to arbiter 4 (505)
. The arbiter 4 uses the circuit shown in FIG. 3 to turn on the bus permission signal.
Two parties in time (host bus 2, graphic controller 9
), selects a bus exclusive request signal (506), and notifies one of the bus masters of permission to use the bus (507). [Effects of the Invention] According to this embodiment, since the host CPU can directly access the image memory, a large amount of data can be transferred without passing through a buffer, and overhead can be reduced. Furthermore, since image data generally has a large capacity, by improving its processing performance, the processing speed of the entire system can be improved.
【図面の簡単な説明】
第１図は本発明の一実施例におけるイメージ処理システ
ムの構成図、第２図は従来のイメージメモリアクセス方
法を示す説明図、第３図は本発明の一実施例におけるア
ービタのアービトレーション部の構成図、第４図は本発
明の一実施例におけるローカルＣＰＵおよびアービタの
入出力信号の関係を示す説明図、第５図は本発明の一実
施例におけるアービトレーション処理を示すフローチャ
ートである。
１．２１＋ホストＣＰＵ、２・ホストバス、３゜２２：
イメージ処理コントローラ、４：アービタ。
５．２３＋バツフア、６，２５：ローカルＣＰＵ。
７：メモリ、８：ローカルＣＰＵ６以外、９ニゲラフイ
ツクコントローラ、１０ ： ＲＯＭ、ｌ １，２４・
イメージメモリ、１２〜１４コ信号線、１５０−カルバ
ス。[Brief Description of the Drawings] Fig. 1 is a configuration diagram of an image processing system according to an embodiment of the present invention, Fig. 2 is an explanatory diagram showing a conventional image memory access method, and Fig. 3 is an embodiment of the present invention. FIG. 4 is an explanatory diagram showing the relationship between input and output signals of the local CPU and the arbiter in an embodiment of the present invention, and FIG. 5 shows arbitration processing in an embodiment of the present invention. It is a flowchart. 1.21+host CPU, 2・host bus, 3°22:
Image processing controller, 4: arbiter. 5.23 + buffer, 6,25: Local CPU. 7: Memory, 8: Local CPU other than 6, 9 Nigella Flick Controller, 10: ROM, l 1, 24.
Image memory, 12-14 signal lines, 150-Calbus.
Claims (1)
ーカルＣＰＵ、システムメモリ、ファームウェアＲＯＭ
から構成され、ホストＣＰＵに接続されたイメージ処理
コントローラにおいて、ホストＣＰＵからイメージメモ
リへのアクセスと、ローカルＣＰＵからイメージメモリ
へのアクセス競合を調停するアービタを備え、該アービ
タの調停によって、ホストＣＰＵからイメージメモリに
ダイレクトアクセスすることを特徴とするイメージメモ
リのダイレクトアクセス方法。(1) Graphic controller, image memory, local CPU, system memory, firmware ROM
An image processing controller connected to the host CPU includes an arbiter that arbitrates conflicts between accesses from the host CPU to the image memory and accesses from the local CPU to the image memory. An image memory direct access method characterized by directly accessing the image memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142388A JP3019323B2 (en) | 1989-06-05 | 1989-06-05 | Direct access to image memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142388A JP3019323B2 (en) | 1989-06-05 | 1989-06-05 | Direct access to image memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036762A true JPH036762A (en) | 1991-01-14 |
| JP3019323B2 JP3019323B2 (en) | 2000-03-13 |
Family
ID=15314205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142388A Expired - Fee Related JP3019323B2 (en) | 1989-06-05 | 1989-06-05 | Direct access to image memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019323B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6083106B2 (en) * | 2011-11-18 | 2017-02-22 | 大日本印刷株式会社 | Substrate holding frame transport method |
-
1989
- 1989-06-05 JP JP1142388A patent/JP3019323B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019323B2 (en) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US5426737A (en) | Direct memory access for data transfer within an I/O device | |
| JPH0619760B2 (en) | Information processing equipment | |
| JP2591502B2 (en) | Information processing system and its bus arbitration system | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| JPH036762A (en) | Direct access method for image memory | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| JPS63175964A (en) | Shared memory | |
| JP2574821B2 (en) | Direct memory access controller | |
| JPH11110342A (en) | Method and device for connecting bus | |
| JPH0351943A (en) | Sharing system for high/low speed bus lines | |
| JP3028998B2 (en) | DMA transfer circuit | |
| JPS6381557A (en) | Dual port memory | |
| JPH02211571A (en) | Information processor | |
| JPH04120648A (en) | Common bus connecting device | |
| JPH01205259A (en) | Block transfer circuit | |
| JPS61286956A (en) | Data processor | |
| JPH034349A (en) | Dma transfer system | |
| JPS642985B2 (en) | ||
| JPH0293971A (en) | Memory access circuit | |
| JPH08115293A (en) | Information processor | |
| JPS635460A (en) | Parallel computer | |
| JPH03189755A (en) | Inter-memory transfer device | |
| JPH0786852B2 (en) | Data transfer method of I / O processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |