JPH0366122A - イオン打込み方法および装置ならびにそれを用いて製造される半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、イオン打込み技術およびそれを用いて製造さ
れる半導体集積回路装置に関する。

〔従来の技術〕

たとえば、半導体集積回路装置の製造プロセスにおいて
は、半導体基板における目的のトランジスタ構造の形成
などのための不純物の導入の一手段として、イオン打込
み技術が広く用いられている。

すなわち、イオン源から発生されるイオンビームを質量
分析マグネットなどを通過させることによって目的のイ
オン種のみを選択し、さらに加速管などを通過させるこ
とによって目的のエネルギにした後に、ホルダに保持さ
れている半導体基板に入射させることで、所望の不純物
を半導体基板の所望の深さに打ち込むものである。

ところで、このようなイオン打込みに際しては、イオン
ビームの加速エネルギの大半が熱となるため、そのまま
では半導体基板が過熱して熱的な損傷を受けることが懸
念される。

このため、従来のイオン打込み装置では、たと３− − えば、株式会社工業調査会、昭和６０年１１月２０日発
行、「電子材料Ｊ１９８５年１１月号別冊Ｐ８４〜Ｐ８
８などの文献に記載されているように、半導体基板を保
持するホルダに冷却水や低温の窒素ガスなどを用いた冷
却機構を設け、イオン打込み中に発生する熱による半導
体基板の過熱を防止している。

〔発明が解決しようとする課題〕

ところが、上記の従来技術においては、イオン打込みよ
って半導体基板中に発生する結晶欠陥の発生・回復過程
などがイオン打込み中の温度に強く依存するという点に
ついて配慮がなされておらず、単に半導体基板を冷却す
るだけでは、前記結晶欠陥の発生および回復過程を的確
に制御できないという問題がある。

すなわち、イオン打込み技術においては、イオン打込み
工程と、その後の熱処理（アニール）による結晶欠陥の
回復さらには導入不純物の活性化によるキャリア発生の
促進とが不可分の関係にあるが、後述のように、イオン
打込み中において単に半導体基板を冷却するのでは、発
生する欠陥の状態によってはかえって結晶欠陥の蓄積や
導入不純物の活性化のための最低アニール温度の上昇を
招くという問題がある。

このことは、半導体集積回路装置に対する一層の微細化
および高密度化の要請に呼応して個々のトランジスタ素
子構造がますます微細化し、熱的な損傷により敏感にな
りつつあることを考慮すれば重要な問題となる。

そこで、本発明の１つの目的は、発生する結晶欠陥の状
態に応じてイオン打込み中の被処理物の温度を的確に制
御することにより、結晶欠陥の回復などを目的とする後
のアニール温度をより低い値に抑制することが可能なイ
オン打込み方法を提供することにある。

また、本発明の他の目的は、発生する結晶欠陥の状態に
応じてイオン打込み中の被処理物の温度を的確に制御す
ることにより、結晶欠陥の回復などを目的とする後のア
ニール温度をより低い値に抑制することが可能なイオン
打込み装置を提供することにある。

本発明のさらに他の目的は、イオン打込みによるトラン
ジスタ構造の各部の形成工程毎にイオン打込み中の温度
を的確に制御することで、イオン打込み後のアニール温
度を引き下げるとともに加熱時間を短縮して、トランジ
スタ構造の熱的な損傷を防止することが可能な半導体集
積回路装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、本発明になるイオン打込み方法は、イオン打
込み中に被処理物に発生する結晶欠陥の状態に応じてイ
オン打込み中の被処理物を意図的に加熱または冷却する
ようにしたものである。

また、本発明になるイオン打込み装置は、所望のイオン
種からなる所望のエネルギのイオンビームを形成する手
段と、保持される被処理物をイオンビームの経路に位置
させろホルダとからなるイオン打込み装置であって、ホ
ルダには、被処理物を加熱する加熱手段と、被処理物を
冷却する冷却手段とを併設したものである。

また、本発明になる半導体集積回路装置は、イオン打込
みを用いて半導体基板に所望のイオン種を所望の深さに
導入することによって所望の集積回路構造を形成してな
る半導体集積回路装置であって、イオン打込み中に発生
する結晶欠陥の状態に応じて、イオン打込み中の半導体
基板を意図的に加熱または冷却するようにしたものであ
る。

〔作用〕

一般にイオン打込みに際して半導体基板に発生する欠陥
がアモルファス化する場合には、イオン打込み後に６０
０℃程度のアニールによって結晶欠陥の回復や導入イオ
ン種の活性化を行うことができる。この時、アモルファ
ス層と半導体基板側のシリコンとの境界領域においては
、イオン打込み中の半導体基板を充分に冷却して低い温
度に保持しないと、イオン打込みによって発生した原子
空孔や格子間原子などの結晶欠陥が半導体基板の奥側に
熱拡散していくため、当該アモルファス層と半導体基板
側との境界領域に、第４図に示されるような結晶欠陥の
集合体が形成され、後のアニールにおいてこの集合体を
消滅させるためには９５０℃以上の高温度に加熱する必
要を生じる。従って、イオン打込み中に発生する結晶欠
陥がアモルファス状態を呈する場合にはイオン打込み中
の半導体基板を可能な限り冷却することがアニール温度
を抑制して熱的な損傷を防止する上で有効となる。

一方、イオン打込み中に半導体基板に発生する結晶欠陥
がアモルファス化しない場合には、イオン打込み中の半
導体基板を積極的に加熱し、イオン打込み中における結
晶欠陥の発生速度よりも回復速度が優るようにして発生
した結晶欠陥の蓄積を防止するとともに、発生した結晶
欠陥を半導体基板の表面から逃がすことが、後のアニー
ルにおいて加熱温度をより低くする上で有効となる。た
とえば、第５図は、イオン打込み中に発生する結晶欠陥
のイオン打込み温度に対する依存性を示したものである
が、イオン打込み温度を高くすることによって、シリコ
ンからなる半導体基板の表面近傍に無欠陥領域を形成す
ることが可能であることが示されている。

すなわち、上記した本発明のイオン打込み方法によれば
、イオン打込み中に発生する結晶欠陥がアモルファス層
を形成する場合には、イオン打込み中の半導体基板を冷
却して結晶欠陥が半導体基板の内部側に拡散することを
防止し、回復に高温度のアニールを必要とする結晶欠陥
の集合体がアモルファス層の境界領域に発生することを
回避するとともに、アモルファス層を形成しない場合に
は、イオン打込み中の半導体基板を積極的に加熱し、結
晶欠陥の発生よりも回復速度が優るようにしてイオン打
込み後に残る結晶欠陥の密度を小さくすることで、イオ
ン打込み後の結晶欠陥の回復などのためのアニールを半
導体基板に対する熱的な損傷のより少ない低い温度で短
時間に済ますことができる。

また、本発明になるイオン打込み装置によれば、イオン
打込み中に発生する結晶欠陥がアモルファス層を形成す
る場合には、冷却手段を作動させることでイオン打込み
中の半導体基板を冷却してイオン打込みで導入された結
晶欠陥が半導体基板の内部側に拡散することを防止し、
回復に高温度のアニールを必要とする結晶欠陥の集合体
がアモルファス層の境界領域に発生することを回避する
とともに、アモルファス層を形成しない場合には、加熱
手段を作動させてイオン打込み中の半導体基板を積極的
に加熱し、結晶欠陥の発生よりも回復速度が優るように
してイオン打込み後に残る結晶欠陥の密度を小さくする
ことで、イオン打込み後の結晶欠陥の回復などのための
アニールを半導体基板に対する熱的な損傷のより少ない
低い温度で短時間に済ますことができる。

また、本発明になる半導体集積回路装置によれば、たと
えば、高濃度の不純物の浅い領域へのイオン打込みによ
る真性エミッタ拡散層の形成時のように、発生する結晶
欠陥がアモルファス層を呈する場合には半導体基板を冷
却し、低濃度の不純物の深い領域へのイオン打込みによ
るベース拡散層または当該ベース拡散層の直下のペデス
タルコレクタの形成時には、前記半導体基板を加熱する
ことで、イオン打込み後における結晶欠陥の回復などの
ためのアニール温度を引き下げることができ、トランジ
スタ構造などの熱的な損傷を防止することができる。

〔実施例〕

第１図および第２図は、本発明の一実施例であるイオン
打込み装置の要部の構成の一例を示す略断面図であり、
第３図（Ａ）〜（Ｌ）は、当該イオン打込み装置を用い
て行われる半導体集積回路装置の製造プロセスの一例を
工程順に示す説明図である。

まず、第１図などを参照しながら本実施例のイオン打込
み装置の構成の一例を説明する。

図示しないイオンビーム形成手段から所望の加１１− ２− 速エネルギで取り出された所望のイオン種からなるイオ
ンビーム１の経路には、ホルダ２が配置されている。

このホルダ２においてイオンビーム１が到来する側の側
面には、半導体基板Ｗの周辺部に当接する枠材３ａと、
ホルダ２を厚さ方向に貫通して設けられ、一端が枠材３
ａに係止された複数のロッド３ｂと、当該ロッド３ｂの
他端部側に係止され、ロッド３ｂの各々をホルダ２の厚
さ方向に変位自在に付勢するバネ３ｃとからなるクラン
プ機構３が設けられており、半導体基板Ｗがホルダ２の
平面に着脱自在に固定される構造となっている。

ホルダ２において、半導体基板Ｗの背面に対応する領域
には、熱の良導体からなる温度制御ブロック４が設けら
れている。

温度制御ブロック４の内部には、たとえば冷却水や液体
窒素などの冷媒５ａが流通する複数の冷媒通路５ｂから
なる冷却機構５が設けられており、半導体基板Ｗに対す
る高エネルギのイオンビーム１の入射によって当該半導
体基板Ｗに発生する熱を温度制御ブロック４を介して冷
媒５ａによって奪うことにより、半導体基板Ｗの過熱を
防止する構造となっている。

この場合、温度制御ブロック４の内部には、前記冷却機
構５の間に配置され、通電によって所望の温度に発熱す
る電熱体６ａなどからなる加熱機構６が設けられており
、イオン打込み中における半導体基板Ｗの温度が、冷却
機構５を作動させない放置状態の到達温度よりも高い所
望の値になるように加熱する操作が可能になっている。

これにより、後述のように、イオンビームｌの入射によ
って半導体基板Ｗに発生する結晶欠陥がアモルファス化
する場合には、冷却機構５のみを作動させることでイオ
ン打込み中のウェーハ温度を２０℃以下とし、アモルフ
ァス層と半導体基板Ｗとの境界領域に、後の結晶欠陥の
回復のためのアニールに必要以上に高温度の加熱を必要
とするような結晶欠陥の集積が発生することを防止する
とともに、イオンビーム１の入射によって半導体基板Ｗ
に発生する結晶欠陥がアモルファス化しない場合には、
加熱機構６を作動させて半導体基板Ｗを放置温度以上の
所望の温度に積極的に加熱することで、イオンビーム１
の入射による結晶欠陥の発生速度よりも加熱による結晶
欠陥の回復速度が優るようにして、イオン打込み後に残
留する結晶欠陥の量を減少させ、イオン打込み後のアニ
ールにおける結晶欠陥の回復のための加熱温度を低くす
ることができる。

なお、ホルダ２に半導体基板Ｗを着脱自在に固定する構
造としては、上述のようにクランプ機構３を用いること
に限らず、たとえば第２図に示されるように、ホルダ２
Ａの回転による遠心力を利用してもよい。

すなわち、回転するホルダ２Ａの周辺部に形成された半
導体基板Ｗが保持される凹部の領域をイオンビーム１の
到来方向に所望角度だけ傾斜させ、当該ホルダ２Ａの回
転時に発生する遠心力の傾斜面に垂直な方向の分力によ
って、半導体基板Ｗが、凹部の底面に設けられた温度制
御ブロック４に密着するように押圧するものである。

以下、第３図（Ａ）〜（Ｌ）を参照しながら、上述のよ
うなイオン打込み装置を用いたバイポーラトランジスタ
からなる半導体集積回路装置の製造プロセスの一例を工
程順に説明する。

まず、半導体基板Ｗに表面酸化を施して酸化膜１１を形
成し、周知のフォトリソグラフィ技術によって、当該酸
化膜１１のバイポーラトランジスタの形成領域を除去し
て窓部１１ａを形成し、Ｎ型の不純物としてアンチモン
ｓｂなどをイオン打込みによって導入しＮ゛層を作る（
第３図（Ａ））。

その後、半導体基板Ｗを所定の温度に加熱することによ
り、酸化膜１１の窓部１１ａを酸化して塞ぐとともに、
当該酸化膜１工の全体を成長させ、同時に先に形成され
ているＮ′″層の拡散によってＮ＋からなる埋め込み層
１２（ＢＬ）を形成する（第３図（Ｂ））。

次に、埋め込み層１２を取り囲む領域の酸化膜をフォト
リソグラフィによって所定の厚さに除去した後、たとえ
ばホウ素ＢなどからなるＰ型の不５ ６ 鈍物をイオン打込みによる導入およびアニールによって
、チャネルストッパ１３（Ｐ−１ｓ○）を形成する（第
３図（Ｃ））。

その後、酸化膜１１を剥離した後、Ｎ型のシリコンをエ
ピタキシャル成長させて得られるエピタキシャル層１４
　（Ｎ−ＥＰ）を形成する（第３図（Ｄ））。

次に、二次酸化によってエピタキシャル層１４の全域に
薄い酸化膜を形成した後、フォトリソグラフィ技術によ
ってチャネルストッパ１３の上部に選択的に厚いアイソ
レーション酸化膜１５を形成する（第３図（Ｅ））。

さらに、ドライエ７チングおよび酸化によってエミッタ
／コレクタ境界領域に所定の深さおよび厚さの分離酸化
膜１６を形成するとともに、素子分離用の深いトレンチ
構造１７を形成して内面を酸化膜で覆い、さらにトレン
チ構造■７の内部にポリシリコン１８を埋め込む（第３
図（Ｆ））。

次に、フォトリングラフィによってコレクタ形成領域の
酸化膜を除去した後、イオン打込みにょってエピタキシ
ャル層１４の一部にＮ型の不純物の導入を行い、さらに
アニールを施すことによって、埋め込み層１２に達する
コレクタ拡散層１９（ＣＮ）を形成する（第３図（Ｇ）
）。

さらに、フォトリソグラフィによってＮＰＮ　）ラン・
ジスタのベース領域・抵抗領域の上部の酸化膜を除去し
た後、イオン打込みによってホウ素Ｂを導入し、さらに
アニールを施してベース拡散層２０を形成する（第３図
（Ｈ））。

このとき、導入されるホウ素Ｂの濃度は低いので、イオ
ン打込みによって発生する結晶欠陥はアモルファス層を
形成しない。そこで本実施例では、ホルダ２　　（２Ａ
）に設けられている加熱機構６を作動させて半導体基板
Ｗを放置温度よりも高い温度に意図的に加熱しながらイ
オン打込みを行う。

これにより、イオン打込みに伴う結晶欠陥の発生速度よ
りも加熱による回復速度が優勢となるのでイオン打込み
後に残存する結晶欠陥の量が大幅に少なくなるとともに
、表層領域に発生した結晶欠陥はエピタキシャル層１４
の外部に拡散して消失スルため、後にベース／エミッタ
接合部を形成するベース拡散層２０の表層領域には結晶
欠陥が残留することがなくなり、イオン打込み後の結晶
欠陥の回復や導入不純物であるホウ素Ｂの活性化などを
目的とするアニールでの加熱温度を引き下げることがで
きるとともに加熱時間を短縮することができる。

次に、化学気相成長などによるポリシリコンの堆積およ
びポリシリコン堆積層へのイオン打込みによるホウ素Ｂ
の導入による導電性の付与、さらにはフォトリソグラフ
ィによるパターンニングを行ってベース引き出し電極２
１およびコレクタ弓き出し電極２２を形威し、さらにシ
リコン酸化膜の堆積による絶縁膜２３の堆積およびドラ
イエツチングによるエミッタ領域の窓明けをおこなう（
第３図（■））。

その後、高エネルギのイオン打込みによって、ベース拡
散層２０の直下の深い領域に低濃度のホウ素Ｂを導入し
、アニールを施すことで、ペデスタルコレクタ２４を形
成する（第３図（Ｊ））。

このイオン打込みにおいても、入射エネルギは大きいも
のの導入されるホウ素Ｂの濃度は低いという特徴があり
、イオン打込み中に発生する結晶欠陥はアモルファス状
態にはならない。

そこで、イオン打込み中にホルダ２の加熱機構６を作動
させて半導体基板Ｗを意図的に加熱し、結晶欠陥の回復
速度を大きくする。これにより、イオン打込み後に残存
する結晶欠陥の量が少なくなるとともに、半導体基板Ｗ
の表面側、すなわちベース拡散層２０に発生した結晶欠
陥は、表面に拡散して消失する。

この結果、イオン打込み後に実施するアニールでの加熱
温度を引き下げることができるとともに加熱時間を短縮
することができる。

次に、低エネルギのイオン打込みによって絶縁膜２３の
開口部からベース拡散層２０の表層領域に高濃度のヒ素
Ａｓを自己整合的に導入することで、浅接合のエミッタ
拡散層２５を形成する。

このとき、導入されるヒ素Ａｓが高濃度であるため発生
する結晶欠陥はアモルファス状態となる。

そこで、ホルダ２の冷却機構５を作動させることにより
、イオン打込みに際して半導体基板Ｗを２０℃以下に可
能な限り冷却し、エミッタ拡散層２５とベース拡散層２
０との境界部への結晶欠陥の拡散による集積を回避する
。これにより、低い温度で短時間にイオン打込み後の結
晶欠陥の回復や導入されたヒ素の活性化のためのアニー
ルを行うことができ、熱的な損傷のない健全な浅接合の
エミッタ拡散層２５を形成することができる。

その後、絶縁膜２３の開口部から露出したエミッタ拡散
層２５に接続するようにポリシリコンを堆積させ、イオ
ン打込みによるヒ素Ａｓの導入によって導電性を付与し
た後、フォ）　ＩＪソグラフィによってパターンニング
することでエミッタ引き出し電極２６を形成することで
、バイポーラトランジスタが完成する。

このように、本実施例のイオン打込み技術によれば、イ
オン打込み中に半導体基板Ｗに発生する結晶欠陥の状態
に応じて、半導体基板Ｗに対して、当該イオン打込み後
のアニールにおける加熱温度の低下および加熱時間の短
縮に有効な意図的な加熱操作および冷却操作を行うこと
ができる。

このため、イオン打込み後の結晶欠陥の回復や導入不純
物の活性化などのためのアニールにおける半導体基板Ｗ
ｌすなわち半導体基板Ｗに形成される集積回路構造にお
ける熱的な損傷が軽減され、集積回路構造における性能
の向上および半導体集積回路装置の製造工程における歩
留りの向上を実現することができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、ホルダに設は−られる加熱手段としては、前
記通電によって発熱する電熱線などに脹らず、たとえば
赤外線ランプからの輻射熱を用いる方式であってもよい
。

また、半導体基板に形成される集積回路構造としてはバ
イポーラトランジスタなどに限らず他の回路素子構造な
どであってもよい。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。

すなわち、本発明にｆぶるイオン打込み方法によれば、
イオン打込み中に被処理物に発生する結晶欠陥の状態に
応じて、イオン打込み中の前記被処理物を意図的に加熱
または冷却するので、たとえばイオン打込み中に発生す
る結晶欠陥がアモルファス層を形成する場合には、イオ
ン打込み中の半導体基板を２０℃以下に冷却して、イオ
ン打込みによって生じた結晶欠陥が半導体基板の内部側
に拡散することを防止し、回復に高温度のアニールを必
要とする結晶欠陥の集合体がアモルファス層の境界領域
に発生することを回避するとともに、アモルファス層を
形成しない場合には、イオン打込み中の半導体基板を積
極的に加熱し、結晶欠陥の発生よりも回復速度が優るよ
うにしてイオン打込み後に残る結晶欠陥の密度を小さく
することで、イオン打込み後の結晶欠陥の回復などのた
めのアニールを半導体基板に対する熱的な損傷のより少
ない低い温度で短時間に済ますことができる。

また、本発明になるイオン打込み装置によれば、所望の
イオン種からなる所望のエネルギのイオンビームを形成
する手段と、保持される被処理物を前記イオンビームの
経路に位置させるホルダとからなるイオン打込み装置で
あって、前記ホルダには、前記被処理物を加熱する加熱
手段と、前記被処理物を冷却する冷却手段とを併設して
なる構造であるため、たとえば、イオン打込み中に発生
する結晶欠陥がアモルファス層を形成する場合には、冷
却手段を作動させることでイオン打込み中の半導体基板
を冷却して結晶欠陥が半導体基板の内部側に拡散するこ
とを防止し、回復に高温度のアニールを必要とする結晶
欠陥の集合体がアモルファス層の境界領域に発生するこ
とを回避するとともに、アモルファス層を形成しない場
合には、加熱手段を作動させてイオン打込み中の半導体
基板を積極的に加熱し、結晶欠陥の発生よりも回復速度
が優るようにしてイオン打込み後に残る結晶欠陥の密度
を小さくすることで、イオン打込み後の結晶欠陥の回復
などのためのアニールを半導体基板に対する熱的な損傷
のより少ない低い温度で短時間に済ますことができる。

また、本発明になる半導体集積回路装置によれば、イオ
ン打込みを用いて半導体基板に所望のイオン種を所望の
深さに導入することによって所望の集積回路構造を形成
してなる半導体集積回路装置であって、イオン打込み中
に発生する結晶欠陥の状態に応じて、イオン打込み中の
前記半導体基板を意図的に加熱または冷却して形成され
るので、たとえば、高濃度の不純物の浅い領域へのイオ
ン打込みによる真性エミッタ拡散層の形成時のように発
生する結晶欠陥がアモルファス層を呈する場合には半導
体基板を冷却し、低濃度の不純物の深い領域へのイオン
打込みによるベース拡散層または当該ベース拡散層の直
下のペデスタルコレクタの形成時には、前記半導体基板
を加熱することで、イオン打込み後における結晶欠陥の
回復などのためのアニール温度を引き下げることができ
、トランジスタ構造などの熱的な損傷を防止することが
できる。

【図面の簡単な説明】

第１図は、本発明の一実施例であるイオン打込み装置の
要部の構成の一例を示す略断面図、第２図は、本発明の
一実施例であるイオン打込み装置の要部の構成の変形例
を示す略断面図、第３図（Ａ）〜（Ｌ）は、本発明の一
実施例であるイオン打込み装置を用いて行われる半導体
集積回路装置の製造プロセスの一例を工程順に示す説明
図、 第４図は、Ｓ１インプラされた半導体デバイスの結晶の
構造を示す図、 第５図は、ウェーハ加熱状態でのイオン打込みで形成さ
れた表面無欠陥領域の結晶の構造の一例を示す写真であ
る。 １・・・イオンビーム、２．２Ａ・・・ホルダ、３・・
・クランプ機構、３ａ・・・枠材、３ｂ・・・ロッド、
３Ｃ・・・バネ、４・・・温度制御ブロック、５・・・
冷却機構、５ａ・・・冷媒、５ｂ・・・冷媒通路、６・
・・加熱機構、６ａ・・・電熱体、１１・・・酸化膜、
ｌｌａ・・・窓部、１２・・・埋め込み層、１３・・・
チャネルストッパ、１４・・・エピタキシャル層、１５
・・・アイソレーション酸化膜、１６・・・分離酸化膜
、１７・・・トレンチ構造、１８・・・ポリシリコン、
１９・・・コレクタ拡散層、２０・・・ベース拡散層、
２１・・・ベース引き出し電極、２２・・・コレクタ引
き出し電極、２３・・・絶縁膜、２４・・・ペデスタル
コレクタ、２５・・・エミッタ拡散層、２６・・・エミ
ッタ引き出し電極、Ｗ・・・半導体基板。

Claims (1)

1. 【特許請求の範囲】 １、イオン打込み中に被処理物に発生する結晶欠陥の状
   態に応じて、イオン打込み中の前記被処理物を意図的に
   加熱または冷却することを特徴とするイオン打込み方法
   。 ２、イオン打込み中に発生する前記結晶欠陥がアモルフ
   ァス層を形成する場合には、前記被処理物を意図的に冷
   却する事を特徴とする請求項１記載のイオン打ち込み方
   法。 ３、意図的な冷却温度が２０℃以下である請求項２記載
   のイオン打ち込み方法。 ４、イオン打ち込み中に発生する前記結晶欠陥がアモル
   ファス層を形成しない場合には、前記被処理物を強制加
   熱する事を特徴とする請求項１記載のイオン打ち込み方
   法。 ５、イオン打ち込み中の被処理物中に発生した点欠陥の
   ３個以下の集合体の熱拡散が生じない温度まで被処理物
   を冷却した事を特徴とする請求項２記載のイオン打ち込
   み方法。 ６、ウエーハホルダに接続された放熱機構がプレートフ
   ィン形熱交換器もしくは、ペルチエ冷却器であるイオン
   打込み装置。 ７、ウェーハホルダの単位時間当たりの放熱能力が、イ
   オン打込み中のウェーハの単位時間当たりの発熱量以上
   である冷却機構を有するイオン打込み装置。 ８、所望のイオン種からなる所望のエネルギのイオンビ
   ームを形成する手段と、保持される被処理物を前記イオ
   ンビームの経路に位置させるホルダとからなるイオン打
   込み装置であって、前記ホルダには、前記被処理物を加
   熱する加熱手段と、前記被処理物を冷却する冷却手段と
   を併設してなることを特徴とするイオン打込み装置。 ９、前記イオンビームによるイオン打込み中に前記被処
   理物に発生する結晶欠陥がアモルファス層を形成する場
   合には前記冷却手段を作動させて前記被処理物を冷却し
   、アモルファス層を形成しない場合には前記加熱手段を
   作動させて前記被処理物を加熱するようにしたことを特
   徴とする請求項８記載のイオン打込み装置。 １０、イオン打ち込みを用いて半導体基板に所望のイオ
   ン種を所望の深さに導入することによって所望の集積回
   路構造を形成してなる半導体集積回路装置であって、イ
   オン打ち込み中に発生する結晶欠陥の状態に応じて、イ
   オン打ち込み中の前記半導体基板を意図的に加熱または
   冷却してなる半導体集積回路装置。 １１、前記集積回路構造がバイポーラトランジスタであ
   り、イオン打込みによる真性エミッタ拡散層の形成時に
   は前記半導体基板を冷却し、イオン打込みによるベース
   拡散層または当該ベース拡散層の直下のペデスタルコレ
   クタの形成時には、前記半導体基板を加熱してなる請求
   項１０記載の半導体集積回路装置。