JPH0363077B2 - - Google Patents

Info

Publication number
JPH0363077B2
JPH0363077B2 JP56171124A JP17112481A JPH0363077B2 JP H0363077 B2 JPH0363077 B2 JP H0363077B2 JP 56171124 A JP56171124 A JP 56171124A JP 17112481 A JP17112481 A JP 17112481A JP H0363077 B2 JPH0363077 B2 JP H0363077B2
Authority
JP
Japan
Prior art keywords
signal
data line
data
line
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56171124A
Other languages
Japanese (ja)
Other versions
JPS5872191A (en
Inventor
Shinji Morozumi
Tomio Sonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17112481A priority Critical patent/JPS5872191A/en
Publication of JPS5872191A publication Critical patent/JPS5872191A/en
Publication of JPH0363077B2 publication Critical patent/JPH0363077B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 本発明は高デユーテイ化を可能にする液晶表示
装置の駆動方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a driving method for a liquid crystal display device that enables high duty.

従来液晶表示装置は、卓上型電子計算器や電子
時計に多く用いられてきたが、近年マイクロコン
ピユータの低コスト化、高性能化が進むにつれて
小型薄型で低消費電力の液晶デイスプレイのマイ
クロコンピユータやポータブル端末への応用が考
えられるようになつた。このような用途は、パネ
ル面積も大きく、同時に多くの文字や絵を表示す
る必要がある。例えばワードプロセツサ用として
はアルフアベツト文字でも64文字の20行が同時に
表示することが必要である。この時マルチプレツ
クス駆動が不可欠であるが、この時の駆動デユー
テイは1/160となる。一方液晶そのものは応答ス
ピードが遅く、又それ由駆動できるデユーテイは
現状では通常の電圧平均化法では1/16が限界であ
り、要求よりも一桁悪くなつている。そこで、こ
の駆動デユーテイを改善する手段として液晶を非
線形素子やスイツチング素子を介して駆動し、駆
動マージンを大きくする方法が提案されてきた。
非線形素子とは金属−絶縁物−金属(MIM)素
子や、バリスタ素子、ダイオード素子等が考えら
れ、又スイツチング素子としては化合物半導体や
アモルフアスシリコンによる薄膜トランジスタ等
である。第1図は非線形素子の典型的な電気特性
を示し、使用付近での電流の立ち上がり電圧をシ
キイ値Vthという。第2図はこの非線形素子を用
いたマトリツクスデイスプレイの概要図である。
タイミング線と呼ばれる時分割駆動時の書込み選
択信号T1〜Tmと被選択セルに表示データを書き
込むためのデータ信号D1〜Dnに各々接続された
n×mの表示ドツトよりなる。ここで非線形素子
1と液晶素子2はタイミング線とデータ線の間に
直列に配列され表示セル3を構成する。第3図a
は1セルの構成、bはその等価回路である。ここ
でRLC,RNLはそれぞれの等価抵抗、CLC,CNL
夫々の等価容量であり非線形素子は不変抵抗RNL
として表現してある。第4図は動作原理を説明す
るために従来の電圧平均化法に準じた駆動波形を
印加した各々の波形を示す。選択時間即ち書き込
み時間twの間にデータ線Diから書き込み信号が
ONとOFFに応じて夫々液晶に書き込まれる。
ONの場合はDiとTi間の電位差は大きく、OFFは
場合は小さく印加され、非線形素子の等価抵抗を
介して液晶の等価容量CLCに電圧が印加される。
この選択時にはRNL<RLCとなつている。次に書
き込みが終了すると、Di−Tj間の電位はより小
さくなり、従つて、RNL<RLCとなり、書き込ま
れた電圧はCLCに電荷として保存され、RLC・CLC
の時定数に従つて放電するがこの時定数は通常10
msec以上あり、従つて10msec以内に再び書き込
み動作が行なわれると液晶は非選択期間であつて
も常にある電位が印加されていると同等の動作を
する。この時液晶の電極間に印加されている電圧
VLCの実効値が、ON時VDNRが液晶の点灯電圧以
上、又VOFFRが非点灯電圧以下であればうまく液
晶のON−OFFコントロールが行なえ、目的にあ
つた表示がなされる。一般に行なわれているこの
ような素子を用いないマトリツクス表示では選択
時のみ電圧が印加されていたが、このように非線
形素子を用いることにより非選択時でも、選択時
に印加された電圧を維持できることが、駆動デユ
ーテイを向上できる原理である。これはスイツチ
ング素子も動作原理はほぼ同じである。第5図は
このようなマトリツクス表示に従来の電圧平均化
法による駆動波形を印加した場合の動作の実例を
示すものである。液晶を交流駆動するためフレー
ム周期TFの半分づつ極性が反転する。又、A,
B区間は選択されたセルと非選択セルが点灯と非
点灯の関係が逆の場合、又C,D区間では同じ場
合である。駆動はV−5V方式(選択時ON時
5VL、非選択時VLが印加される方式)で示してあ
る。まずA,B区間ではDi(ON)では自分のみ
点灯、他のセルは非点灯である。選択時の書き込
み電圧VNは点灯信号であるので印加電圧5VLより
Vth下がつた電圧よりやや小さい。即ちVN5VL
−Vthの次に非選択に切り替わると同時にデータ
線の信号は非点灯信号にかわるので、第4図VN
の電位とデータ線の電圧即ち非線形素子に印加さ
れる電圧は(VN+VL)即ち(6VL−Vth)とな
り、これは、非線形素子のVthより大きいので、
非線形素子は低抵抗となり図中Eの如く簡単に非
線形素子側へ放電してしまう。このため自分のみ
点灯、他のセルは非点灯信号の時は図の如く、
ONの実効値VONRはかなり小さくなる。一方自分
のみ非点灯、他のセルは点灯の場合、データ線に
はDi(OFF)が印加されると、書き込み電圧VF
は、VF=3VL−Vthとなる。この後非選択に切り
替わると、非線形素子に印加される電圧はVF
VL即ち(2VL−Vth)となり、これはVthより低
いので、非線形素子は高抵抗となり、液晶側の放
電のみとなり図の如く書き込み電圧は維持され、
従つて実効値は高い。この結果A,B区間では
VONR/VOFFRが1より小さいという逆転現像、即
ち点灯させるべき時につかず、非点灯の時つくと
いう結果になり誠に具合が悪い。
Conventionally, liquid crystal display devices have been widely used in desktop electronic calculators and electronic clocks, but in recent years, as microcomputers have become lower in cost and higher in performance, small, thin, and low power consumption liquid crystal display microcomputers and portable microcomputers have become popular. Applications to terminals have become possible. For such uses, the panel area is large and it is necessary to display many characters and pictures at the same time. For example, for word processors, it is necessary to simultaneously display 20 lines of 64 alphanumeric characters. Multiplex drive is essential at this time, but the drive duty at this time is 1/160. On the other hand, the response speed of the liquid crystal itself is slow, and as a result, the duty that can be driven is currently limited to 1/16 using the normal voltage averaging method, which is an order of magnitude worse than required. Therefore, as a means to improve this drive duty, a method has been proposed in which the liquid crystal is driven via a nonlinear element or a switching element to increase the drive margin.
Nonlinear elements include metal-insulator-metal (MIM) elements, varistor elements, diode elements, etc., and switching elements include thin film transistors made of compound semiconductors and amorphous silicon. Figure 1 shows the typical electrical characteristics of a nonlinear element, and the rising voltage of the current near use is called the threshold value Vth. FIG. 2 is a schematic diagram of a matrix display using this nonlinear element.
It consists of n×m display dots connected to write selection signals T 1 to Tm called timing lines during time-division driving and data signals D 1 to Dn for writing display data to selected cells, respectively. Here, the nonlinear element 1 and the liquid crystal element 2 are arranged in series between the timing line and the data line to form a display cell 3. Figure 3a
is the configuration of one cell, and b is its equivalent circuit. Here, R LC and R NL are the respective equivalent resistances, C LC and C NL are the respective equivalent capacitances, and the nonlinear element is the constant resistance R NL
It is expressed as. FIG. 4 shows respective waveforms of applied driving waveforms based on the conventional voltage averaging method in order to explain the operating principle. During the selection time, that is, the write time tw, the write signal is sent from the data line Di.
It is written to the LCD depending on whether it is ON or OFF.
When ON, the potential difference between Di and Ti is large, and when OFF, a small potential difference is applied, and a voltage is applied to the equivalent capacitance CLC of the liquid crystal via the equivalent resistance of the nonlinear element.
At the time of this selection, R NL <R LC . Next, when writing is completed, the potential between Di and Tj becomes smaller, so R NL < R LC , and the written voltage is stored as a charge in C LC , and R LC・C LC
The discharge occurs according to the time constant of 10.
msec or more, and therefore, if the write operation is performed again within 10 msec, the liquid crystal operates as if a certain potential was always applied even during the non-selection period. The voltage applied between the electrodes of the liquid crystal at this time
If the effective value of V LC is such that when ON, V DNR is greater than the liquid crystal lighting voltage, and V OFFR is less than the non-lighting voltage, ON-OFF control of the liquid crystal can be performed successfully, and a display that meets the purpose can be obtained. In the commonly used matrix display that does not use such elements, a voltage is applied only when a selection is made, but by using a nonlinear element like this, it is possible to maintain the voltage applied when a selection is made even when a selection is not made. This is the principle that can improve drive duty. The operating principle of the switching element is almost the same. FIG. 5 shows an example of the operation when a drive waveform based on the conventional voltage averaging method is applied to such a matrix display. In order to drive the liquid crystal with alternating current, the polarity is reversed every half of the frame period T F. Also, A,
In section B, the relationship between lighting and non-lighting of the selected cell and the non-selected cell is reversed, and in sections C and D, the relationship is the same. Drive is V-5V method (when selected, ON)
5V L (method in which V L is applied when not selected). First, in sections A and B, only the cell itself is lit in Di (ON), and the other cells are not lit. The write voltage V N at the time of selection is a lighting signal, so it is lower than the applied voltage 5V L.
Vth is slightly smaller than the voltage dropped. i.e. V N 5V L
At the same time as -Vth is switched to non-selection, the data line signal changes to a non-lighting signal, so as shown in Figure 4, V N
The potential of the voltage and the voltage of the data line, that is, the voltage applied to the nonlinear element is (V N +V L ), that is, (6V L −Vth), which is larger than the Vth of the nonlinear element, so
The nonlinear element has a low resistance and easily discharges toward the nonlinear element as shown in E in the figure. For this reason, when only the cell is lit and the other cells are not lit, as shown in the figure,
The effective value of ON V ONR becomes considerably small. On the other hand, if only one cell is not lit and the other cells are lit, when Di (OFF) is applied to the data line, the write voltage V F
becomes V F =3V L −Vth. After this, when it switches to non-selection, the voltage applied to the nonlinear element is V F
V L is (2V L −Vth), which is lower than Vth, so the nonlinear element has a high resistance, and only the liquid crystal side discharges, and the write voltage is maintained as shown in the figure.
Therefore, the effective value is high. As a result, in sections A and B,
V ONR /V OFFR is less than 1, which is a reverse development, that is, the light does not come on when it should be on, and it comes on when it is not on, which is really bad.

一方C,D区間ではどのセルも点灯又は非点灯
状態の時である。まず点灯時は先ぼどと同じよう
にVNまで書き込まれるが、非選択に切り替つて
も、データ線は点灯信号が維持されているので、
非線形素子に加わる電圧は(5VL−Vth−VL
4VL−Vth)となり、この電圧はVthより低いの
で、非線形素子は高抵抗を維持し、従つてVLO
(ON)は半フレーム間高い電圧のまま保たれる。
一方非点灯時は、A,B区間と大差ない。従つて
この場合の点灯時の実効値VONRと非点灯時の
VOFFRの比は1よりずつと大きく、点灯と非点灯
は具合よくコントロールされる。このように表示
パターン、即ちデータ線の信号の波形(点灯と非
点灯の存在数の比)により特にON側の実効値が
変化し、これにより表示がうまくコントロールで
きないこともあるという重大な欠点がある。これ
は、スイツチング素子でも、OFF時のリークが
完全に0でないので同様の結果となる。
On the other hand, in sections C and D, all cells are in a lit or non-lit state. First, when it is turned on, up to V N is written in the same way as before, but even if it is switched to non-selection, the lighting signal is maintained on the data line, so
The voltage applied to the nonlinear element is (5V L −Vth−V L =
4V L −Vth) and since this voltage is lower than Vth, the nonlinear element maintains a high resistance and therefore V LO
(ON) remains at high voltage for half a frame.
On the other hand, when the lights are off, there is not much difference between the A and B sections. Therefore, in this case, the effective value V ONR when lit and the value when not lit are
The ratio of V OFFR is larger than 1, and lighting and non-lighting are well controlled. In this way, the display pattern, that is, the waveform of the data line signal (the ratio of the number of lights on and off), changes the effective value, especially on the ON side, and this has the serious drawback that the display may not be well controlled. be. A similar result occurs in the switching element because the leakage is not completely zero when it is OFF.

従つて本発明の目的は、表示のさせ方によらず
常に安定した、点灯と非点灯のコントロールを可
能とする液晶パネルの駆動方法を提供することに
ある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for driving a liquid crystal panel that enables stable control of lighting and non-lighting regardless of the display method.

本発明では、データ線の信号の平均電圧が、半
フレーム、或いは1フレーム期間内で、どんな信
号によつても(非点灯と点灯の割合がどんな比率
であつても)一定になる駆動方法を基本とする。
例えば第5図において区間AとC,BとDとで液
晶のあるセルに印加される実効値を比較してみる
と、例えばAとCとで比較すると、全セルが非点
灯の時が一番実効値が低く、全セルが点灯の時一
番実効値が高く、データ線の半フレーム中の点灯
と非点灯信号の割合に応じて実効値が変化する。
これは言いかえればデータ線電位の平均値が、点
灯と非点灯信号の割合に応じて変わり、これによ
り液晶セルに印加される実効値で変化するという
ことになる。即ち、A,Cの区間で言えばデータ
線の平均電圧は非点灯信号が多い程OVに近づき
又逆に点灯信号が多い程2VLに近づく。従つてデ
ータ線の信号の平均電圧が、点灯,非点灯信号の
割合によらず一定、或いは一定に近ければよい。
The present invention provides a driving method in which the average voltage of the data line signal is constant within a half frame or one frame period, regardless of the signal (whatever the ratio of non-lighting to lighting). Basic.
For example, if we compare the effective values applied to a cell with a liquid crystal in sections A and C and B and D in FIG. The effective value is the lowest when all cells are lit, and the effective value is highest when all cells are lit, and the effective value changes depending on the ratio of lit and non-lit signals in a half frame of the data line.
In other words, the average value of the data line potential changes depending on the ratio of lighting and non-lighting signals, and thereby changes with the effective value applied to the liquid crystal cell. That is, in the sections A and C, the average voltage of the data line approaches OV as the number of non-lighting signals increases, and conversely, as the number of lighting signals increases, it approaches 2V L. Therefore, it is sufficient that the average voltage of the data line signal is constant or close to constant regardless of the ratio of lighting and non-lighting signals.

第6図はデータ線の平均電圧を一定による駆動
波形の一例を示す。駆動レベルはV−5V方式で
あるが、V−3Vでもいいし、V−NV方式に共
通している。従来の第5図の場合タイミングライ
ンによりあるラインが選択され、その期間が終了
するとすぐ次のラインの選択区間に移動する。第
6図に示す本発明の方式では1つのラインが選択
され終るとどのラインも選択されない期間が挿入
される。一応ここでは便宜上、選択されている期
間をライトサイクル(WC)、どのラインも選択
されていない期間をダミーサイクル(DC)と呼
ぶ。まずTi(j−1)期間のうちの始めの半分の
間、タイミング信号Tj−1によりj−1ライン
が選択され、画素し(j−1)にはデータ線Di
の信号により点灯信号が印加される。この間に非
線形素子を介して液晶画素には比較的高い電圧が
印加され、画素は点灯する。次に同じ期間内の後
半はタイミング信号Tj−1はもとに復起し、こ
の時どこのラインも選択されていない状態が生じ
る。この間にデータ線Diの信号を前半と反対
(前半が点灯信号であれば後半は非点灯信号)に
する。この期間のタイミング信号が選択側電位を
保つている時即ち前半をライトサイクル、どのラ
インも選択されていない時をダミーサイクルとい
う。このようにライトサイクルの後にダミーサイ
クルを入れて、ダミーサイクルにおけるデータ線
の信号を、ライトサイクルに対し逆転させる。こ
の結果ライトサイクルとダミーサイクルが同じ時
間であれば、どこのデータ線をとつても半フレー
ム内での電圧の平均値は、表示パターンによらず
一定であり、第6図のV−5V方式で言えば、A
フレームではVLに、Bフレームでは4VL値で一定
となる。この結果、従来表示パターンによりデー
タ線の平均値電位が異なるため、液晶表示体にか
かる実効電位が影響され、不完全な表示状態とな
つていたことが回避され、どのような表示パター
ンに対しても、各画素に書き込まれて実効電圧は
一定となり、安定で完全な表示パターンが得られ
る。この方法はダミーサイクルとライトサイクル
の配列は逆でもよく、又ラインを幾つかのブロツ
クに分割し、各ブロツク単位でダミーサイクルと
ライトサイクルを割りあてても(ブロツク内のラ
インを連続して書き込み、その後ダミーサイクル
を設ける)よい。又データ線側の平均値を必ず一
定にするのではなく、例えばライトサイクルとダ
ミーサイクルの期間の比が2:1というようにず
れても、各画素への表示パターンの影響はわずか
生じるが実用上許容できる範囲内なら当然、差し
支えない。
FIG. 6 shows an example of a drive waveform when the average voltage of the data line is constant. Although the drive level is V-5V, it can also be V-3V, which is common to the V-NV system. In the conventional case of FIG. 5, a certain line is selected by the timing line, and immediately after that period ends, the line moves to the selected section of the next line. In the method of the present invention shown in FIG. 6, once one line has been selected, a period in which no line is selected is inserted. For convenience, the selected period will be referred to as a write cycle (WC), and the period in which no line is selected will be referred to as a dummy cycle (DC). First, during the first half of the Ti (j-1) period, the j-1 line is selected by the timing signal Tj-1, and the pixel (j-1) is connected to the data line Di.
A lighting signal is applied by the signal. During this time, a relatively high voltage is applied to the liquid crystal pixel via the nonlinear element, and the pixel lights up. Next, in the latter half of the same period, the timing signal Tj-1 returns to its original state, and at this time a state occurs in which no line is selected. During this time, the signal on the data line Di is set opposite to the first half (if the first half is a lighting signal, the second half is a non-lighting signal). When the timing signal during this period maintains the selection side potential, that is, the first half, it is called a write cycle, and when no line is selected, it is called a dummy cycle. In this way, a dummy cycle is inserted after a write cycle, and the signal on the data line in the dummy cycle is reversed with respect to the write cycle. As a result, if the write cycle and dummy cycle take the same time, the average value of the voltage within a half frame for any data line is constant regardless of the display pattern, and the V-5V method shown in Figure 6 In other words, A
The value is constant at V L in the frame and 4V L in the B frame. As a result, the average potential of the data line differs depending on the display pattern, which affects the effective potential applied to the liquid crystal display, resulting in an incomplete display state. is also written to each pixel, the effective voltage becomes constant, and a stable and complete display pattern can be obtained. In this method, the arrangement of dummy cycles and write cycles can be reversed, or the line can be divided into several blocks and a dummy cycle and write cycle can be assigned to each block (the lines within a block can be written continuously). , then provide a dummy cycle). Also, rather than keeping the average value on the data line constant, for example, even if the ratio of the write cycle and dummy cycle periods deviates to 2:1, the display pattern on each pixel will have a slight effect, but it is not practical. Of course, there is no problem as long as it is within an acceptable range.

更に駆動電圧は従来の電圧平均化法による駆動
レベルでもできることはV−5V方式として第6
図に例示してあるが、実験によれば、データ線側
の平均値はタイミング信号の非選択のレベルと必
ずしも一致しなくてもよいことがわかつた。第6
図ではAフレームでは、データ線の平均値はタイ
ミング線の非選択時のレベルVLと等しく、Bフ
レームでは同様に4VLである。しかしむしろデー
タ線の平均値をAフレームでは0からVLの間に
来るようにした方がより同一電圧で実効値を稼げ
る。このためには一例としてデータ線の点灯レベ
ルを0、非点灯レベルを2VLといるのに対しデー
タで使用するレベル全体をマイナス側へ△Vオフ
セツトさせるか、又点灯レベルを0Vのまま非点
灯レベルをマイナス側へオフセツトさせる(即ち
データ線の振動を2VLよりずらす)、或いは両者
を同時に用いる等の手段が考えられる。
Furthermore, the fact that the drive voltage can be done at the drive level using the conventional voltage averaging method is the 6th aspect of the V-5V method.
Although illustrated in the figure, experiments have shown that the average value on the data line side does not necessarily have to match the non-selected level of the timing signal. 6th
In the figure, in the A frame, the average value of the data line is equal to the non-selected level V L of the timing line, and in the B frame, it is also 4V L. However, if the average value of the data line is set between 0 and VL in the A frame, the effective value can be obtained more effectively with the same voltage. To do this, for example, the lighting level of the data line is 0 and the non-lighting level is 2V L , but the entire level used for data is offset by △V to the negative side, or the lighting level remains 0V and it is not lit. Possible means include offsetting the level to the negative side (that is, shifting the vibration of the data line from 2V L ), or using both at the same time.

本発明に示した駆動方式はスイツチング素子を
利用した液晶表示体にも応用可能である。
The driving method shown in the present invention can also be applied to a liquid crystal display using switching elements.

第7図はスイツチング素子としてMOSトラン
ジスタ10を用いて、液晶11を駆動するセルの
一例である。通常の素子は薄膜トランジスタ
(TFT)がしばしば利用される。TFTはOFF時
のリークが大きく、この時やはり表示パターン即
ちデータ線の平均値電圧の大小により、液晶セル
に保持されている電荷の放電のされ方が異なりそ
れ故非線形素子同様、表示パターンにより、液晶
セルに印加される実効値電圧が変動する。
FIG. 7 shows an example of a cell that drives a liquid crystal 11 using a MOS transistor 10 as a switching element. Thin film transistors (TFTs) are often used as common elements. TFT has a large leakage when it is OFF, and at this time, the way the charge held in the liquid crystal cell is discharged differs depending on the display pattern, that is, the magnitude of the average voltage of the data line.Therefore, like nonlinear elements, depending on the display pattern, The effective value voltage applied to the liquid crystal cell varies.

第8図は本発明の応用してこの影響をなくす駆
動方法を示している。タイミング線はゲートを常
にONさせてラインの選択を行なうので、この場
合はどのフレームでも同極性の信号である。ライ
ンサイクル間にデータ線によりデータが書き込ま
れ、その後ダミーサイクルにより反転した信号を
印加する。この結果データ線の電位は表示パター
ンによらず平均値は常に0Vとなる。又この場合
データ線の平均値は必ずしも図の如く0Vでなく
てもよい。これはトランジスタのOFFリークの
特性とON特性により最適値を選択することにな
る。その他のバリエーシヨンは非線形素子と同様
に可能なことは明らかである。
FIG. 8 shows a driving method that eliminates this effect by applying the present invention. The gate of the timing line is always turned on to select the line, so in this case the signal has the same polarity in every frame. Data is written on the data line between line cycles, and then an inverted signal is applied during the dummy cycle. As a result, the average value of the potential of the data line is always 0V regardless of the display pattern. Also, in this case, the average value of the data line does not necessarily have to be 0V as shown in the figure. This means selecting the optimum value depending on the OFF leakage characteristics and ON characteristics of the transistor. It is clear that other variations are possible as well as non-linear elements.

第9図は本発明ダミーサイクルを挿入した駆動
方法実現のための回路例である。nビツトのシフ
トレジスタ20はクロツクφ1によりn個の入力
データDDの信号をシリアルに転送し、表示した
nラインの一選択前に、表示データをシフトレジ
スタに格納する。選択時と共にラツチクロツクL
によりnビツトのラツチ21にパラレルに転送さ
れる。エクスクルーシブオア22はダミーサイク
ル期間、データ線の信号を反転させる機能をも
つ。選択ゲート23は出力E1〜Enに応じてd1
d2のレベルのどちらかを選択してD1〜Dnライン
に出力する。d1とd2のレベルは半フレーム毎に図
に示すように入れ替わる。一方mビツトシフトレ
ジスタ24はタイミング線により順次ラインを1
つづつ選択するため、入力データDTにはスター
トパルスが印加され、その後クロツクφ2により
順次“1”のデータが転送されてゆく。この結果
S1〜Smには順次“1”が出力される。アンドゲ
ート25はダミーサイクル期間中、非選択信号と
するため、クロツクφ2によりゲートをかける。
選択ゲート26は出力A1〜Amに従つてd1かd2
レベルを選択しT1〜Tmに出力しこれは半フレー
ム毎に入れ替わる。
FIG. 9 is an example of a circuit for realizing a driving method in which a dummy cycle is inserted according to the present invention. The n-bit shift register 20 serially transfers n input data D D signals using the clock φ1 , and stores the display data in the shift register before selecting one of the displayed n lines. When selected, the latch clock L
is transferred to the n-bit latch 21 in parallel. The exclusive OR 22 has a function of inverting the data line signal during the dummy cycle period. The selection gate 23 selects d 1 according to the outputs E 1 to En.
Select one of the d2 levels and output to the D1 to Dn lines. The levels of d 1 and d 2 are exchanged every half frame as shown in the figure. On the other hand, the m-bit shift register 24 sequentially shifts the line to 1 by the timing line.
In order to select one by one, a start pulse is applied to the input data DT, and then data of "1" is sequentially transferred by the clock φ2 . As a result
“1” is sequentially output to S 1 to Sm. The AND gate 25 is gated by the clock φ 2 to provide a non-selection signal during the dummy cycle.
The selection gate 26 selects the level of d 1 or d 2 according to the outputs A 1 to Am and outputs it to T 1 to Tm, which are replaced every half frame.

第10図は選択ゲート23,26の一例を示し
Pチヤネルトランジスタ31,33とNチヤネル
トランジスタ32,34からなる2つのトランス
ミツシヨンゲートから構成される。
FIG. 10 shows an example of the selection gates 23, 26, which are composed of two transmission gates consisting of P channel transistors 31, 33 and N channel transistors 32, 34.

第11図は第9図の動作タイミングを示す。第
5図に示す従来の回路に比し、第9図の回路はエ
クスクルーシブオア22とアンドゲート25が追
加されるのみで、比較的簡単に本発明によるダミ
ーサイクル挿入駆動が実現できることがわかる。
尚第9図において、TFTを用いた第8図の波形
実現には、選択ゲート25をインバータに置き換
えればよく、又選択ゲート22はエクスクルーシ
ブオアゲートで置き換えてもよい。
FIG. 11 shows the operation timing of FIG. 9. It can be seen that, compared to the conventional circuit shown in FIG. 5, the circuit shown in FIG. 9 only requires the addition of an exclusive OR 22 and an AND gate 25, making it possible to implement the dummy cycle insertion drive according to the present invention relatively easily.
In FIG. 9, to realize the waveform of FIG. 8 using TFT, the selection gate 25 may be replaced with an inverter, and the selection gate 22 may be replaced with an exclusive OR gate.

このように本発明は、どのような表示形態であ
つても、データ線側の平均値が常に一定となるの
である選択された点での実効値が、他の点の実効
値に左右されずに、常に安定しているので、単な
る“1”“0”表示即ちグラフイツク表示のみで
なく、画像表示、即ち階調表示も可能である。従
来のマルチ・プレツクス駆動法では、駆動回路の
簡単な振幅変調方式では前述の如くある点での実
効値が、他の点の実効値により影響をうけるので
微妙な実効値コントロールによる階調表示は無理
であつたが、本発明の如く平均値をどんな波形で
も一定にする駆動方式を用いると、隔調表示が、
振幅変調方式により実現可能となる。
In this way, the present invention ensures that the average value on the data line side is always constant regardless of the display format.The effective value at a selected point is not affected by the effective value at other points. Moreover, since it is always stable, it is possible to display not only mere "1" and "0" display, that is, graphic display, but also image display, that is, gradation display. In the conventional multiplex drive method, when using a simple amplitude modulation method for the drive circuit, the effective value at a certain point is affected by the effective value at other points as described above, so it is difficult to display gradations by delicate effective value control. Although this was impossible, if we use a driving method that keeps the average value constant regardless of the waveform as in the present invention, the interval display becomes
This can be realized using the amplitude modulation method.

第12図は本発明に用いる振幅変調方式による
非線形素子を用いた階調表示の具体的な駆動波形
を、半フレームのみ抜き出して示す。基本的には
第6図に示すデータ線の信号Diを、階調に対応
した電圧のレベルを与えるように、振幅変調した
信号DNに置き換えることにより実現される。ま
ずM−1番目の選択ラインについて考えると、選
択期間PM-1において書き込み時間WM-1に階調に
応じた電圧振幅VSに対して−VEの信号を印加
し、ダミー期間DM-1において書き込み時に印加
した電圧と正反対の振幅+VEを印加する。選択
期間PM,PM+1においても同様であり、VEの大き
さが階調を決定する。
FIG. 12 shows a specific drive waveform for gradation display using a nonlinear element based on the amplitude modulation method used in the present invention, with only half a frame extracted. Basically, this is realized by replacing the signal Di on the data line shown in FIG. 6 with a signal DN that is amplitude-modulated so as to provide a voltage level corresponding to the gray scale. First, considering the M-1st selection line, in the selection period P M-1, a signal of -VE is applied to the voltage amplitude VS according to the gradation during the write time W M-1 , and during the dummy period D M- In step 1 , apply an amplitude +VE that is exactly opposite to the voltage applied during writing. The same applies to the selection periods P M and P M+1 , and the magnitude of VE determines the gradation.

第13図は階調信号の対応を示すグラフであり
横軸が印加電圧(VT−VE)、この電圧に対応し
たコントラストCをプロツトしてある。コントラ
ストが0%〜100%の間の必要な階調に応じた電
圧をVEとして印加すればよい。
FIG. 13 is a graph showing the correspondence of gradation signals, in which the horizontal axis plots the applied voltage (VT-VE) and the contrast C corresponding to this voltage. It is sufficient to apply a voltage as VE according to the required gradation with contrast between 0% and 100%.

この結果第12図に表わすような駆動法により
データ線の平均値は常に一定の電圧に保たれるの
で、微妙な電圧を操作する階調表示を振幅変調方
式にて安定に行なうことが可能になり、例えばテ
レビ画像表示の場合、通常のCRTで行なわれて
いるように映像信号の振幅をそのままコントラス
ト信号として印加するので、映像信号処理に特別
の回路を用いなくて実現できるという大きなメリ
ツトがある。第12図に示すチヤートは、単なる
一部分を取り出しただけで、フレーム毎に極性反
転を行なう場合は印加信号の極性も逆になる。又
データ線の平均値レベルは、12図ではVLにな
つているが、ここからずれていても、効果は変わ
らずに駆動可能である。又第8図に示すようなス
イツチング素子を用いた形式であつても、本発明
のダミーサイクルを挿入した振幅変調方式による
階調表示は不可能である。
As a result, using the driving method shown in Figure 12, the average value of the data line is always kept at a constant voltage, making it possible to stably display gradations that manipulate delicate voltages using the amplitude modulation method. For example, in the case of TV image display, the amplitude of the video signal is directly applied as a contrast signal, as is done in a normal CRT, so it has the great advantage that it can be realized without using any special circuit for video signal processing. . The chart shown in FIG. 12 is only a portion taken out, and when the polarity is inverted for each frame, the polarity of the applied signal is also reversed. Further, although the average value level of the data line is set to V L in FIG. 12, even if it deviates from this level, the drive can be performed without changing the effect. Further, even in a format using a switching element as shown in FIG. 8, it is impossible to display gradations using the amplitude modulation method in which the dummy cycle of the present invention is inserted.

第14図は本発明に用いる振幅変調方式による
階調表示のための駆動回路例を、又第15図はそ
の動作波形をそれぞれ示すものである。シフトレ
ジスタ35、及びシフトレジスタ36、及びアン
ド・ゲート46は第9図と同じ働きをする。第9
図と異なるのはデータ線DNにのせる信号、及び
駆動回路である。映像信号VSOは正アンプ30の
出力と、一走査線分のデイレイライン32、負ア
ンプ31を介した信号とを書き込みサイクルφに
よりONスイツチ33とダミーサイクルφにより
ONするスイツチ34を介して正負のミキシング
した映像信号として、ビデオ信号線VSにのせら
れる。これは第15図にVSの信号パターンを一
例を示している。データスキヤン用のシフトレジ
スタ35のN番目の出力QNがONされると、QN
がONするタイミングでの映像信号がトランジス
タ37により、コンデンサ38にサンプル・ホー
ルドされる。このように一番始めから最後まで、
各々のサンプルホールド回路によりデータがホー
ルドされると次に信号Iによりコンデンサ40の
電荷が放電された後にラツチパルスLにより、サ
ンプルホールドされたデータはトランジスタ39
を介して次のサンプルホールドコンデンサ40に
転送される。この後トランジスタ41,42より
なるアンプによりデータ線DNにデータが乗せら
れて非線形素子44、液晶45よりなる液晶セル
43を駆動する。第15図上で説明すると映線信
号VS-1は実際にDNに乗せられるデータの半サイ
クル前の信号である。即ち書込みサイクルWM
おいて、サンプルホールドされた信号はダミーサ
イクルDMにおいてDNライン出力される。同時
にダミーサイクルDMにてサンプルホールドされ
た信号は次の書込みサイクルWM+1においてDN
ラインに出力される。まず書込みサイクルWM
においてシフトレジスタの出力Q1〜QEにより映
像信号VSを各々サンプルホールドする。次に放
電パルスIによりコンデンサ40にたまつたチヤ
ージを放電してから、ラツチパルスLにより改め
てコンデンサ40に新しいデータを保持され、こ
の直後から、次のラツチパルス入力までの期間バ
ツフアを介してDNラインにデータが出力され保
持される。第14図に示す方式は、映像入力信号
VSラインにそもそもダミーサイクル用の反転信
号をミツクスして用いるが、他の映像入力信号
VSは同極性のものを用いて、各ライン毎別々に
書き込みサイクルとダミーサイクル用の極性反転
した信号を作成する方式がある。
FIG. 14 shows an example of a drive circuit for gray scale display using the amplitude modulation method used in the present invention, and FIG. 15 shows its operating waveforms. Shift register 35, shift register 36, and AND gate 46 function in the same manner as in FIG. 9th
What differs from the diagram is the signal placed on the data line DN and the drive circuit. The video signal V SO is the output of the positive amplifier 30, the delay line 32 for one scanning line, and the signal via the negative amplifier 31, and is turned on by the ON switch 33 by the write cycle φ and by the dummy cycle φ.
A positive and negative mixed video signal is sent to the video signal line VS via the switch 34 that is turned on. An example of the VS signal pattern is shown in FIG. 15. When the Nth output QN of the shift register 35 for data scanning is turned on, QN
The video signal at the timing when the transistor 37 turns on is sampled and held in the capacitor 38 by the transistor 37. Like this from the beginning to the end,
When the data is held by each sample and hold circuit, the charge in the capacitor 40 is discharged by the signal I, and then the sampled and held data is transferred to the transistor 39 by the latch pulse L.
The signal is transferred to the next sample and hold capacitor 40 via . Thereafter, data is loaded onto the data line DN by an amplifier made up of transistors 41 and 42 to drive a nonlinear element 44 and a liquid crystal cell 43 made of liquid crystal 45. To explain with reference to FIG. 15, the video signal V S-1 is a signal half a cycle before the data actually placed on the DN. That is, in the write cycle W M , the sampled and held signal is outputted to the DN line in the dummy cycle DM. At the same time, the signal sampled and held in the dummy cycle DM is DN in the next write cycle W M+1 .
Output to line. First, during the write cycle W M , the video signal V S is sampled and held using the outputs Q 1 to QE of the shift register. Next, after the charge accumulated in the capacitor 40 is discharged by the discharge pulse I, the new data is held in the capacitor 40 again by the latch pulse L, and from immediately after this, until the next latch pulse is input, the data is transferred to the DN line via the buffer. Data is output and retained. The method shown in Figure 14 is based on the video input signal.
The V S line is originally mixed with an inverted signal for dummy cycles, but other video input signals
There is a method of using V S of the same polarity and creating signals with inverted polarity for the write cycle and dummy cycle separately for each line.

第16図にこの方式の一例を示す。トランジス
タ52と54からなるバツフア60とトランジス
タ53と55からなる増幅率1のバツフア61を
持ち、書き込みサイクル時はφによりトランジス
タ57がONし、映像信号VSOと同極性の信号が
又ダミーサイクル時はによりトランジスタ56
がONし、映像信号VSOと逆極性の信号がDNライ
ンに印加される。
FIG. 16 shows an example of this method. It has a buffer 60 consisting of transistors 52 and 54 and a buffer 61 with an amplification factor of 1 consisting of transistors 53 and 55. During the write cycle, the transistor 57 is turned on by φ, and a signal with the same polarity as the video signal V SO is also output during the dummy cycle. Transistor 56
turns on, and a signal with the opposite polarity to the video signal VSO is applied to the DN line.

第14図,第16図の方式はダミー・サイクル
時にデータラインに印加する信号を直前の書き込
みサイクルと逆極性の信号となつている。これに
対し、データ線の平均値を表示パターンに無関係
に一定にするためには、ダミーサイクル時は、書
き込みサイクル時のタイミングライン(第9図
T1〜Tm)トータルの平均値を出し、ダミーサイ
クルではどのタイミングラインが選択されていて
も無関係に、書き込みサイクル時のトータルの平
均値の逆電圧を印加することも可能である。
In the systems shown in FIGS. 14 and 16, the signal applied to the data line during the dummy cycle is a signal with a polarity opposite to that of the immediately preceding write cycle. On the other hand, in order to keep the average value of the data line constant regardless of the display pattern, during the dummy cycle, the timing line during the write cycle (Fig.
It is also possible to calculate the total average value (T 1 to Tm) and apply a reverse voltage of the total average value during the write cycle, regardless of which timing line is selected in the dummy cycle.

第17図はこの具体的回路を示している。トラ
ンジスタ75,77とコンデンサ76,80、オ
ペアンプ79によりスイツチド・キヤパシタ積分
器が構成されており、オペアンプ79の出力は映
像信号入力の各タイミング線のトータル平均値が
常に出力されるようになつている。従つて書き込
みサイクル期間はφによりトランジスタ82が
ONしてオペアング78の出力がラインに印加さ
れる。この出力データは選択されたタイミング線
により書き込む対象となる表示セルにより当然異
なる。一方によりダミーサイクル期間中にトラ
ンジスタ81がONして出力されるデータは、積
分した出力であるので、−フレーム分程度の期間
内ではどのダミー・サイクルで出力されるデータ
はほぼ同じとなる。
FIG. 17 shows this specific circuit. A switched capacitor integrator is configured by transistors 75 and 77, capacitors 76 and 80, and an operational amplifier 79, and the output of the operational amplifier 79 is such that the total average value of each timing line of the video signal input is always output. . Therefore, during the write cycle, the transistor 82 is
When turned on, the output of the operating amplifier 78 is applied to the line. This output data naturally differs depending on the display cell to be written by the selected timing line. On the other hand, the data output when the transistor 81 is turned ON during the dummy cycle period is an integrated output, so the data output in any dummy cycle is almost the same within a period of about -frames.

本発明は以上に述べた如く、書き込みサイクル
の前、或いは後にダミーサイクルを加えることに
より、データ線の印加電圧平均値を一定にするこ
とが可能となる。この結果、いかなる表示パター
ンであつても、ある画素の実効値が、他の画素の
実効値の影響を受けることなく安定するので、ど
んな表示パターンに対しても、同一のコントラス
トが得られる。
As described above, in the present invention, by adding a dummy cycle before or after a write cycle, it is possible to keep the average value of the voltage applied to the data line constant. As a result, no matter what the display pattern is, the effective value of a certain pixel is stable without being affected by the effective value of other pixels, so the same contrast can be obtained no matter what the display pattern is.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は非線形素子の特性、第3図はその等価
回路であり、第4図は基本的動作を示す。第2図
は非線形素子を配列したマトリツクス液晶デイス
プレイを、第5図はその動作波形を示す。第6図
は本発明によるダミーサイクルを挿入し駆動する
方式の一例である。第7図はスイツチング素子を
用いた表示セルを示し、第8図はその本発明のダ
ミーサイクル挿入駆動法を応用した際の駆動波形
を示す。第9図は非線形素子によるダミーサイク
ル挿入駆動を実現する駆動回路例を示し、第10
図は選択ゲート23又は26の具体例、第11図
はその動作波形である。 20…データ転送用シフトレジスタ、24…タ
イミングライン選択用シフトレジスタ、21…ラ
ツチ、第12図はスイツチング素子による階調表
示を行う場合のダミーサイクル挿入駆動波形の一
例である。又第13図は印加電圧に対する液晶セ
ルのコントラスト曲線である。第14図は階調表
示のためのダミーサイクル挿入駆動のための駆動
回路例第15図はその動作波形である。第16
図,第17図は、ダミーサイクル時に印加するデ
ータの信号発生回路例である。
FIG. 1 shows the characteristics of the nonlinear element, FIG. 3 shows its equivalent circuit, and FIG. 4 shows its basic operation. FIG. 2 shows a matrix liquid crystal display in which nonlinear elements are arranged, and FIG. 5 shows its operating waveforms. FIG. 6 is an example of a method of inserting and driving a dummy cycle according to the present invention. FIG. 7 shows a display cell using switching elements, and FIG. 8 shows drive waveforms when the dummy cycle insertion drive method of the present invention is applied. FIG. 9 shows an example of a drive circuit that realizes dummy cycle insertion drive using a nonlinear element.
The figure shows a specific example of the selection gate 23 or 26, and FIG. 11 shows its operating waveform. 20...Shift register for data transfer, 24...Shift register for timing line selection, 21...Latch, FIG. 12 is an example of a dummy cycle insertion drive waveform when performing gradation display by a switching element. Further, FIG. 13 shows a contrast curve of the liquid crystal cell with respect to applied voltage. FIG. 14 shows an example of a drive circuit for dummy cycle insertion drive for gradation display. FIG. 15 shows its operating waveform. 16th
FIG. 17 shows an example of a data signal generation circuit applied during a dummy cycle.

Claims (1)

【特許請求の範囲】 1 一対の基板内に液晶が封入され、該基板の一
方の基板上にマトリクス状に配列された信号線お
よび走査線、該信号線および走査線の交点に設け
られた画素電極、該画素電極に接続されてなる薄
膜トランジスタを有する液晶表示装置において、 該信号線に印加されるデータ信号を分割し、該
データ線の一選択期間の内の第1期間及び第2期
間で該分割されたデータ信号の極性を反転して該
データ線に印加するデータ線駆動回路を有してな
り、 該第1期間に該データ線に印加される第1デー
タ信号は該データ線の表示レベル信号であり、該
第2期間に該データ線に印加される第2データ信
号は該データ線の非表示レベル信号になしたこと
を特徴とする液晶表示装置。
[Claims] 1. A liquid crystal sealed in a pair of substrates, signal lines and scanning lines arranged in a matrix on one of the substrates, and pixels provided at intersections of the signal lines and scanning lines. In a liquid crystal display device having an electrode and a thin film transistor connected to the pixel electrode, a data signal applied to the signal line is divided, and the data signal applied to the data line is divided into a first period and a second period of one selection period of the data line. It has a data line drive circuit that inverts the polarity of the divided data signal and applies it to the data line, and the first data signal applied to the data line during the first period has a display level of the data line. A liquid crystal display device, wherein the second data signal applied to the data line during the second period is a non-display level signal of the data line.
JP17112481A 1981-10-26 1981-10-26 Driving system for liquid crystal display Granted JPS5872191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17112481A JPS5872191A (en) 1981-10-26 1981-10-26 Driving system for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17112481A JPS5872191A (en) 1981-10-26 1981-10-26 Driving system for liquid crystal display

Publications (2)

Publication Number Publication Date
JPS5872191A JPS5872191A (en) 1983-04-30
JPH0363077B2 true JPH0363077B2 (en) 1991-09-27

Family

ID=15917423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17112481A Granted JPS5872191A (en) 1981-10-26 1981-10-26 Driving system for liquid crystal display

Country Status (1)

Country Link
JP (1) JPS5872191A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746775B2 (en) * 1985-08-27 1995-05-17 沖電気工業株式会社 Drive circuit
NL8601804A (en) * 1986-07-10 1988-02-01 Philips Nv METHOD FOR CONTROLLING A DISPLAY DEVICE AND A DISPLAY DEVICE SUITABLE FOR SUCH A METHOD
SE466423B (en) * 1987-06-01 1992-02-10 Gen Electric SET AND DEVICE FOR ELIMINATION OF OVERHEALING IN MATRIX ADDRESSED THINFILM TRANSISTOR IMAGE UNITS WITH LIQUID CRYSTALS
JP3925016B2 (en) 1999-11-19 2007-06-06 セイコーエプソン株式会社 Display device driving method, driving circuit thereof, display device, and electronic apparatus
JP3968931B2 (en) 1999-11-19 2007-08-29 セイコーエプソン株式会社 Display device driving method, driving circuit thereof, display device, and electronic apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821793A (en) * 1981-07-31 1983-02-08 セイコーエプソン株式会社 Driving of liquid crystal display
JPS626210A (en) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd Optical demultiplexer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821793A (en) * 1981-07-31 1983-02-08 セイコーエプソン株式会社 Driving of liquid crystal display
JPS626210A (en) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd Optical demultiplexer

Also Published As

Publication number Publication date
JPS5872191A (en) 1983-04-30

Similar Documents

Publication Publication Date Title
US6624801B2 (en) Display apparatus and portable electronic apparatus that can reduce consumptive power, and method of driving display apparatus
JP3305946B2 (en) Liquid crystal display
KR100215688B1 (en) Driving circuit for liquid crystal display device
US6566643B2 (en) Electro-optical device, method of driving the same, and electronic apparatus using the same
JP2004317785A (en) Method for driving electrooptical device, electrooptical device, and electronic device
KR100341068B1 (en) Digital-to-analogue converters, active matrix liquid crystal display using the same, and digital-to-analogue conversion method
EP0697690B1 (en) Method for driving active matrix type liquid crystal display device
KR20050014116A (en) Liquid crystal display device and driving method of the same
KR20040079565A (en) DAC for LCD
JPH04204628A (en) Liquid crystal display device
KR100848953B1 (en) Gate driving circuit of liquid crystal display
CN105425488A (en) Pixel driving circuit for blue phase liquid crystal display device
JP4049192B2 (en) Electro-optical device driving method, electro-optical device, and electronic apparatus
JPS61256389A (en) Drive circuit for liquid crystal display unit
JPH0363077B2 (en)
KR20050106125A (en) Active matrix displays and drive control methods
JPH07281641A (en) Active matrix type liquid crystal display
US6271817B1 (en) Method of driving liquid crystal display device that reduces afterimages
JPS6057391A (en) Driving of liquid crystal display unit
JP2718835B2 (en) Liquid crystal display
US5666131A (en) Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same
KR100453186B1 (en) Ferroelectric liquid crystal display device and its driving method
JP4557325B2 (en) Liquid crystal display
JP3683973B2 (en) Display device
JPH04118625A (en) Driving circuit of liquid crystal display device