JPH0359712A - 座標入力手段 - Google Patents
座標入力手段Info
- Publication number
- JPH0359712A JPH0359712A JP1195875A JP19587589A JPH0359712A JP H0359712 A JPH0359712 A JP H0359712A JP 1195875 A JP1195875 A JP 1195875A JP 19587589 A JP19587589 A JP 19587589A JP H0359712 A JPH0359712 A JP H0359712A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- value
- reading
- values
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000005452 bending Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、抵抗膜上の電位を検出して座標読み取りを行
う座標入力手段に関し、安定した、正確な座標読み取り
を行う座標入力手段に関する。
う座標入力手段に関し、安定した、正確な座標読み取り
を行う座標入力手段に関する。
［従来の技術］
従来の抵抗膜を利用した座標入力手段に関しては、座標
値の読み取りのみを一回または複数回行い、不正データ
の読み込み対策に関しては全く行わないが、 複数回読み込むものについては値のバラツキの大きい場
合に排除する、 複数の値の移動平均を計算し不正値の影響を小さくする
、 不正データは特に抵抗膜への応力印加開始時と終了時に
集中するため、応力印加開始後の数点のデータと応力印
加終了前の数点のデータを棄却する、等の方法によって
いた。
値の読み取りのみを一回または複数回行い、不正データ
の読み込み対策に関しては全く行わないが、 複数回読み込むものについては値のバラツキの大きい場
合に排除する、 複数の値の移動平均を計算し不正値の影響を小さくする
、 不正データは特に抵抗膜への応力印加開始時と終了時に
集中するため、応力印加開始後の数点のデータと応力印
加終了前の数点のデータを棄却する、等の方法によって
いた。
［発明が解決しようとする課題 ］しかしながら従
従来術では、 ■全く不正データの読み込み対策を行わないと、応力印
加開始、終了時のバウンス、接触抵抗の不安定性により
、かなりの不正データが入力される、■バラツキは小さ
な応力が安定して印加されている場合には、接触抵抗も
安定しているため、これを検出することができない、 ■移動平均をとる方法においては、追従性が損なわれる
、 ■応力印加開始時の印加特性は、使用者または使用状態
によって様々に異なるため、必す′しも確実な安定時間
を設定することは難しい、等の課題を有する。
従来術では、 ■全く不正データの読み込み対策を行わないと、応力印
加開始、終了時のバウンス、接触抵抗の不安定性により
、かなりの不正データが入力される、■バラツキは小さ
な応力が安定して印加されている場合には、接触抵抗も
安定しているため、これを検出することができない、 ■移動平均をとる方法においては、追従性が損なわれる
、 ■応力印加開始時の印加特性は、使用者または使用状態
によって様々に異なるため、必す′しも確実な安定時間
を設定することは難しい、等の課題を有する。
本発明はこのような課題を解決するもので、その目的と
するところは、従来技術と同一のハードウェア構成で、
安定した正確な座標読み取りを行う座標入力手段を提供
するところにある。
するところは、従来技術と同一のハードウェア構成で、
安定した正確な座標読み取りを行う座標入力手段を提供
するところにある。
［課題を解決するための手段］
上記課題を解決するため、本発明の座標入力手段では、
ａ）電位レベルを他の回路に監視させ、また高・低２レ
ベルの電圧を印加させるための２つ以上の電極をもった
、対向する２枚の抵抗膜と、ｂ）対向した抵抗膜上に、
低レベル・高レベルの２種類の電圧を前記電極に印加す
る手段と、Ｃ）前記電極を、前記２種類の電圧の双方か
ら切断し、高インピーダンスとする手段と、ｄ）アナロ
グ／デジタル変換手段とを持ち、ｅ）片側の抵抗膜のあ
る一方の電極に高レベルの電圧、もう一方の電極に低レ
ベルの電圧を印加し前記抵抗膜上に電圧勾配を生じさせ
、前記抵抗膜に対向する抵抗膜を高インピーダンスとし
、抵抗膜上のある点に応力が加わった場合、たわみによ
って接触した部分の電位を、高インピーダンスにした抵
抗膜の電極からアナログ／デジタル変換手段によって読
み取り、その値によって接触位置を数値化する座標入力
手段に於て、 ｆ）座標値読み取り前に、前記２枚の抵抗膜双方に高ま
たは、低レベルのみの電圧を印加し、直後に座標値読み
取りを行う。次に前記２枚の抵抗膜双方に前記レベル以
外のもう一方の電圧を印加し、直後に座標値読み取りを
行い、さきに読み取った値と、あとに読み取った値とを
比較して、前記値の正当性を検査することを特徴として
いる。
ベルの電圧を印加させるための２つ以上の電極をもった
、対向する２枚の抵抗膜と、ｂ）対向した抵抗膜上に、
低レベル・高レベルの２種類の電圧を前記電極に印加す
る手段と、Ｃ）前記電極を、前記２種類の電圧の双方か
ら切断し、高インピーダンスとする手段と、ｄ）アナロ
グ／デジタル変換手段とを持ち、ｅ）片側の抵抗膜のあ
る一方の電極に高レベルの電圧、もう一方の電極に低レ
ベルの電圧を印加し前記抵抗膜上に電圧勾配を生じさせ
、前記抵抗膜に対向する抵抗膜を高インピーダンスとし
、抵抗膜上のある点に応力が加わった場合、たわみによ
って接触した部分の電位を、高インピーダンスにした抵
抗膜の電極からアナログ／デジタル変換手段によって読
み取り、その値によって接触位置を数値化する座標入力
手段に於て、 ｆ）座標値読み取り前に、前記２枚の抵抗膜双方に高ま
たは、低レベルのみの電圧を印加し、直後に座標値読み
取りを行う。次に前記２枚の抵抗膜双方に前記レベル以
外のもう一方の電圧を印加し、直後に座標値読み取りを
行い、さきに読み取った値と、あとに読み取った値とを
比較して、前記値の正当性を検査することを特徴として
いる。
［作用］
本発明は以上の構成を有することにより、抵抗膜間及び
アナログ／デジタル変換器の入力容量への充電後、座標
値読み取りを行った場合と、放電後に座標値読み取りを
行った場合では、接触抵抗が高いと、時定数が長くなり
、前記２つの読み取り値に大きな差が発生することを利
用し、読み取り値の正当性が検査できる。また充電後と
放電後の測定時に、はぼ同じ接触抵抗であったとみなさ
れる場合には、前記２つの値から計算によって真の座標
値を推定することができる。
アナログ／デジタル変換器の入力容量への充電後、座標
値読み取りを行った場合と、放電後に座標値読み取りを
行った場合では、接触抵抗が高いと、時定数が長くなり
、前記２つの読み取り値に大きな差が発生することを利
用し、読み取り値の正当性が検査できる。また充電後と
放電後の測定時に、はぼ同じ接触抵抗であったとみなさ
れる場合には、前記２つの値から計算によって真の座標
値を推定することができる。
［実施例］
以下、本発明について実施例に基づいて詳細に説明する
。第１図は本発明の座標入力手段を実現した一実施例の
回路図である。
。第１図は本発明の座標入力手段を実現した一実施例の
回路図である。
図中１は、−点にＺ方向の応力を加えると、弾性変形す
る板材の下側に均一な抵抗膜を形成し、さらにＹ方向の
両端に前記抵抗膜から集電するための高レベル電圧印加
電極（図中３、以後Ｘ−電極と呼ぶ）と低レベル電圧印
加電極（図中４、以ｆＵ Ｙ−電極と呼ぶ）を形成した
板（以後、上指抗板と呼ぶ）である。図中２は板材の上
側に均一な抵抗膜を形成し、さらにＸ方向の両端に前記
抵抗膜から集電するための高レベル電圧印加電ｉ（図中
６、以後Ｘ十電極と呼ぶ）と低レベル電圧印加電極（図
中５、以後Ｘ−電極と呼ぶ）を形成した板（以後、下指
抗板と呼ぶ）である。
る板材の下側に均一な抵抗膜を形成し、さらにＹ方向の
両端に前記抵抗膜から集電するための高レベル電圧印加
電極（図中３、以後Ｘ−電極と呼ぶ）と低レベル電圧印
加電極（図中４、以ｆＵ Ｙ−電極と呼ぶ）を形成した
板（以後、上指抗板と呼ぶ）である。図中２は板材の上
側に均一な抵抗膜を形成し、さらにＸ方向の両端に前記
抵抗膜から集電するための高レベル電圧印加電ｉ（図中
６、以後Ｘ十電極と呼ぶ）と低レベル電圧印加電極（図
中５、以後Ｘ−電極と呼ぶ）を形成した板（以後、下指
抗板と呼ぶ）である。
図中７．８はエミッタ端子に高レベル電圧を接続したＰ
ＮＰ トランジスタＱ１、Ｑ２、図中９、ｌＯはエミッ
タ端子に低レベル電圧を接続したＮＰＮＩ−ランジスタ
Ｑ３、Ｑ４である。各トランジスタはプログラマブルコ
ントローラ部（図中２１、以（ｅ Ｐ ＣＵと略す）の
制御出力（図中１１．１２．１３．１４）によって遮断
状態（以後ＯＦＦと呼ぶ）または飽和状態（以ｆ！ＯＮ
と呼ぶ）の何れかの状態となるように動作する。Ｙ十電
極はＱｌ、Ｘ十電極はＱ２、Ｙ−電極はＱ３、Ｘ−電極
はＱ４の、各々コレクタ端子に接続される。各トランジ
スタがＯＮとなったときに、該トランジスタのエミッタ
端子に接続されているレベルの電圧が各電極に印加され
ることになり、また各トランジスタがＯＦＦとなったと
きには前記レベルの電圧から遮断される。
ＮＰ トランジスタＱ１、Ｑ２、図中９、ｌＯはエミッ
タ端子に低レベル電圧を接続したＮＰＮＩ−ランジスタ
Ｑ３、Ｑ４である。各トランジスタはプログラマブルコ
ントローラ部（図中２１、以（ｅ Ｐ ＣＵと略す）の
制御出力（図中１１．１２．１３．１４）によって遮断
状態（以後ＯＦＦと呼ぶ）または飽和状態（以ｆ！ＯＮ
と呼ぶ）の何れかの状態となるように動作する。Ｙ十電
極はＱｌ、Ｘ十電極はＱ２、Ｙ−電極はＱ３、Ｘ−電極
はＱ４の、各々コレクタ端子に接続される。各トランジ
スタがＯＮとなったときに、該トランジスタのエミッタ
端子に接続されているレベルの電圧が各電極に印加され
ることになり、また各トランジスタがＯＦＦとなったと
きには前記レベルの電圧から遮断される。
図中１５．１６はアナログスイッチＳＷＩ、ＳＷ２であ
り、各々ＰＣＵからの制御出力（図中１７．１８）によ
って制御される。ｓｗｉ、Ｓ Ｗ ２は上指抗板、下指
抗板の電位を選択的にアナログ／デジタル変換器（図中
１９）の入力に導通させるものである。ま７′：該アナ
ログ／デジタル変換器の入力インピーダンスは抵抗板の
抵抗、または抵抗板間の接触抵抗に比して十分大きく、
ＳＷＩ、ＳＷ２の導通によっては、前記抵抗板の電位は
変化しない。
り、各々ＰＣＵからの制御出力（図中１７．１８）によ
って制御される。ｓｗｉ、Ｓ Ｗ ２は上指抗板、下指
抗板の電位を選択的にアナログ／デジタル変換器（図中
１９）の入力に導通させるものである。ま７′：該アナ
ログ／デジタル変換器の入力インピーダンスは抵抗板の
抵抗、または抵抗板間の接触抵抗に比して十分大きく、
ＳＷＩ、ＳＷ２の導通によっては、前記抵抗板の電位は
変化しない。
図中２０はアナログ／デジタル変換器とＰＣＵのインタ
ーフェースであり、ＰＣＵは該インターフェースを介し
て数値に変換された前記電位を読みだし、またアナログ
／デジタル変換器の動作停止・開始等の制御を行う。
ーフェースであり、ＰＣＵは該インターフェースを介し
て数値に変換された前記電位を読みだし、またアナログ
／デジタル変換器の動作停止・開始等の制御を行う。
図中２２はＰＣＵと他の機器等とのインターフェースで
あり、ＰＣＵは該インターフェースを通じて座標データ
を出力する。
あり、ＰＣＵは該インターフェースを通じて座標データ
を出力する。
以下ＰＣＵが行う制御手順を第２．３．４図のフローチ
ャートに従って説明する。
ャートに従って説明する。
第２図は本発明の座標入力手段の制御手順の概要である
。まずＸ座標を読み込み（ステップ１）、Ｘの値がエラ
ーかどうか判断しくステップ２）エラーならば再びＸ座
標の読み込みにいく。正常な値であれば次にＹ座標を読
み込み（ステップ３）、Ｙの値がエラーかどうか判断し
くステップ４）エラーならば再びＸ座標の読み込みから
再開する。
。まずＸ座標を読み込み（ステップ１）、Ｘの値がエラ
ーかどうか判断しくステップ２）エラーならば再びＸ座
標の読み込みにいく。正常な値であれば次にＹ座標を読
み込み（ステップ３）、Ｙの値がエラーかどうか判断し
くステップ４）エラーならば再びＸ座標の読み込みから
再開する。
正常な値であれば座標値（ｘ、 ｙ）の出力を行う（
ステップ５）。以後この動作を繰り返す。
ステップ５）。以後この動作を繰り返す。
第３図はＸ座標読み込み手順のフローチャートである。
Ｑｌ・Ｑ２をＯＦＦ、Ｑ３・Ｑ４をＯＮにして上下抵抗
板の電荷を放出し、電位を低レベル電圧とする（ステッ
プ６）。Ｑ２・Ｑ４をＯＮにして下ｇｖｃ板に電流を流
し電圧勾配を生じさせ、Ｑｌ、Ｑ２をＯＦＦにして上指
抗板を各電圧より遮断する（ステップ７）。アナログ／
デジタル変換を開始する（ステップ８）。上指抗板に応
力がかかり、下指抗板とある一点で接触していると、上
指抗板の電位は、接触点を介して徐々に電荷を蓄積しな
がら、接触点の電位へ落ち着いて行く。
板の電荷を放出し、電位を低レベル電圧とする（ステッ
プ６）。Ｑ２・Ｑ４をＯＮにして下ｇｖｃ板に電流を流
し電圧勾配を生じさせ、Ｑｌ、Ｑ２をＯＦＦにして上指
抗板を各電圧より遮断する（ステップ７）。アナログ／
デジタル変換を開始する（ステップ８）。上指抗板に応
力がかかり、下指抗板とある一点で接触していると、上
指抗板の電位は、接触点を介して徐々に電荷を蓄積しな
がら、接触点の電位へ落ち着いて行く。
ある一定時間待って（ステップ１４）、アナログ／デジ
タル変換器の変換値を読みだし、変数Ｗ１に格納する（
ステップ１５）。次にＱｌ−Ｑ２をＯＮ、Ｑ３・Ｑ４を
ＯＦＦにして上下抵抗板に電荷を蓄積し、電位を高レベ
ル電圧とする（ステップ６）。ステップ７〜９の手順を
そのまま繰り返しくステップ１２〜１４）、言売みだし
たアナログ／デジタル変換器の変換値を変数Ｗ２に格納
する（ステップ１５）。
タル変換器の変換値を読みだし、変数Ｗ１に格納する（
ステップ１５）。次にＱｌ−Ｑ２をＯＮ、Ｑ３・Ｑ４を
ＯＦＦにして上下抵抗板に電荷を蓄積し、電位を高レベ
ル電圧とする（ステップ６）。ステップ７〜９の手順を
そのまま繰り返しくステップ１２〜１４）、言売みだし
たアナログ／デジタル変換器の変換値を変数Ｗ２に格納
する（ステップ１５）。
格納されたＷｌ、Ｗ２の値の差をしきい値と比較しくス
テップ１６）以上であれば、上下抵抗板の接触抵抗が高
く不安定な状態として、変数Ｘにエラー値を格納しくス
テップ１９）、しきい値より小さければ変数ＸにＷｌと
Ｗ２の平均値を格納する（ステップ１８）。以上の手順
でＸ座標読み込みは行われる。
テップ１６）以上であれば、上下抵抗板の接触抵抗が高
く不安定な状態として、変数Ｘにエラー値を格納しくス
テップ１９）、しきい値より小さければ変数ＸにＷｌと
Ｗ２の平均値を格納する（ステップ１８）。以上の手順
でＸ座標読み込みは行われる。
第４図はＹ座標読み込み手順のフローチャートであるが
、第３図に於てＸをＹを読み替え、ＱｌとＱ２、Ｑ３と
Ｑ４、ＳＷＩとＳＷ２をそれぞれそっくり交換したもの
である。
、第３図に於てＸをＹを読み替え、ＱｌとＱ２、Ｑ３と
Ｑ４、ＳＷＩとＳＷ２をそれぞれそっくり交換したもの
である。
第５図は、第３図のＸ座標読み込み手順に於ける主抵抗
板の電位の変化の一例を図中３７の曲線によって図示し
たものである。図中２６の時点がステップ６、図中２７
の時点がステップ７、図中２８の時点がステップ１０、
図中２９の時点がステップ１１、図中３０の時点がステ
ップ１２、図中３１の時点がステップ１５に対応する。
板の電位の変化の一例を図中３７の曲線によって図示し
たものである。図中２６の時点がステップ６、図中２７
の時点がステップ７、図中２８の時点がステップ１０、
図中２９の時点がステップ１１、図中３０の時点がステ
ップ１２、図中３１の時点がステップ１５に対応する。
また図中２５がアナログ／デジタル変換器の変換値が格
納されたＷｌの値、図中２６がアナログ／デジタル変換
器の変換値が格納されたＷ２の値、図中２７がＷｌ、Ｗ
２の平均をとったＸの値を示している。
納されたＷｌの値、図中２６がアナログ／デジタル変換
器の変換値が格納されたＷ２の値、図中２７がＷｌ、Ｗ
２の平均をとったＸの値を示している。
第６図は主抵抗板に応力を印加する入力加重と、上下抵
抗板の接触抵抗の関係の一例を図中３８の曲線によって
図示したものである。
抗板の接触抵抗の関係の一例を図中３８の曲線によって
図示したものである。
第７図は、本発明の座標入力手段の各構成部を等価的な
電気素子に置き換えた回路図である。図中３２はＸ生電
極に高レベル電圧、Ｘ−電極に低レベル電圧を与えた下
指抗板を示す等価抵抗、図中３３は接触抵抗の等価抵抗
、図中３４はＹ生電極、Ｙ−電極を高・低レベル電圧よ
り遮断した主抵抗板を示す等価抵抗、図中３６はアナロ
グ／デジタル変換器の入力容量、上下抵抗板間の容量の
総和を等価的に示す等価コンデンサ、図中３６は電圧の
観測点を示す電圧計のシンボルである。第６図に示すよ
うに、接触抵抗は入力加重によって大きく変化する。従
って、入力加重が小さい場合、接触抵抗が増大し、第７
図の回路に於ける時定数は増大するため、前記Ｗ１、Ｗ
２の差も増大する。
電気素子に置き換えた回路図である。図中３２はＸ生電
極に高レベル電圧、Ｘ−電極に低レベル電圧を与えた下
指抗板を示す等価抵抗、図中３３は接触抵抗の等価抵抗
、図中３４はＹ生電極、Ｙ−電極を高・低レベル電圧よ
り遮断した主抵抗板を示す等価抵抗、図中３６はアナロ
グ／デジタル変換器の入力容量、上下抵抗板間の容量の
総和を等価的に示す等価コンデンサ、図中３６は電圧の
観測点を示す電圧計のシンボルである。第６図に示すよ
うに、接触抵抗は入力加重によって大きく変化する。従
って、入力加重が小さい場合、接触抵抗が増大し、第７
図の回路に於ける時定数は増大するため、前記Ｗ１、Ｗ
２の差も増大する。
従って入力加重が小さいことを検知してそのときの測定
値をエラーとすることができる。
値をエラーとすることができる。
本実施例では座標値の値を前記Ｗ１、Ｗ２の平均によっ
て推定し算出していたが。−回の座標読み取りを行う時
間中、入力加重が小さいが安定している場合、以下の手
段により高精度な真の座標値の推定が可能である。
て推定し算出していたが。−回の座標読み取りを行う時
間中、入力加重が小さいが安定している場合、以下の手
段により高精度な真の座標値の推定が可能である。
真の座標値をＸに代表させてＸとすると、まず前記Ｗ１
、Ｗ２は ＷＩ：Ｘ（１−ｅｘＰ（−Ｔｓ／Ｃ・Ｒ））
ＨＨＨ（１）Ｗ２：（Ｖ）Ｉ −Ｘｌ ｅｘｐ（−Ｔａ／Ｃ Ｒ１＋Ｘ （２） となる。ここでＶ）ｌは高レベル電圧の値、Ｃは前記等
価コンデンサの容量、Ｒは前記接触抵抗とし、一定とす
る。前記（１）、 （２）式よりＸ＝ＷＩ４＋／（ＶＨ
＋ＷＩ−Ｗ２） ・ ・ ・ （３）とな
り、上式によって推定を行う事ができる。
、Ｗ２は ＷＩ：Ｘ（１−ｅｘＰ（−Ｔｓ／Ｃ・Ｒ））
ＨＨＨ（１）Ｗ２：（Ｖ）Ｉ −Ｘｌ ｅｘｐ（−Ｔａ／Ｃ Ｒ１＋Ｘ （２） となる。ここでＶ）ｌは高レベル電圧の値、Ｃは前記等
価コンデンサの容量、Ｒは前記接触抵抗とし、一定とす
る。前記（１）、 （２）式よりＸ＝ＷＩ４＋／（ＶＨ
＋ＷＩ−Ｗ２） ・ ・ ・ （３）とな
り、上式によって推定を行う事ができる。
［発明の効果］
以上、述べたように本発明の座標入力手段を用いること
により、抵抗膜方式の座標入力装置の最大の欠点であっ
た、印加応力による読み取り値のばらつき等の不安定さ
を電磁方式の座標入力手段並に改善でき、本来安価、軽
量で、透明な抵抗膜を用いることにより表示装置と組合
せた高槻能う入出力装置ができる、アナログ／デジタル
変換器の分解能を向上させることだけで分解能の優れた
座標入力ができる、といった多くの利点と併せて幅広い
用途に用いることができるようになった。
により、抵抗膜方式の座標入力装置の最大の欠点であっ
た、印加応力による読み取り値のばらつき等の不安定さ
を電磁方式の座標入力手段並に改善でき、本来安価、軽
量で、透明な抵抗膜を用いることにより表示装置と組合
せた高槻能う入出力装置ができる、アナログ／デジタル
変換器の分解能を向上させることだけで分解能の優れた
座標入力ができる、といった多くの利点と併せて幅広い
用途に用いることができるようになった。
第１図は、本発明の一実施例の座標入力手段のハードウ
ェアを示す回路図。 第２図は、本発明の一実施例の座標入力手段の制御手順
の概要を示すフローチャート。 第３図は、本発明の一実施例の座標入力手段のＸ座標値
読み込み手順を示すフローチャート。 第４図は、本発明の一実施例の座標入力手段のＹ座標値
読み込み手順を示すフローチャート。 第５図は、第３図のＸ座標読み込み手順に於ける上紙抗
板の電位の変化の一例を示す図。 第６図は、上紙抗板に応力を印加する入力加重と、上下
抵抗板の接触抵抗の関係の一例を示す図。 第７図は、本発明の一実施例の座標入力手段の各構成部
を等測的な電気素子に置き換えた回路図。 １・・・上紙抗板 ２・・・下紙抗板 ３・・・Ｙ十電極 ４・・・Ｙ−電極 ５ ・ ・ ・Ｘ−電極 ６ ・ ・ ・Ｘ十電極 ７・・・ＮＰＮトランジスタＱ１ ８・・・ＮＰＮ ｌ−ランジスタＱ２ ９・・・ＰＮＰ ｌ−ランジスタＱ３ １０・・・ＰＮＰ トランジスタＱ４ １１．１２．１３．１４ ・・トランジスタの制御出力 １５・・・アナログスイッチ５Ｗ１ １６・・・アナログスイッチ５Ｗ２ １７．１８ ・・アナログスイッチの制御出力 １９・・・アナログ／デジタル変換器 ２０・・・ＰＣＵとアナログ／デジタル変換器間のイ
ンターフェース２１・・・プログラマ
ブルコントローラ部（ＰＣＵ） ２２・・・ＰＣＵと外部機器のインターフェース ２３・・・Ｗｌの値 ２４ ・ ２５ ・ ２６ ・ ２７ ・ ２８ ・ ２９ ・ ３０ ・ ３１ ・ ３２ ・ ３３ ・ ３４ ・ ３５ ・ ３６ ・ ３７ ・ ・ ３８ ・ ＷｌとＷ２の平均値 Ｗ２の値 ステップ６時点 ステップ７時点 ステップ１０時点 ステップ１１時点 ステップ１２時点 ステップ１５時点 下紙抗板を示す等価抵抗 接触抵抗を示す等価抵抗 上紙抗板を示す等価抵抗 アナログ／デジタル変換器の 入力容量、上下抵抗板間容量 の総和を示す等価コンデンサ ・上紙抗板の電位の観測点を示 す電圧計 ・Ｘ座標読み込み手順に於ける 上紙抗板の電位の変化を示す 曲線 ・上紙抗板に応力を印加する入 力加重と、 上下抵抗板の接触 抵抗の関係を示す曲線 以上
ェアを示す回路図。 第２図は、本発明の一実施例の座標入力手段の制御手順
の概要を示すフローチャート。 第３図は、本発明の一実施例の座標入力手段のＸ座標値
読み込み手順を示すフローチャート。 第４図は、本発明の一実施例の座標入力手段のＹ座標値
読み込み手順を示すフローチャート。 第５図は、第３図のＸ座標読み込み手順に於ける上紙抗
板の電位の変化の一例を示す図。 第６図は、上紙抗板に応力を印加する入力加重と、上下
抵抗板の接触抵抗の関係の一例を示す図。 第７図は、本発明の一実施例の座標入力手段の各構成部
を等測的な電気素子に置き換えた回路図。 １・・・上紙抗板 ２・・・下紙抗板 ３・・・Ｙ十電極 ４・・・Ｙ−電極 ５ ・ ・ ・Ｘ−電極 ６ ・ ・ ・Ｘ十電極 ７・・・ＮＰＮトランジスタＱ１ ８・・・ＮＰＮ ｌ−ランジスタＱ２ ９・・・ＰＮＰ ｌ−ランジスタＱ３ １０・・・ＰＮＰ トランジスタＱ４ １１．１２．１３．１４ ・・トランジスタの制御出力 １５・・・アナログスイッチ５Ｗ１ １６・・・アナログスイッチ５Ｗ２ １７．１８ ・・アナログスイッチの制御出力 １９・・・アナログ／デジタル変換器 ２０・・・ＰＣＵとアナログ／デジタル変換器間のイ
ンターフェース２１・・・プログラマ
ブルコントローラ部（ＰＣＵ） ２２・・・ＰＣＵと外部機器のインターフェース ２３・・・Ｗｌの値 ２４ ・ ２５ ・ ２６ ・ ２７ ・ ２８ ・ ２９ ・ ３０ ・ ３１ ・ ３２ ・ ３３ ・ ３４ ・ ３５ ・ ３６ ・ ３７ ・ ・ ３８ ・ ＷｌとＷ２の平均値 Ｗ２の値 ステップ６時点 ステップ７時点 ステップ１０時点 ステップ１１時点 ステップ１２時点 ステップ１５時点 下紙抗板を示す等価抵抗 接触抵抗を示す等価抵抗 上紙抗板を示す等価抵抗 アナログ／デジタル変換器の 入力容量、上下抵抗板間容量 の総和を示す等価コンデンサ ・上紙抗板の電位の観測点を示 す電圧計 ・Ｘ座標読み込み手順に於ける 上紙抗板の電位の変化を示す 曲線 ・上紙抗板に応力を印加する入 力加重と、 上下抵抗板の接触 抵抗の関係を示す曲線 以上
Claims (2)
- （１） ａ）電位レベルを他の回路に監視させ、また高・低２レ
ベルの電圧を印加させるための２つ以上の電極をもった
、対向する２枚の抵抗膜と、 ｂ）対向した抵抗膜上に、低レベル・高レベルの２種類
の電圧を前記電極に印加する手段と、ｃ）前記電極を、
前記２種類の電圧の双方から切断し、高インピーダンス
とする手段と、 ｄ）アナログ／デジタル変換手段とを持ち、ｅ）片側の
抵抗膜のある一方の電極に高レベルの電圧、もう一方の
電極に低レベルの電圧を印加し前記抵抗膜上に電圧勾配
を生じさせ、前記抵抗膜に対向する抵抗膜を高インピー
ダンスとし、抵抗膜上のある点に応力が加わった場合、
たわみによって接触した部分の電位を、高インピーダン
スにした抵抗膜の電極からアナログ／デジタル変換手段
によって読み取り、その値によって接触位置を数値化す
る座標入力手段に於て、 ｆ）座標値読み取り前に、前記２枚の抵抗膜双方に高ま
たは、低レベルのみの電圧を印加し、直後に座標値読み
取りを行う。次に前記２枚の抵抗膜双方に前記レベル以
外のもう一方の電圧を印加し、直後に座標値読み取りを
行い、さきに読み取った値と、あとに読み取った値とを
比較して、前記値の正当性を検査することを特徴とする
座標入力手段。 - （２） 前記、２つの値を用いて真の座標値を推定することを特
徴とする、請求項１記載の座標入力手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195875A JPH0359712A (ja) | 1989-07-28 | 1989-07-28 | 座標入力手段 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195875A JPH0359712A (ja) | 1989-07-28 | 1989-07-28 | 座標入力手段 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0359712A true JPH0359712A (ja) | 1991-03-14 |
Family
ID=16348441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195875A Pending JPH0359712A (ja) | 1989-07-28 | 1989-07-28 | 座標入力手段 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0359712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09120331A (ja) * | 1994-12-26 | 1997-05-06 | Samsung Display Devices Co Ltd | 位置座標認識装置および位置座標認識方法 |
| JP2014191516A (ja) * | 2013-03-27 | 2014-10-06 | Fujitsu General Ltd | 抵抗膜式タッチパネル装置 |
-
1989
- 1989-07-28 JP JP1195875A patent/JPH0359712A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09120331A (ja) * | 1994-12-26 | 1997-05-06 | Samsung Display Devices Co Ltd | 位置座標認識装置および位置座標認識方法 |
| JP2014191516A (ja) * | 2013-03-27 | 2014-10-06 | Fujitsu General Ltd | 抵抗膜式タッチパネル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581483A (en) | Interface circuitry for interconnecting touch tablet with a computer interface | |
| US6246394B1 (en) | Touch screen measurement circuit and method | |
| US8847896B2 (en) | Adaptive high dynamic range surface capacitive touchscreen controller | |
| US7812619B2 (en) | Capacitance measuring apparatus and capacitance measuring method | |
| JPS5866065A (ja) | 信号検出方法 | |
| US6208332B1 (en) | Resistance film tablet system capable of rapidly detecting a position of contact and method of controlling the same | |
| JPH0359712A (ja) | 座標入力手段 | |
| US11402275B2 (en) | Sensor apparatus | |
| CN109297397B (zh) | 静电换能器可动电极的厚度测量方法、装置以及系统 | |
| US5550329A (en) | Apparatus for driving a resistance film type input device | |
| JPH0433015A (ja) | 座標入力手段 | |
| JP2913395B2 (ja) | 静電容量型センサ | |
| CN115469145B (zh) | 一种微弱电流检测装置 | |
| JPS61118823A (ja) | 感圧形座標入力装置 | |
| US4939519A (en) | Apparatus for method and a high precision analog-to-digital converter | |
| JP2606068Y2 (ja) | タッチパネル装置 | |
| JP4879388B2 (ja) | タブレット装置 | |
| JPS61294534A (ja) | タツチパネル入力装置 | |
| JPH07152472A (ja) | 位置情報入力装置及び位置情報入力方法 | |
| JP2001265531A (ja) | タッチパネルシステムおよび電子機器 | |
| JPH05150890A (ja) | 位置読取装置 | |
| JPH04225177A (ja) | 半導体装置のスルーレート測定装置 | |
| JPH0559332U (ja) | 微小電流測定器 | |
| JPS63308630A (ja) | 位置検出装置 | |
| SU1422368A1 (ru) | Триггер Шмитта |