JPH0358152A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はマルチプロセッサシステムに関し、特にマルチ
プロセッサシステムに用いられるコモンメモリのメモリ
保護に関する。

従来技術 従来、マルチプロセッサシステムにおいては、第３図に
示すように、プロセッサ（ＣＰＵ）１１−Ｉ（ｉ−１．
２．・・・・・コ　ｎ）は各々アドレスバスｌ００とデ
ータバス１０７とメモリ書込み信号線１０２とメモリ読
出し信号線１０３とを介してコモンメモリ（ＭＥＭ）１
３に直接接続されており、どのプロセッサ１１−ｌから
でもコモンメモリ１３へのアクセスが可能となっていた
。

すなわち、各プロセッサ１１−１がコモンメモリ１３に
アクセスするために、バスアービタ（ＢＡＲＢ）１２に
バス使用権要求信号ｔｏｅ−ｉを送出すると、バスアー
ビタ１２の調停によりコモンメモリ１３へのアクセスが
許可されたプロセッサ１１−１にバス使用権割当て信号
１０１−１が送出され、該プロセッサ１１−Ｉがアドレ
スバスｌ００とデータバス１０７とメモリ書込み信号線
１０２とメモリ読出し信号線１０３とを介してコモンメ
モリ１３にアクセスするようになっていた。

このような従来のマルチプロセッサシステムでは、どの
プロセッサ１１−Ｉからでもコモンメモリ１３へのアク
セスが可能となっていたので、たとえば２つのプロセッ
サ間でのみ通信を行うためにコモンメモリ１３を使用す
るようなとき、コモンメモリ１３の特定エリアを特定の
プロセッサだけがアクセスできるようにすることができ
ないという欠点がある。

このため、特定のプロセッサ以外のプロセッサから故意
または過失によりコモンメモリ１３の特定エリアがアク
セスされると、コモンメモリ１３の特定エリアのデータ
が破壊されたり、あるいはデータが盗まれることがある
。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、コモンメモリの特定エリアを特定のプロ
セッサだけがアクセスできるように保護することができ
るマルチプロセッサシステムの提供を目的とする。

発明の溝威 本発明によるマルチプロセッサシステムは、複数のプロ
セッサ各々からアクセス可能なコモンメモリを有するマ
ルチプロセッサシステムであって、前記コモンメモリの
アドレスに対応して設定され、前記コモンメモリに対す
るアクセスを許可するプロセッサ番号を登録する登録手
段と、前記コモンメモリに対してアクセスするプロセッ
サのプロセッサ番号と、該プロセッサによりアクセスさ
れる前記コモンメモリのアドレスによって前記登録手段
から読出されたプロセッサ番号とを比較する比較手段と
、前記比較手段の比較結果が不一致を示すとき、該プロ
セッサによる前記コモンメモリへのアクセスを抑止する
抑止手段とを有することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例のＩＩ戊を示すブロック図で
ある。図において、テーブル（ＴＢＬ）１．２にはコモ
ンメモリ（図示せず）のアドレスに対応して、コモンメ
モリへのアクセスを許可するプロセッサ（図示せず）の
プロセッサ番号が登録されている。

尚、テーブル１，２にはコモンメモリの１番地毎にプロ
セッサ番号を登録してもよいが、コモンメモリの上位ア
ドレス毎にプロセッサ番号を登録し、その上位アドレス
によって指定されるエリア毎にアクセスを許可するよう
にしてもよい。

テーブル１．２はプロセッサからコモンメモリへのアド
レスがアドレスバスｌ００を介して人力されると、該ア
ドレスに対応するプロセッサ番号をテーブル出力信号１
１１．１１２として比較回路（ＣＯＭＰ）４．５に出力
する。

エンコーダ（ＥＮＣ）３はコモンメモリへのアクセスを
調停するバスアービタ（図示せず）からプロセッサへの
バス使用潅割当て信号１０１−１　　（　ｉ−１．２，
　・・・・・・，ｎ）をエンコードし、現在コモンメモ
リを使用しているプロセッサのプロセッサ番号をエンコ
ーダ出力信号１１３として比較回路４５に出力する。

比較回路４．５は夫々テーブル１　２のテーブル出力信
号ｉｌｌ，１１２とエンコーダ３のエンコーダ出力信号
１１３とを、すなわちコモンメモリにアクセスするプロ
セッサのプロセッサ番号と該プロセッサからのアドレス
によりテーブル１．２から読出されたプロセッサ番・号
とを比較し、その比較結果信号１１４．１１５をオア回
路６に出力する。

オア回路６は比較回路４．５各々からの比較結果信号１
１４．１１５の論理和をとり、その演算結果信号１１Ｂ
をアンド回路７．８に出力する。

アンド回路７はメモリ書込み信号線１０２を介して入力
されるプロセッサからコモンメモリへのメモリ書込み信
号と、オア回路６の演算桔果信号ＩＩＢとの論理積をと
り、その演算結果を書込み信号１０４としてコモンメモ
リに出力する。

アンド回路８はメモリ読出し信号線１０３を介して人力
されるプロセッサからコモンメモリへのメモリ読出し信
号と、オア回路６の演算結果信号ｌ１Ｂとの論理積をと
り、その演算結果を読出し信号１０５としてコモンメモ
リに出力する。

第２図は本発明の一実施例のシステム構戊を示すブロッ
ク図である。図において、メモリ保護回路（ＭＭＣ）１
０は各プロセッサ（ＣＰＵ）１１−１からコモンメモリ
（ＭＥＭ）１Ｂへのアクセスのうち、コモンメモリ１３
へのアクセスを許可するプロセッサ１１−ｌからのメモ
リ書込み信号あるいはメモリ読出し信号だけを有効とし
、コモンメモリ１３を無差別なプロセッサ１１−■の書
込み読出しから保護している。尚、メモリ保護回路１０
は第１図に示すような構或となっている。

プロセッサ１１−ｉは各々アドレスバスｌ００とデータ
バス１０７とメモリ書込み信号線１０２とメモリ読出し
信号線１０３とを介してコモンメモリ１３に接続されて
いる。

バスアービタ（ＢＡＲＢ）１２は各プロセッサ１１−１
がコモンメモリ１３にアクセスするために出力するバス
使用権要求信号１０６−１を受付け、優先順位および到
達した順番によりコモンメモリ１３へのアクセスを許可
するプロセッサ１１−１を決定し、そのプロセッサ１１
−１にバス使用権割当て信号ｉｏｔ−＋を送出する。

バスアービタ１２からバス使用惟割当て信号１０１−１
が送られてきたプロセッサ１１−１は、アドレスバスｌ
００とデータバス１０７とメモリ書込み信号線１０２と
メモリ読出し信号線１０３とを介してメモリ保護回路１
０の制御によりコモンメモリ１３にアクセスする。

これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。

たとえば、プロセッサ１　１−１．　　１１−２間での
み通信を行うためにコモンメモリ１３を使用するような
場合、その通信を行うために設定されたコモンメモリ１
３の特定エリアを示すアドレスに対応してテーブル１に
プロセッサ１１−１のプロセッサ番号を登録し、テーブ
ル２にプロセッサ１１−２のプロセッサ番号を登録する
ものとする。

プロセッサ１１−１がコモンメモリ１３をアクセスする
ためにバス使用権要求信号ｔｏｅ−ｔをバスアービタ１
２に出力し、プロセッサ１１−１がバスアービタ１２か
らのバス使用権割当て信号ｔｏｔ−ｔを受取ると、この
ときのバス使用檄割当て信号１０１−ｌがエンコーダ３
でエンコードされ、プロセッサ１］一■のプロセッサ番
号がエンコーダ出力信号１１３として比較回路４，５に
出力される。

このとき、テーブル１．２にはプロセッサ１１−ｔから
コモンメモリ１３へのアドレスがアドレスバスｌ００を
介して人力されるので、テーブル１は該アドレスに対応
するプロセッサ１１−ｌのプロセッサ番号をテーブル出
力信号ｌｉｌとして比較回路４に出力し、テーブル２は
該アドレスに対応するプロセッサ１１−２のプロセッサ
番号をテーブル出力信号１１２として比較回路５に出力
する。

よって、比較回路４はテーブル１のテーブル出力信号１
１１とエンコーダ３のエンコーダ出力信号１１３とが一
致するので、比較結果信号１１４として“１”をオア回
路６に出力し、比較回路５はテーブル２のテーブル出力
信号１１２とエンコーダ３のエンコーダ出力信号ｔｔａ
とが一致しないので、比較結果信号１１５として“０”
をオア回路６に出力する。

これにより、オア回路６は演算結果信号１１Ｂとして“
１′″をアンド回路７，８に出力する。

したがって、プロセッサ１１−１からコモンメモリ１３
へのアクセスがデータの書込みであれば、アンド回路７
からコモンメモリ１３に書込み信号１０４として“１”
が出力され、データの読出しであれば、アンド回路８か
らコモンメモリ１３に読出し信号１０５として“１”が
出力される。

尚、プロセッサ１１−２がコモンメモリ１３の特定エリ
アをアクセスする場合には、比較回路５で一致が検出さ
れることにより、上述の処理と同様にしてプロセッサ１
１−２によるコモンメモリ１３の特定エリアへのアクセ
スが行われる。

一方、テーブル１．２においてプロセッサ１１−１．１
１−２のプロセッサ番号が登録されているアドレスがア
ドレスバス１００を介してプロセッサ．１１−ｎから入
力されると、テーブル１からは該アドレスに対応するプ
ロセッサ１１−１のプロセッサ番号がテーブル出力信号
ｔｉｔとして比較回路４に出力され、テーブル２からは
該アドレスに対応するプロセッサ１１−２のプロセッサ
番号がテーブル出力信号１１２として比較回路５に出力
される。

また、エンコーダ３ではバスアービタ１２からプロセッ
サ１１−ｎへのバス使用権割当て信号１０１−ｎがエン
コードされ、プロセッサ１１−ｎのプロセッサ番号がエ
ンコーダ出力信号１１３として比較回路４，５に出力さ
れる。

よって、比較回路４．５ではプロセッサ番号の不一致が
検出され、比較回路４，５からオア回路６に比較結果信
号１１４，１１５として′０”が出力される。

これにより、オア回路６は演算結果信号１ｌ６として“
０”をアンド回路７．８に出力し、プロセッサ１１−ｎ
からのメモリ書込み信号あるいはメモリ読出し信号はア
ンド回路７．８で抑止される。

したがって、プロセッサ１１−ｎはコモンメモリ１３の
特定エリアに対してアクセスすることができなくなる。

このように、ジモンメモリ１３のアドレス各々に対して
アクセスを許可するプロセッサ番号をテーブル１，２に
登録しておき、現在コモンメモリ１３にアクセスしよう
としているプロセッサ１１−１のプロセッサ番号と、該
プロセッサ１１−ｉがアクセスしようとしているアドレ
スによってテーブル１．２から読出されたプロセッサ番
号とを比較回路４．５で比較し、その比較により不一致
が検出されたときに該プロセッサ１１−Ｉからのメモリ
書込み信号あるいはメモリ読出し信号をアンド回路７，
８で抑止するようにすることによって、コモンメモリ１
３の特定エリアへの特定のプロセッサ以外のプロセッサ
からのアクセスを排除することができる。

よって、コモンメモリ１３の特定エリアのデータが破壊
されたり、あるいはデータが盗まれることを防ぐことが
でき、コモンメモリ１３の特定エリアを特定のプロセッ
サ１１−１だけがアクセスできるように保護することが
できる。

発明の効果 以上説明したように本発明によれば、コモンメモリのア
ドレスに対応して、そのコモンメモリに対するアクセス
を許可するプロセッサ番号を登録手段に登録しておき、
コモンメモリに対してアクセスするプロセッサのプロセ
ッサ番号と、該プロセッサによりアクセスされるコモン
メモリのアドレスによって登録手段から読出されたプロ
セッサ番号との比較結果が不一致を示すときに該プロセ
ッサによるコモンメモリへのアクセスを抑止するように
することによって、コモンメモリの特定エリアを特定の
プロセッサだけがアクセスできるように保護することが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構或を示すブロック図、第
２図は本発明の一実施例のシステム溝戊を示すブロック
図、第３図は従来例のシステム構成を示すブロック図で
ある。 主要部分の符号の説明 １．２・・・・・・テーブル ３・・・・・・エンコーダ ４．５・・・・・・比較回路 ６・・・・・・オア回路 ７，８・・・・・・アンド回路 １０・・・・・・メモリ保護回路 １−１〜１１−ｎ・・・・・・プロセッサ１３・・・・
・・コモンメモリ

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセッサ各々からアクセス可能なコモン
   メモリを有するマルチプロセッサシステムであって、前
   記コモンメモリのアドレスに対応して設定され、前記コ
   モンメモリに対するアクセスを許可するプロセッサ番号
   を登録する登録手段と、前記コモンメモリに対してアク
   セスするプロセッサのプロセッサ番号と、該プロセッサ
   によりアクセスされる前記コモンメモリのアドレスによ
   って前記登録手段から読出されたプロセッサ番号とを比
   較する比較手段と、前記比較手段の比較結果が不一致を
   示すとき、該プロセッサによる前記コモンメモリへのア
   クセスを抑止する抑止手段とを有することを特徴とする
   マルチプロセッサシステム。