JPH0358037U - - Google Patents
Info
- Publication number
- JPH0358037U JPH0358037U JP1989118926U JP11892689U JPH0358037U JP H0358037 U JPH0358037 U JP H0358037U JP 1989118926 U JP1989118926 U JP 1989118926U JP 11892689 U JP11892689 U JP 11892689U JP H0358037 U JPH0358037 U JP H0358037U
- Authority
- JP
- Japan
- Prior art keywords
- delay
- state
- input signal
- switching elements
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Pulse Circuits (AREA)
Description
第１図は本考案の実施例による遅延時間調整回
路の回路図、第２図は第１図の回路の動作波形時
、第３図は第１図中のナンドゲートの内部構成を
示す回路図である。 主要部分の符号の説明、１０……ナンドゲート
、２１〜２Ｎ……オアゲート。
路の回路図、第２図は第１図の回路の動作波形時
、第３図は第１図中のナンドゲートの内部構成を
示す回路図である。 主要部分の符号の説明、１０……ナンドゲート
、２１〜２Ｎ……オアゲート。
Claims (1)
- 各々が制御端子を有すると共に所定の閾電圧を
有し、前記制御端子以外の端子が直列に接続され
たスイツチング素子群と、入力信号が第１の状態
から第２の状態に変化する前に遅延させるべき時
間に応じた数のスイツチング素子の制御端子に対
して前記第２の状態の前記入力信号と同等の信号
を予め印加する遅延制御手段とを含み、前記遅延
制御手段により少なくとも信号が印加されていな
い残りのスイツチング素子の制御端子に前記入力
信号を印加して、直列に接続された前記素子群の
両端から遅延出力を導出するようにしたことを特
徴とする遅延時間調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989118926U JPH0358037U (ja) | 1989-10-11 | 1989-10-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989118926U JPH0358037U (ja) | 1989-10-11 | 1989-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358037U true JPH0358037U (ja) | 1991-06-05 |
Family
ID=31667067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989118926U Pending JPH0358037U (ja) | 1989-10-11 | 1989-10-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358037U (ja) |
-
1989
- 1989-10-11 JP JP1989118926U patent/JPH0358037U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59182747U (ja) | インタ−フエ−ス回路 | |
| JPH0358037U (ja) | ||
| JPS599641U (ja) | 負荷関閉制御回路 | |
| JP2557866Y2 (ja) | 信号切換回路 | |
| JPH0434616Y2 (ja) | ||
| JPS6251825U (ja) | ||
| JPS61168425U (ja) | ||
| JPS61128833U (ja) | ||
| JPS61156332U (ja) | ||
| JPS59161736U (ja) | 可変遅延回路 | |
| JPH0373040U (ja) | ||
| JPS62177128U (ja) | ||
| JPH0467820U (ja) | ||
| JPS58104031U (ja) | トリガ回路 | |
| JPS6183336U (ja) | ||
| JPH0286031U (ja) | ||
| JPS599640U (ja) | トランジスタ駆動回路 | |
| JPS6050537U (ja) | パルス発生装置 | |
| JPS6124666U (ja) | オシロスコ−プ | |
| JPS63185115A (ja) | パルス遅延回路 | |
| JPH01173686U (ja) | ||
| JPS63152317U (ja) | ||
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS633630U (ja) | ||
| JPS60181927U (ja) | 保護機能付トランジスタスイツチング回路 |