JPH0357334A - データ通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ通信制御装置さらにはビット同期の通信
方式すなわちＨＤＬＣ（Ｈｉｇｈ　　Ｌａｖｅｌ　　Ｄ
ａｔａ　　Ｌｉｎｅ　　Ｃｏｍｔｒｏｌ）方式のデータ
通信を可能とするデータ通信制御装置に関し、例えば通
信制御プロトコル用の半導体集積回路に適用して有効な
技術に関するものである．〔従来技術〕 ホスト通信機能モジュールと端末通信機能モジュールと
の間でデータ通信を行う場合の通信規約すなわち通信プ
ロトコルもしくはデータ伝送制御手順としては、所謂Ｒ
ＡＳＩＣ（ベーシック）制御手順やＨＤＬＣ制御手順、
さらにはＩＳＤＮ（インテグレーテッド・サービス・デ
ィジタル・ネットワーク）用のＬＡＰＤ（リンク・アク
セス・プロンジャ・Ｄチャネル）制御手順やＬＡＰＢ（
リンク・アクセス・プロトコル・バランスタイプ）制御
手順など各種伝送制御手順が採用されている．これらデ
ータ伝送制御手順は、基本的にデータリンクの確立，通
信相手の確認、伝送誤りの検査，受信確認などを規定し
ている． 斯るデータ伝送制御手順に従ってデータ通信を行う場合
，ホスト通信機能モジュールや端末通信機能モジュール
に含まれる通信制御装置がデータ伝送手順やその他の制
御を支援する． ところでＨＤＬＣ方式においては，第２図に示されるよ
うに、フレームの開始を示す１バイトのフラグＦ、自局
又は相手局を示す２バイトのアドレスフィールドＡｆ．
ＩＩ数バイトの制御フィールド及び情報フィールドＣ＋
Ｉ．伝送誤り検査用の２バイトの付加コードから戒るフ
レームチェックシーケンスＦＣＳ、及びフレームの終わ
りを示す１バイトのフラグＦによってフレームが構威さ
れ，フレームの区切りをフラグＦによって識別できるよ
うになっている．また、このＨＤＬＣ方式のデータ通信
を可能とする通信回線のアイドル状態においては，第３
図に示されるように、エバイトのフラグＦが連続してデ
ータ伝送路に載せられる．ここでこの１バイトのフラグ
Ｆは、例えば“Ｏ１１１１１１０”なる８ビットシリア
ルパターンである。

このＨＤＬＣ方式においては、受信時にショートフレー
ムが検出されると，受信バッファに当該ショートフレー
ムに係る受信データを書込まないようにしている．ショ
ートフレームは、１バイトを８ビットとした場合に７ビ
ット以下とされる．尚、ＨＤＬＣ方式におけるデータ通
信制御について記載された文献の例としては，μＰＤ７
２００１ユーザーズ・マニュアル（日本電気〔株〕１９
８６年６月発行）がある． 〔発明が解決しようとする課題〕 しかしながらＨＤＬＣ方式におけるデータ通信制御を可
能とする従来装置においては，エバイト以上のデータが
ショートフレームとされないため、例えば第４図に示さ
れるように，アイドリング時の連続するフラグＦの一部
がビット反転し，例えば“０１１０１１１０”となった
場合，それはフラグとは認識されず、正規のデータと区
別がつかなくなってしまう．この結果、当該ビット反転
による偽データがプロトコル処理に付され、当該ノード
における無意味な処理が増大してしまう．本発明の目的
は、フラグビット反転による偽データを無視できるデー
タ通信制御装置を提供することにある． 本発明の前記ならびにそのほかの目的と新規な特徴は，
本明細書の記述及び添付図面から明らかになるであろう
． 〔課題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである．すなわち、入力
フレームにおいて互いに近傍するフラグ間の語長が通信
データの単位語長に等しい場合に当該フレームを無視す
るフレーム判別手段を設けてデータ通信制御装置を構成
するものである．ここで上記フレーム判別手段によって
ショートフレームをも判別可能とするには，互いに近傍
するフラグ間の語長が通信データの単位語長以下である
場合に当該フレームを無視するようにするとよい．また
、上記のフレーム無視の結果として，受信データを格納
する記憶手段への受信データ書込みを禁止するようにす
るとよい．〔作　用〕 上記した手段によれば、互いに近傍するフラグ間の語長
が通信データの単位語長に等しい場合に当該フレームが
無視され、このことが、フラグビット反転による偽デー
タを，ｔ！視するように作用する． 〔実施例〕 第ｌ図には本発明の一実施例である通信制御用のプロト
コルコントローラが概略的に示されている．同図に示さ
れるプロトコルコントローラｌは、特に制限されないが
、送受信データや各種パラメータなどを格納するメイン
メモリ３やホストプロセッサ４などの上位レイヤとのイ
ンタフェース、並びに通信回ＭＴＬ，ＲＬにて送受信さ
れる情報に対するＨＤＬＣ系のプロトコル処理を行うも
のであり、公知の半導体集積回路製造技術によってシリ
コン基板のような１つの半導体基板に形或されている． このプロトコルコントローラ１は、送信用データ伝送ラ
イン１６と送信用クロック伝送ライン１７とを有する送
信回線ＴＬ及び受信用データ伝送ライン１４と受信用ク
ロック伝送ライン１５とを有する受信回Ｉ！ＲＬを介し
てその他の端末局に接続される回線制御部６を備え、更
にホストプロセッサ４などの上位レイヤとの間でコマン
ドやステータスをやりとりするためのコマンド・ステー
タスインタフェース７，直接メインメモリ３などとの間
でデータ転送を行うためのダイレクト・メモリ・アクセ
ス・コントローラ８、回線制御部６によるデータ送受信
に必要なプロトコル処理のためのワーク領域や各種制御
情報の格納領域，さらには入力フレームに対する応答フ
レームやコマンドに対する応答ステータスが出力待ちさ
れるときにそれらを順番にキューイングする出力キュー
の形或領域にされるＲＡＭ　（ランダム・アクセス・メ
モリ）９，及びプロトコルコントローラ１の内部を全体
的に制御するＣＰＵ　（セントラル・プロセッシング・
ユニット）１０．及び回４１ＩＩＪ御部６におけるデー
タ伝送ｆＩＩＪ＃手順を規定するための通信プロトコル
処理プログラムやその他通信制御ＬＳＩ全体を制御する
ためのマイクロプログラムを保有するマイクロＲＯＭ　
（リード・オンリ・メモリ）１１．及び送受信すべきデ
ータを先入れ先出し形式で蓄えるＦＩＦＯ（ファースト
インファーストアウト）パッファ工２を備える．ここで
このＦＩＦ○バッファ１２が本発明における記憶手段の
一例であり，またこの記憶手段へのデータ書込みを制御
する書込み制御手段は上記ＣＰＵ１０によって機能的に
実現される． このプロトコルコントローラ１は、データ伝送路１３か
ら入力されるフレームと，ホストプロセッサ４から供給
されるコマンドを内部で処理し，入力フレームに対して
は応答フレームを、そしてコマンドに対しては応答ステ
ータスを生成する．入力フレームに対する処理は、その
フレームの種類を解読してフィールドを切り分け、その
フレームの種類に応ずる処理をＣＰＵＩＯに与えたり、
情報フィールドのデータをＦＩＦＯバッファ１２に与え
たりすることである．そしてこの処理の結果に対しては
応答フレームが生成される．上位レイヤから与えられる
コマンドはリンク設定コマンドや送信起動コマンドなど
であり、ＣＰＵＩＯはそのコマンドを実効した処理結果
に応じて応答ステータスを生或する．このようにして生
成された応答フレームや応答ステータスが出力待ちにさ
れる場合、それら出力待ちの応答フレームや応答ステー
タスは順番にＲＡＭ９にキューイングされる．キューイ
ングされる情報数即ちトランザクション数は出力キュー
の記憶容量やプロトコルコントローラ１の処理能力との
関係で制限が有り、その出力キューにキューイングされ
ているトランザクション数が所定のしきい値に達すると
内部ビジー状態を外部に通知して、当該プロトコルコン
トローラ１に対するフレームやコマンドの供給を制限す
る．この状態で，出力待ちの応答フレームやステータス
の返送処理を行い、これによって、トランザクション数
が所定の解除しきい値以下になると，プロトコルコント
ローラエはビジー状態を解除して通常モードで動作可能
になる．斯るビジー状態の発生／解除の制御はＣＰＵＩ
ＯがマイクロＲＯＭｌｌに含まれるマイクロプログラム
に基づいて行う． 上記の入力フレームに対する処理は、回線制御部６の機
能の一部たる回線制御手段６ａによって行われる．更に
本実施例においてこの回線制御部６は、受信回線ＲＬか
ら取込まれたフレームを判別する機能としてフレーム判
別手段６ｂを有する．このフレーム判別手段６ｂは、互
いに近傍するフラグ間の語長が通信データの単位語長（
１バイト）に等しい場合を判別し、当該フレームを無視
する旨をＣＰＵＩＯに伝える．これにより、ＣＰＵＩＯ
は、当該受信データが正規のデータでないことを認識し
、当該フレームに対する所定のプロトコル処理の実行を
阻止する。例えば、通常のプロトコル処理に従えば、受
信フレームに対する何らかの異常は応答フレームとして
送信元に返送されたり、上位装置に通知されたりするこ
とになるが、フラグの不所望なビット反転によって検出
されるフレームは、内外において無意味なフレームとみ
なされ、それに対する外部や上位装置への積極的応答は
行われない．この場合に例えばＣＰＵＩＯは，書込み禁
止信号１４をアクティブとし，これによって当該入力フ
レームに含まれる情報をＦＩＦＯバッファ１２に書込む
動作を阻止する。

次に上記フレーム判別手段６ｂによる判別処理について
詳述する． 上記フレーム判別手段６ｂは、常時フラグＦを検出する
とともに，互いに近傍するフラグＦ間の語長を計測する
．フラグＦの検出は、ロジック信号の１，０の組合せを
判別することで行われ、またフラグＦ間の語長計測は、
一つのフラグＦが検出されてから次のフラグＦが検出さ
れるまでの間の受信用クロックを計数することによって
行われる．ここで，通信データの単位語長すなわち１バ
イトを８ビットとすると、第２図においてアドレスフィ
ールドＡｆが１６ビット、制御フィールド及び情報フィ
ールドＣ＋Ｉが８ビット以上、フレームチェックシーケ
ンスＦＣＳがｌ６ビットであることから，正規のフレー
ムにおけるフラグＦ間の語長１８は４０ビット（５バイ
ト）以上となる。

他方，第４図に示されるように、フラグＦのビット反転
による偽データにおいてフラグＦ間の語長は８ビット（
１バイト）であるから、互いに近傍するフラグＦ間の語
長を計測することにより、当該フレームが正規のものか
あるいは偽データに係るものかを容易に判別できる。本
実施例においてフレーム判別手段６ｂは，互いに近傍す
るフラグＦ間の語長を受信用クロックに基づいて計測し
、この計測結果に基づいて当該フレームの真偽を判別す
る．そしてこの判別において当該フレームが正規のフレ
ームであると判断した場合には、上記ＣＰＵＩ　Ｏにそ
の旨を伝達し，入力フレームに対するプロトコル処理の
実行を許容する．しかし当該フレームが偽データに係る
ものであると判断した場合には．ＣＰＵＩＯにその旨を
伝達してプロトコル処理の実行を阻止する。

上記実施例によれば以下の作用効果を得ることができる
。

（１）互いに近傍するフラグＦ間が通信データの単位語
長に等しい場合に当該フレームが無視されるので、フラ
グのビット反転により偽データが生じた場合でも，この
偽データを無視することができる． （２）上記（１）の効果より、プロトコルコントローラ
１での無意味な処理を排除でき、特にＣＰＵＩＯの負荷
軽減が図れる． 以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る． 例えば上記実施例ではフレーム判別手段６ｂにおいて、
近傍するフラグＦ間の語長が通信データの単位語長に等
しい場合に当該フレームを無視するようにしたが、近傍
するフラグＦ間の語長が通信データの単位語長以下であ
る場合（等しい場合を含む）に当該フレームを無視する
ようにしてもよい．この場合には，フレーム判別手段６
ｂにおいてショートフレームをも判別することができる
．また、フレーム判別手段をＣＰＵＩＯによって機能的
に実現することもできる．更に上記実施例では１バイト
を８ビットとしたが、ｌバイトを８ビット以外例えばｌ
６ビットとした場合でも本発明を適用できる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である通信制御用のプロト
コルコントローラに適用した場合について説明したが、
本発明はそれに限定されるものではなく、例えば通信チ
ャネルを含むシングルチップマイクロコンピュータや通
信用ボードなどにも適用することができる．本発明は少
なくともフラグのビット反転による偽データを無視でき
る条件のものに適用することができる。

〔発明の効果〕

本願において開示されている発明のうち代表的なものに
よって得られる効果を簡単に説明すれば、下記の通りで
ある． すなわち、受信フレームにおいて互いに近傍するフラグ
間の語長が通信データの単位語長に等しい場合に当該フ
レームが無視されるので、フラグのビット反転により偽
データが生じた場合でも、この偽データを無視すること
ができる。

また，受信フレームにおいて互いに近傍するフラグ間の
語長が通信データの単位語長以下である場合に当該フレ
ームを無視するようにした場合には、フラグのビット反
転による偽データの無視とともにショートフレームをも
無視することができる。

更に上記フレーム無視の際に書込み制御手段に対して受
信データの記憶手段への書込み禁止を要求することによ
り、偽データの上位レイヤでの処理を排除できる．

【図面の簡単な説明】

第１図は本発明の一実施例であるプロトコルコントロー
ラのブロック図、 第２図は正規の通信データのフレーム構成説明図， 第３図は通信回線のアイドル状態におけるフラグ説明図
、 第４図はフラグのビット反転に起因する偽データの発生
説明図である。 １・・・プロトコルコントローラ、６・・・回線制御部
、６ａ・・・回線制御手段、６ｂ・・・フレーム判別手
段、ＩＯ・・・ＣＰＵ．１２・・・ＦＩＦＯバッファ、
１３・・・データ伝送路．

Claims (1)

1. 【特許請求の範囲】 １、データ伝送路上のフレームの区切りをフラグによっ
   て識別するデータ通信を可能とするデータ通信制御装置
   において、互いに近傍するフラグ間の語長が通信データ
   の単位語長に等しい場合に当該フレームを無視するフレ
   ーム判別手段を有することを特徴とするデータ通信制御
   装置。 ２、上記フレーム判別手段は、互いに近傍するフラグ間
   の語長が通信データの単位語長以下である場合に当該フ
   レームを無視する請求項１記載のデータ通信制御装置。 ３、受信データを格納する記憶手段と、この記憶手段へ
   のデータ書込みを制御する書込み制御手段とを有し、こ
   の書込み制御手段は、上記フレーム無視の際に上記記憶
   手段への受信データの書込みを禁止する請求項１又は２
   記載のデータ通信制御装置。