JPH0356930A - 液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、液晶表示装置およびその製造方法に係り，特
に、薄膜トランジスタ等を使用したアクティブ・マトリ
クス方式の液晶表示装置のスペーサ材に関する。 〔従来の技術〕 アクティブ・マトリックス方式の液晶表示装置は、マト
リクス状に配列された複数の画素電極の各々に対応して
非線形素子（スイッチング素子）を設けたものである。 各画素における液晶は理論的には常時廓動（デューティ
比１．０）されているので、時分割酩動方式を採用して
いる、いわゆる単純マトリクス方式と比べてアクティブ
方式はコントラストが良く，特にカラーでは欠かせない
技術となりつつある．スイッチング素子として代表的な
ものとしては薄膜トランジスタ（ＴＰＴ）がある。 第１１図に示すように、液晶表示装置の液晶表示部を構
成する上下透明ガラス基板ＳＵＢＩ、ＳＵＢ２間に封入
される液晶層ＬＣの厚みを一定にするために両基板間に
スペーサ材ＳＰが介在されているが、従来は、カラーフ
ィルタＦＩＬが形威された上部透明ガラス基板ＳＵＢ２
，または薄膜トランジスタ（図示せず）が形或された下
部透明ガラス基板ＳＵＢ↓のどちらか一方の表示画面全
体にプラスチック等から戊る小さな球状または円柱状の
スペーサ材ＳＰを分敗していた。従来のスペーサ材分散
方法は、多数のスペーサ材を混合した水または他の溶液
をスプレーにより透明ガラス基板上に吹き付けることに
よりスペーサ材を基板上に一様に分散していた。 なお、ＴＰＴを使用したアクティブ・マトリクス液品表
示装置は、例えば「冗長構或を採用した１２．５型アク
ティブ・マトリクス方式カラー液晶ディスプレイ」、日
経エレクトロニクス、１９３〜２１０頁、１９８６年１
２月１５日，日経マグロウヒル社発行、で知られている
。 〔発明が解決しようとする課題〕 従来は、プラスチック等から戊る小さな球状のスペーサ
材（プラスチックビーズ）を透明ガラス基板の表示画面
全体に一様に分散させるので、有効表示部にもスペーサ
材が分散され、またスペーサ材は透明なのでスペーサ材
を通して光もれが生じ，スペーサ材の分散密度が高かっ
たりスペーサ材が密集したりすると、点欠陥が生じたり
コントラスト比が低下する問題があった。 本発明の目的は、有効表示部にスペーサが付着しないよ
うにし、スペーサ材を通しての光もれを防止できる液晶
表示装置およびその製造方法を提供することにある。 〔課題を解決するための手段〕 上記の課題を解決するために、本発明の液晶表示装置は
、カラーフィルタおよび遮光膜が選択的に設けられた第
１の透明基板と、第２の透明基板と、上記第１の透明基
板と上記第２の透明基板との間に封入された液晶とを具
備し、かつ上記液晶の厚みを規定するスペーサ材が上記
遮光膜と上記第２の透明基板との間に選択的に設けられ
ていることを特徴とする。 また、液晶表示装置の製造方法は、透明基板上に４電膜
から成る遮光膜を選択的に設ける工程と、上記遮光膜に
所定の電圧を印加してスペーサ材を静電吸着させる工程
とを含むことを特徴とする。 〔作用〕 本発明の液晶表示装置では、スペーサ材カ第１の透明基
板上の遮光膜と第２の透明基板との間に選択的に設けら
れ，従来のようにスペーサ材が有効表示部に存在しない
ので、スペーサ材による光もれが生じず、点欠陥が生じ
たりコントラスト比が低下することがない。 また、本発明の液晶表示装置の製造方法では、スペーサ
材を遮光膜部分のみに静電吸着させることにより、スペ
ーサ材を第１の透明基板上の遮光膜と第２の透明基板と
の間に設けることができるので、スペーサ材による光も
れを防止し、点欠陥やコントラスト比の低下を防止でき
る。 本発明の他の目的および特徴は図面を参照した以下の説
明から明らかとなるであろう。 〔実施例〕 以下、本発明の構或について，アクティブ・マトリクス
方式のカラー液晶表示装置に本発明を適用した実施例と
ともに説明する。 なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第２Ａ図は本発明が適用されるアクティブ・マトリクス
方式カラー液晶表示装置の一画素とその周辺を示す平面
図であり、第２Ｂ図は第２Ａ図の■Ｂ−ｎＢ切断線にお
ける断面と表示パネルのシール部付近の断面を示す図で
あり、第２Ｃ図は第２Ａ図のｎｃ−ｎｃ切断線における
断面図である。 また、第３図（要部平面図）には，第２Ａ図に示す画素
を複数配置したときの平面図を示す。 《画素配置》 第２Ａ図に示すように、各画素は、ＷＪ接する２本の走
査信号線（ゲート信号線又は水平信号ａ）ＧＬと、隣接
する２本の映像信号線（ドレイン信号線又は垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。各画素は薄膜トランジスタＴＰＴ
．画素電極ＩＴＯ↓及び付加容量Ｃ　ａｄｄを含む。走
査信号線ＧＬは、列方向に延在し、行方向に複数本配置
されている。 映像信号線ＤＬは、行方向に延在し、列方向に複数本配
置されている。 《パネル断面全体構造》 第２Ｂ図に示すように、液晶層ＬＣを基準に下部透明ガ
ラス基板ＳＵＢＩ側には薄膜１ヘランジスタＴＰＴ及び
透明画素電極ＩＴＯＩが形或され、上部透明ガラス基板
ＳＵＢ２側には，カラーフィルタＦＩＬ、遮光用ブラッ
クマトリクスパターンＢＭが形或されている。下部透明
ガラス基板ＳＵＢｔ側は、例えば、１．１　［ｍｍ］程
度の厚さで構戒されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢＩ及びＳＵＢ２の左側縁部
分で外部引出配線の存在する部分の断面を示している。 右側は、透明ガラス基板ＳＵＢＩ及びＳＯＢ２の右側縁
部分で外部引出配線の存在しない部分の断面を示して、
いる。 第２Ｂ図の左側、右側の夫々に示すシール材ＳＬは，液
晶ＬＣを封止するように構威されており、液晶封入口（
図示していない）を除く透明ガラス基板ＳＵＢＩ及びＳ
ＵＢ２の縁周囲全体に沿って形或されている。シール材
ＳＬは、例えば、エポキシ樹脂で形成されている。 前記上部透明ガラス基板ＳＵＢ２側の共通透明画素電極
ＩＴ○２は、少なくとも一個所において、銀ペースト材
ＳＩＬによって，下部透明ガラス基板ＳＵＢＬ側に形戒
された外部引出配線に接続されている。この外部引出配
線は、前述したゲート電極ＧＴ、ソース電極ＳＤＩ．　
　ドレイン電極ＳＤ２の夫々と同一製造工程で形成され
る。 配向膜○ＲＩＩ及び○ＲＩ２、透明画素電６１　ｒＴ○
，共通透明画素電極ＩＴ○、保護ＷＪ　Ｐ　Ｓ　ｖ上及
びＰＳＶ２、絶縁膜ＧＩの夫々の層は　シール材ＳＬの
内側に形威される。偏光＋’１２　Ｐ　Ｏ　Ｌは、下部
透明ガラス基板ＳＵＢＩ．上部透明ガラス基板ＳＵＢ２
の夫々の外側の表面に形或されている。 液晶ＬＣは、液晶分子の向きを設定する下部配向膜ＯＲ
ＩＩ及び上部配向膜ＯＲＩ２の間に封入され、シール部
ＳＬよってシールされている。 下部配向膜○ＲＩＩは、下部透明ガラス基板ＳＵＢＩ側
の保護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板ＳＵＢ２の内側（液晶側）の表面に
は，遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜ＰＳＶ
２、共通透明画素電極（ＣＯＭ）ＩＴＯ２及び上部配向
膜○ＲＩ２が順次積層して設けられている。゛ この液晶表示装置は、下部透明ガラス基板ＳＵＢｌ側、
上部透明ガラス基板ＳＵＢ２側の夫々の層を別々に形或
し、その後、上下透明ガラス基板Ｓ　Ｕ　Ｂ　］．及び
ＳＵＢ２を重ね合せ、両者間に液晶ＬＣを封入すること
によって組み立てられる。 《カラーフィノレタＦＩＬ＞ カラーフィルタＦＩＬは，アクリル樹脂等の樹脂材料で
形或される染色基材に染料を着色して構或されている。 カラーフィルタＦＩＬは、画素に対向する位置に各画素
毎にドット状に形威され（第７図）、染め分けられてい
る（第７図は第３図の第３導電膜層ｄ３とカラーフィル
タＷＪＦＩＬのみを描いたもので，Ｒ，’Ｇ，Ｈの各フ
ィルターはそれぞれ、４５’　，１３５’　，クロスの
ハッチを施してある）。カラーフィルタＦＩＬは第６図
に示すように画素電極ＩＴＯＩ（Ｅｌ〜Ｅ３）の全てを
覆うように太き目に形或され、遮光膜Ｂ　Ｍはカラーフ
ィルタＦＩＬ及び画素電極ＩＴ○１のエッジ部分と重な
るよう画素電極ＩＴ○１の周縁部より内側に形或されて
いる。 カラーフィルタＦＩＬは、次のように形Ｉ戊することが
できる。まず、上部透明ガラス基板ＳＵＢ２の表面に染
色基材を形成し、フォトリングラフィ技術で赤色フィル
タ形或領域以外の染色基材を除去する。この後、染色基
材を赤色染料で染め、固着処理を施し、赤色フィルタＲ
を形或する。次に、同様な工程を施すことによって、緑
色フィルタＧ，青色フィルタＢを順次形或する。 保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている。保護ｖ８．ｐＳＶ２は、例えば
、アクリル樹脂，エボキシ樹脂等の透明樹脂材料で形威
されている。 《遮光膜ＢＭ＞ 上部基板ＳＵＢＺ側には、外部光（第２Ｂ図では上方か
らの光）がチャネル形戊領域として使用されるｉ型半導
体ＩＡＳに入射されないように、遮蔽膜ＢＭが設けられ
、第６図のハッチングに示すようなパターンとされてい
る。なお、第６図は第２Ａ図におけるＩＴ○膜，１９ｄ
３、フィルタ層ＦＩＬ及び遮光膜ＢＭのみを描いた平面
図である。 遮光膜ＢＭは、光に対する遮蔽性が高い、例えば、アル
ミニウム膜やクロム膜等で形成されており、本実施例で
は、クロム膜がスパッタリングで１３００［入コ程度の
膜厚に形成される。 従って、ＴＰＴＩ〜３の共通半導体層ＡＳは上下にある
遮光膜ＢＭ及び大き目のゲー１・電極ＧＴによってサン
ドインチにされ、その部分は外部の自然光やバックライ
ト光が当たらなくなる。遮光膜ＢＭは第６図のハッチン
グ部分で示すように、画素の周囲に形成され，つまり遮
光膜ＢＭは格子状に形或され（ブラックマトリクス）、
この格子でｌ画素の有効表示領域が仕切られている。従
って、各画素の輪郭が遮光膜ＢＭによってはっきりとし
コントラストが向上する。つまり遮光膜ＢＭは、半導体
ＲＡＳに対する遮光とブラックマトリクスとの２つの機
能をもつ。 なお、バックライトをＳＵＢ２側に取り付け、ＳＵＢＩ
を観察側（外部露出側）とすることもできる。 《スペーサ材ｓｐ＞ 第２Ｂ図に示すように、上部透明ガラス基板ＳＵＢ２上
には赤、緑、青の３色のカラーフィルタＦＩＬが選択的
に設けられ、その上にカラーフィルタＦＩＬの保護膜Ｐ
ＳＶ２が設けられ、その上のカラーフィルタＦＩＬが設
けられていない部分上に選択的に遮光膜ＢＭが設けられ
、その上に共通透明画素電極ＩＴＯ２と上部配向膜ＯＲ
Ｉ２が設けられている。遮光膜ＢＭと、清膜トランジス
タＴＰＴ等が設けられた下部透明ガラス基板ＳＵＢｌと
の間（上部配向膜ＯＲＩ２と下部配向膜○Ｒ工１との間
）のみに、液晶ＬＣの厚みを規定するスペーサ材ＳＰが
設けられている。 従って、従来のようにスペーサ材ＳＰが液晶表示画面の
有効表示部に存在しないので、スペーサ材による光もれ
が生じず、点欠陥が生じたりコントラスト比が低下する
ことがなく，表示品質の高い液晶表示装置を提供できる
． 次に、遮光１１１ＢＭの部分のみにスペーサ材ＳＰを配
置させる方法について説明する．第１図（Ａ）は、本発
明の方法を示す概略平面図、第１図（Ｂ）は、第ｌ図（
Ａ）のＩ−Ｉ概略断面図である。上部透明ガラス基板Ｓ
ＵＢ２上に、共通透明画素電極ＩＴ○２（注：本図では
、第２Ｂ図と異なり、共通透明画素電極ＩＴＯ２が透明
ガラス基板ＳＵＢ２上に形成され、その上にカラーフィ
ルタＦＩＬが形威された例を示している）、カラーフィ
ルタＦＩＬ、遮光膜ＢＭ、配向膜○ＲＩ２を順次形威し
たカラーフィルタ基板において、第ｌ図（Ａ）、（Ｂ）
に示すように、ＣｒやＡ１等の導電膜から成る遮光膜Ｂ
　Ｍに例えば数ｋＶの電圧を印加し、多数のスペーサ材
ＳＰを遮光膜ＢＭ上のみに静電吸着させ、有効表示部に
はスペーサ材ＳＰが付着しないようにする。この状態で
、薄膜トランジスタＴＰＴ等が形威された下部透明ガラ
ス基板ＳＵＢｌと組み合わせ，組み立てる．なお、本図
では，カラーフィルタの保護膜ＰＳＶ２は図示省略して
いる。 この方法によれば、スペーサ材ＳＰを遮光膜ＢＭ部分の
みに静電吸着させるため、スペーサ材ＳＰを遮光膜ＢＭ
と下部透明ガラス基板ＳＵＢＩとの間に設けることがで
きるので、スペーサ材による光もれを防止し、点欠陥や
コントラスト比の低下を防止できる．また、電圧を印加
した遮光膜ＢＭ上のみにスペーサ材ＳＰを付着させるこ
とができるので、スペーサ材使用量を低減できる効果も
ある。 ＜Ｓ膜トランジスタＴＰＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩ、ＴＦＴ２及びＴＦＴ３で構成さ
れている。薄膜トランジスタＴＦＴＬ〜ＴＦＴ３の夫々
は、実質的に同一サイズ（チャンネル長と幅が同し）で
構成されている。 この分割された薄膜トランジスタＴＰＴ１〜ＴＦＴ３の
夫々は、主に、ゲート’Ｒ　’＝ｆｌ　Ｇ　Ｔ、ゲート
絶縁膜ＧＩ．ｉ型（真性、ｉｎｔｒｉｎｓｉｃ、導電型
決定不純物がドープされていない）非品質Ｓｉ半導体Ｉ
Ａｓ、一対のソース電極ＳＤ１及びドレイン電極ＳＤ２
で構成されている。なお、ソース・ドレインは本来その
間のバイアス極性によって決まり、本表示装置の回路で
はその極性は動作中反転するので、ソース・ドレインは
動作中入れ替わると理解されたい。しかし以下の説明で
も、便宜」ニ一方をソース、他方をドレインと固定して
表現する。 《ゲート電極ＧＴ＞ ゲート電極ＧＴは，第４図（第２Ａ図の層ｇ１、ｇ２及
びＡＳのみを描いた平面図）に詳細に示すように、走査
信号線ＧＬから垂直方向く第２Ａ図及び第４図において
上方向）に突出する形状で構或されている（丁字形状に
分岐されている）。ゲート電極ＧＴは，薄膜トランジス
タＴＰＴＩ〜ＴＦＴ３の夫々の形或領域まで突出するよ
うに構威されている。薄膜トランジスタＴＰＴＩ〜ＴＦ
Ｔ３の夫々のゲート電極ＧＴは、一体に（共通ゲート電
極として）構或されており、走査信号線ＧＬに連続して
形威されている。ゲート電％Ｊ　Ｇ　Ｔは、薄膜トラン
ジスタＴＰＴの形成領域において大きい段差を作らない
ように、単層の第ｌ導電膜ｇ１で構成する。第１導電膜
ｇｌは、例えばスパッタで形成されたクロム（Ｃｒ）膜
を用い、１０００［入コ程度の膜厚で形成する。 このゲート電極ＧＴは、第２Ａ図，第２Ｂ図及び第４図
に示されているように、半導体層ＡＳを完全に覆うよう
（下方からみて）それより太き目に形成される。従って
、基板ＳＵＢＩの下方に蛍光灯等のバックライトＢＬを
取付けた場合，この不透明のＣｒゲート電極ＧＴが影と
なって、半導体ＷＡＳにはバックライト光が当たらず、
光照射による導電現象すなわちＴＰＴのオフ特性劣化は
起きにくくなる。なお、ゲート電極ＧＴの本来の大きさ
は、ソース・ドレイン電極ＳＤＩとＳＤ２間をまたがる
に最低限必要な（ゲート電極とソース・ドレイン電極の
位置合わせ余裕分も含めて）幅を持ち、チャンネル＋＊
Ｗを決めるその奥行き長さはソース・ドレイン電極間の
距離（チャンネル長）Ｌとの比、即ち相互コンダクタン
スｇｍを決定するファクタＷ／Ｌをいくつにするかによ
って決められる。 本実施例におけるゲート電極の大きさは勿論，上述した
本来の大きさよりも大きくされる。 ゲート電極ＧＴのゲート及び遮光の機能面からだけで考
えれば、ゲート電極及びその配線ＧＬは単一の層で一体
に形戊しても良く、この場合不透明導電材料としてＳ１
を含有させたＡＩ．純Ａ１、及びＰｄを含有させたＡ１
等を選ぶことができる。 《走査信号線ＧＬ＞ 前記走査信号ｍＧＬは，第１導電膜ｇ１及びその上部に
設けられた第２導電膜ｇ２からなる複合膜で構威されて
いる。この走査信号線ＯＬの第１導電膜ｇ１は，前記ゲ
ート電極ＧＴの第１導電膜ｇ１と同一製造工程で形成さ
れ、かつ一体に構或されている。第２導電膜ｇ２は、例
えば、スパッタで形成されたアルミニウム（ＡＱ）膜を
用い、２０００〜４０００［人］程度の膜厚で形或する
。第２導電膜ｇ２は、走査信号線ＯＬの抵抗値を低減し
、信号伝達速度の高速化（画素の情報の書込特性向上）
を図ることができるように構威されている。 また、走査信号線ＧＬは、第１導電膜ｇｌの幅寸法に比
べて第２導電膜ｇ２の幅寸法を小さく構威している。す
なわち、走査信号線ＧＬは、その側壁の段差形状がゆる
やかになっている。 《ゲート馳縁膜ＧＩ＞ 絶縁膜Ｇｒは，蒲膜トランジスタＴＦＴ↓〜ＴＦＴ３の
夫々のゲート絶縁膜として使用される。 絶縁膜ＧＩは、ゲート電極ＧＴ及び走査信号線ＧＬの上
層に形或されている。絶縁膜ＧＩは、例えば、プラズマ
ＣＶＤで形成された窒化珪素膜を用い、３０００［入コ
程度の膜厚で形成する。 《半導体層ＡＳ＞ ｉ型半導体ＷＩＡＳは、第４図に示すように、複数に分
割された蒲膜トランジスタＴＰＴ１〜ＴＦＴ３の夫々の
チャネル形或領域として使用される。 ｉ型半導体／５ＡＳは、アモーファスシリコン膜又は多
結晶シリコン膜で形或し、約１８００［入］程度の膜厚
で形戊する。 このｉ型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
，Ｎ，ゲート絶縁膜ＧＩの形成に連続して、同しプラズ
マＣＶＤ装置で、しかもその−ＵＡ置から外部に露出す
ることなく形威される。また、オーミックコンタクト用
のＰをドープしたＮ“ＩｄＯ（第２Ｂ図）も同様に連続
して約４００［入コの厚さに形成される。しかる後下側
基板ＳＵＢＬはＣ■Ｄ装置から外に取り出され、写真処
理技術により、Ｎ＋層ｄｏ及びｉ層ＡＳは第２Ａ図、第
２Ｂ図及び第４図に示すように独立した島にパターニン
グされる。 ｉ型半導体層ＡＳは、第２Ａ図及び第４図に詳細に示す
ように、走査信号線ＯＬと映像信号線ＤＬとの交差部（
クロスオーバ部）の両者間にも設けられている。この交
差部ｉ型半導体層ＡＳは、交差部における走査信号ｆｉ
ＧＬと映像信珍線ＤＬとの短銘を低減するように構成さ
れている。 《ソース・ドレイン電極ＳＤ↓、ＳＤ２））腹数に分割
された薄膜トランジスタＴＰＴ　１〜ＴＦＴ３の夫々の
ソースｆｆｌ＋ｍｓＤｌとトレイン電ｋｍ　Ｓ　Ｄ　２
とは、第２Ａ図、第２Ｂ図及び第５図（第２Ａ図の層ｄ
１〜ｄ３のみを描いた平面図）で詳細に示すように，半
導体層ＡＳ上レこ夫々離隔して設けられている。 ソース電極ＳＤＩ、ドレイン電ｔｍｓＤ２の夫々は、Ｎ
＋型半導体層ｄＯに接触する下層側から、第↓導電膜ｄ
土、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構戊されている。ソース電極ＳＤ１の第１ｉｊ！電膜
ｄｉ．第２導電膜ｄ２及び第３導電膜ｄ３は、ドレイン
電ｉｓＤ２の夫々と同一製造工程で形威される。 第１導電膜ｄ１は、スパッタで形成したクロム膜を用い
、５００〜１０００［：人コの膜淳（本実施例では、６
００［人］程度の膜厚）で形戊する。クロｌ１膜は、吸
厚を厚く形或するとストレスが大きくなるので、２００
０［入］程度の膜厚を越えない範囲で形或する。 クロム膜は、Ｎ＋型半導体層ｄｏとの接触が良好である
。クロム膜は、後述する第２導電膜ｄ２のアルミニウム
がＮ＋型半導体ｌｄｏに拡散することを防止する，所謂
バリア層を構或する。第１導電膜ｄｉとしては、クロム
膜の他に、高融点金属（　Ｍ　Ｏ　！　Ｔ　ｌ　ｒ　Ｔ
　ａ　＋　Ｗ　）膜、高融点金属シリサイド（　Ｍ．　
ｏＳｉ，，ＴｉＳｉ２．ＴａＳｉ．ＷＳｉｚ）膜で形戊
してもよい。 第１導Ｎ．膜ｄ１を写真処理でパターニングした後、同
じ写真処理用マスクで或は第１導電膜ｄ１をマスクとし
てＮ＋層ｄＯが除去される。つまり、ｉ層ＡＳ上に残っ
ていたＮ＋層ｄｏは第１導電膜ｄ１以外の部分がセルフ
ァラインで除去される。 このとき、Ｎ＋層ｄｏはその厚さ分は全て除去されるよ
うエッチされるのでｉ　Ｂ！Ｊ　Ａ　Ｓも若干その表面
部分でエッチされるが、その程度はエッチ時間で制御す
れば良い。 しかる後第２ｊｌｆｆｉｆｆ！Ｊｄ２が，アルミニウム
のスパッタリングで３０００〜４０００［人］の膜厚（
本実施例では、３０００［人コ程度の膜厚）に形成され
る。アルミニウム膜は、クロム膜に比べてストレスが小
さく，厚い膜厚に形或することが可能で、ソース電極Ｓ
ＤＩ、ドレイン電極ＳＤ２及び映像信号線ＤＬの抵抗値
を低減するように構或されている。第２導電膜ｄ２とし
ては、アルミニウム吸の他に、シリコン（Ｓ　ｉ）や銅
（Ｃ　ｕ）を添加物として含有させたアルミニウム膜で
形成してもよい。 第２導電膜ｄ２の写真処理技術によるパタ一二ング後第
３４電膜ｄ３が形成される。この第３導電膜ｄ３はスパ
ッタリングで形成された透明導電膜（Ｉｎｄｕｉｍ−Ｔ
ｉｎ−Ｏｘｉｄｅ　Ｉ　Ｔ　Ｏ　：ネサ膜）から或り、
１０００〜２０００［人コの膜厚（本実施例では、１．
２００［入コ程度の膜厚）で形成される。この第３導電
膜ｄ３は、ソース電極ＳＤＩ、ドレイン電極ＳＤ２及び
映像信号線ＤＬを構或すると共に、透明画素電極ＩＴ○
１を構成するようになっている。 ソース電極ＳＤＬの第１導電膜ｄ１，トレイン電極ＳＤ
２の第ｌ導電膜ｄ１の夫々は、上層の第２導電膜ｄ２及
び第３導電膜ｄ３に比べて内側に（チャンネル領域内に
）大きく入り込んでいる。 つまり、これらの部分における第１導電膜ｄ１は、層ｄ
２、ｄ３とは焦関係に，ｌケ膵トランジスタＴ　Ｆ゛ｒ
のゲート長Ｌを規定できるように構成されている６ ソース電極ＳＤＩは、前記のように、透明画素電ＩｉＩ
ＴＯ１に接ぐ）２されている。ソース電極ＳＤＩは、ｉ
型半導体Ｋ！ＪＡｓの段差形状（第１導電膜ｇ１の膜厚
，Ｎ“層ｃｌｏの膜厚及びｉ型半導体層ＡＳの膜厚とを
加算した股原に相当する段差）に沿って構威されている
。具体的には、ソース電極ＳＤＬは、】型半導体層ＡＳ
の段差形状に沿って形ｙ戊された第ｌ導電膜ｄ１と、こ
の第ｌ導電膜ｄ１の上部にそれに比べて透明画素電極Ｉ
　Ｔ　Ｏ　ｌと接続される側を小さいサイズで形成した
第２導′・ナ膜ｄ２と、この第２導電膜から露出する第
ｔ導電膜ｄ１に接続された第３導電膜ｄ３とで構威され
ている。ソース電極ＳＤ１の第２導↑は膜ｄ２は、第上
導電膜ｄ１のクロム膜がストレスの増大から厚く形或で
きず，ｉ型半導体層ＡＳの段差形状を乗り越えられない
ので、この１型半導体層Ａｓを乗り越えるために構威さ
れている。つまり、第２導電膜ｄ２は、厚く形或するこ
とでステップ力バレッジを向上している。第２導電膜ｄ
２は、厚く形或できるので．ソース電ｔ−ＳＳＤＩの抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。第３導電膜ｄ３は
、第２導電膜ｄ２のｌ型半導体層ＡＳに起因する段差形
状を乗り越えることができないので、第２導電膜ｄ２の
サイズを小さくすることで露出する第１導電膜ｄｉに接
続するようレこ構威されている。第１導電膜ｄ１と第３
導電膜ｄ３とは、接着性が良好であるばかりか、両者間
の接続部の段差形状が小さいので、確実に接続すること
ができる。 《画素電極ＩＴ○１》 前記透明画素電極ＩＴＯＩは，各画素毎に設けられてお
り、液晶表示部の画素電極の一方を構或する。透明画素
電極ＩＴＯＩは、画素の複数レ二分割された薄膜トラン
ジスタＴＰＴＩ〜ＴＦＴ３の夫々に対応して３つの透明
画素電極（分割透明画素電極）Ｅｌ、Ｅ２、Ｅ３に分割
されている。透明画素電極Ｅ１〜Ｅ３は、各々、薄膜ト
ランジスタＴＰＴのソース電極ＳＤＩに接続されている
。 透明画素電極Ｅ１〜Ｅ３の夫々は、実質的に同一面積と
なるようにパターニングされている。 このように、１画素の：導膜トランジスタＴＰＴを複数
の薄膜トランジスタＴＰＴＩ〜ＴＦＴ３に分割し、この
複数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３
の夫々に複数に分割した透明画素電極Ｅ１〜Ｅ３の夫々
を接続することにより、分割された一部分（例えば、Ｔ
ＦＴＩ）が点欠陥になっても、画素全体でみれば点欠陥
でなくなる（Ｔ　ＦＴ　２及びＴＦＴ３が欠陥でない）
ので、点欠陥の確率を低減することができ、また欠陥を
見にくくすることができる。 また、前記画素の分割された透明画素電極Ｅ１〜Ｅ３の
夫々を実質的に同一面積で構１＆することにより、透明
画素電極Ｅ１〜Ｅ３の夫々と共通透明画素電極ＩＴ○２
とで構成される夫々の液晶容ｉ（Ｃｐｉｘ　）を均一に
することができる。 《保護膜ＰＳＶＩ＞ ａ膜トランジスタＴＰＴ及び透明画素電極ＩＴ○１上に
は、保護膜ＰＳＶＩが設けられている。 保護膜ＰＳＶＩは、主に、薄膜トランジスタＴＰＴを湿
気等から保護するために形戊されており，透明性が高く
しかも耐湿性の良いものを使用する。 保護膜ＰＳＶＩは、例えば、プラズマＣＶＤで形威した
酸化珪素膜や窒化硅素膜で形成されており，８０００［
人］程度の膜厚で形成する。 《共通電極ＩＴ○２》 共通透明画素電極ＩＴ○２は、下部透明ガラス基板ＳＵ
ＢＩ側に画素毎に設けられた透明画素電極ＩＴＯ１に対
向し、液晶の光学的な状態は各画素電極ＩＴ○１と共通
電極ＩＴＯ２間の電位差（電界）に応答して変化する。 この共通透明画素電極ＩＴＯ２には、コモン電圧Ｖｃｏ
ｍが印加されるように構成されている。コモン電圧Ｖｃ
ｏｍは、映像信号線ＤＬに印加されるロウレベルの邪動
電圧Ｖ　ｄ　ｍｉｎとハイレベルの（ｌ電圧Ｖ　ｄ　ｍ
ａｘとの中間電位である。 《画素配列》 前記液晶表示部の各画素は、第３図及び第７図に示すよ
うに、走査信号線ＯＬが延在する方向と同一列方向に複
数配置され、画素列Ｘｉ，Ｘ２，Ｘ３，Ｘ４，・・・の
夫々を構威している。各画素列Ｘ１，Ｘ２，Ｘ３，Ｘ４
．・・・の夫々の画素は、オ膜トランジスタＴＦＴＩ〜
ＴＦＴ３及び透明画素電ｆ＝ｍＥ１〜Ｅ３の配置位置を
同一に構威している。つまり、奇数画素列Ｘｉ，Ｘ３，
・・・の夫々の画素は、薄膜トランジスタＴＰＴ１〜Ｔ
ＦＴ３の配置位置を左側、透明画素電嘆Ｅ１〜Ｅ３の配
置位置を右側に構或している。奇数画素列Ｘｉ，Ｘ３，
・・・の夫々の行方向の隣りの偶数画素列Ｘ２，Ｘ４，
・・の夫々の画素は、奇数画素列Ｘｉ，Ｘ３，・・の夫
々の画素を前記映像信号線ＤＬの延在方向を基準にして
線対称でひっくり返した画素で構威されている。すなわ
ち、画素列Ｘ　２　，Ｘ４　，・・・の夫々の画素は、
薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の配置位置を右側
，透明画素電極Ｅ１〜Ｅ３の配置位置を左側に構成して
いる。そして、画素列Ｘ２，Ｘ４，・・・の夫々の画素
は、画素列Ｘｉ，Ｘ３，・・・の夫々の画素に対し、列
方向に半画素間隔移動させて（ずらして）配置されてい
る。つまり，画素列Ｘの各画素間隔を１．０（１．０ピ
ッチ）とすると，次段の画素列Ｘは、各画素間隔を１．
０とし、前段の画素列Ｘに対して列方向に０．５画素間
隔（０．５ピッチ）ずれている。 各画素間を行方向に延在する映像信号線ＤＬは、各画素
列Ｘ間において，半画素間隔分（０．５ピッチ分）列方
向に延在するように構或されている。 その結果、第７図レこ示すように、前段の画素列Ｘの所
定色フィルタが形或された画素（例えば、ＷｉｌＡ列Ｘ
，の赤色フィルタＲが形成された画素）と次段の画素列
Ｘの同一色フィルタが形威された画素（例えば、画素列
Ｘ４の赤色フィルタＲが形成された画素）とが１．５画
素間隔（１．５ピッチ）離隔され，また、ＲＧＢのカラ
ーフィルタＦＩＬは三角形配置となる。カラーフィルタ
ＦＩＬのＲＧＢの三角形配置構造は、各色の混色を良く
することができるので、カラー画像の解像度を向上する
ことができる。 また，映像信号線ＤＬは、各画素列Ｘ間において，半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き、又映像信号線ＤＬの迂回をなくし多層配線構造を廃
止することができる。 《表示パネル全体等価回路》 この液晶表示部装置の等価回路を第８図に示す。 ＸｉＧ，Ｘｉ＋ＩＧ，・・・は、緑色フィルタＧが形成
される画素に接続された映像信号線ＤＬである。 ＸｉＢ，Ｘｉ＋ＩＢ，・・・は、青色フィルタＢが形威
される画素に接続された映像信号線ＤＬである。 Ｘ　ｉ　＋　Ｉ　Ｒ　，　Ｘ　ｉ　＋　２　Ｒ　，−は
，赤色７−ｒルタＲが形威される画素に接続された映像
信号線ＤＬである。これらの映像信号線ＤＬは、映像信
号酩動回路で選択される。Ｙｉは第３図及び第７図に示
す画素列Ｘ１を選択する走査信号線ＧＬである。 同様に，Ｙｉ＋１，Ｙｉ＋２，・・・の夫々は、画素列
Ｘ２，Ｘ３，・・・の夫々を選択する走査イ３号線ＧＬ
である。これらの走査信号線ＧＬは、垂直走査回路に接
続されている。 《付加容量Ｃ　ａｄｄの構造》 透明画素電極Ｅ１〜Ｅ３の夫々は、薄膜トランジスタＴ
ＰＴと接続される端部と反対側の端部において、隣りの
走査信号線ＧＬと重なるよう、Ｌ字状に屈折して形威さ
れている。この重ね合せは、第２Ｃ図からも明らかなよ
うに、透明画素電極Ｅ１〜Ｅ３の夫々を一方の電極ＰＬ
２とし、隣りの走査信号ＩＧＬを他方の電極ＰＬＩとす
る保持容量素子（静電容量素子）Ｃａｄｄを構成する。 この保持容量素子Ｃａｄｄの誘電体膜は、博１漠トラン
ジスタＴＦＴのゲート絶林膜として使用される絶縁膜Ｇ
Ｉと同一層で構威されている。 保持容量Ｃ　ａｄｄは、第４図からも明らかなように、
ゲート線ＧＬの１層目ｇ１の幅を広げた部分に形成され
ている。なお、ドレイン線ＤＬと交差する部分の層ｇｌ
はドレイン線との短銘の確率を小さくするため細くされ
ている。 保持容量素子Ｃ　ａｄｄを構成するために重ね合わされ
る透明画素電極Ｅ１〜Ｅ３の夫々と容量電極線（ｇ１）
との間の一部には、前記ソース電極ＳＤＩと同様に、段
差形状を乗り越える際に透明画素電極ＩＴＯＩが断線し
ないように、第１導電膜ｄ１及び第２導電膜ｄ２で構威
された島領域が設けられている。この島領域は，透明画
素電極ＩＴＯ１の面積（開口率）を低下しないように、
できる限り小さく構或する。 《付加容量Ｃ　ａｄｄの等価回路とその動作》第２Ａ図
に示される画素の等価回路を第９図に示す。第９図にお
いて，ＣｇｓはＷｔ膜トランジスタＴＰＴのゲート電極
ＧＴ及びソース電極ＳＤＩ間に形威される寄生容量であ
る。寄生容量Ｃｇｓの誘電体膜は絶縁膜ＧＩである。Ｃ
　ｐｉｘは透明画素電極ＩＴ○１　（Ｐ　Ｉ　Ｘ）及び
共通透明画素電極ＩＴＯ２　（Ｃ　Ｏ　Ｍ）間で形威さ
れる液晶容量である。液晶容量Ｃ　ｐｉｘの誘電体膜は
液晶ＬＣ、保謹膜ＰＳｖ１及び配向膜ＯＲＩ　１，ＯＲ
Ｉ　２である。Ｖｌｃは中点電位である。 前記保持容量素子Ｃ　ａｄｄは、ＴＦＴがスイッチング
するとき、中点電位（画素電極電位）Ｖｉｃに対するゲ
ート電位変化ΔＶｇの影響を低減するように働く。この
様子を式で表すと ΔＶ　ｌｃ　＝　（　（（４ｓ／　（Ｃｇｓ＋Ｃａｄｄ
＋Ｃｐｉｘ））　ＸΔｖｇとなる。ここでΔＶｌｃはΔ
Ｖｇによる中点電位の変化分を表わす。この変化分ΔＶ
ｌｃは液晶に加わる直流成分の原因となるが、保持容量
Ｃ　ａｄｄを大きくすればする程その値を小さくするこ
とができる。 また、保持容量Ｃ　ａｄｄは放電時間を長くする作用も
あり．ＴＰＴがオフした後の映像情報を長く蓄積する。 液晶ＬＣに印加される直流或分の低減は、液晶ＬＣの寿
命を向上し、液晶表示画面の切り替え時に前の画像が残
る所謂焼き付きを低減することができる。 前述したように、ゲート電極ＧＴは半導体層ＡＳを完全
に覆うよう大きくされている分、ソース・ドレイン電極
ＳＤＩ、ＳＤ２とのオーバラップ面積が増え，従って寄
生容量Ｃｇｓが大きくなり中点電位Ｖｌｃはゲート（走
査）信号Ｖｇの影響を受け易くなるという逆効果が生じ
る。しかし、保持容量Ｃ　ａｄｄを設けることによりこ
のデメリットも解消することができる． 前記保持容量素子Ｃ　ａｄｄの保持容量は，画素の書込
特性から、液晶容量Ｃ　ｐｉｘに対して４〜８倍（４・
Ｃｐｉｘ＜Ｃａｄｄ＜８・Ｃｐｉｘ）．重ね合せ容量Ｃ
ｇｓに対して８〜３２倍（８・Ｃ　ｇｓ＜　Ｃ　ａｄｄ
＜　３２・Ｃ　ｇｓ）程度の値に設定する。 《付加容量Ｃ　ａｄｄ電極線の結線方法》容量電極線と
してのみ使用される最終段の走査信号線ＧＬ（又は初段
の走査信号線ＧＬ）は、第８図に示すように，共通透明
画素電極（Ｖｃｏｍ　）ＩＴ○２に接続する。共通透明
画素電極ＩＴＯ２は、第２Ｂ図に示すように、液晶表示
装置の周縁部において銀ペースト材ＳＬによって外部引
出配線に接続されている。しかも、この外部引出配線の
一部の導電層（ｇｌ及びｇ２）は走査信号線ＧＬと同一
製造工程で構戊されている。この結果、最終段の容量電
極線ＧＬは、共通透明画素電極ＩＴ○２に簡単に接続す
ることができる。 又は、第８図の点線で示すように，最終段（初？）の容
量′Ｉ！１極１＠ＧＬを初段（最終段）の走査信号線Ｇ
Ｌに接続しても良い。なお、この接続は液晶表示部内の
内部配線或は外部引出配線によって行うことができる。 《付加容量Ｃ　ａｄｄ走査信号による直流分相殺》本液
晶表示装置は、先に本願出願人によって出願された特願
昭６２−９５１２５号に記載される直流相殺方式（ＤＣ
キャンセル方式）に基づき、第１０図（タイムチャート
）に示すように、走査信号線ＤＬの酩動電圧を制御する
ことによってさらに液晶ＬＣに加わる直流成分を低減す
ることができる。第１０図において、Ｖｉは任意の走査
信号線ＧＬの郭動電圧、Ｖ　ｉ　＋１はその次段の走査
信号線ＯＬの岨動電圧である．Ｖｅｅは走査信弼線ＧＬ
に印加されるロウレベルの銀動電圧Ｖｄｍｉｎ．Ｖｄｄ
は走査信号線ＧＬに印加されるハイレベルの騨動電圧Ｖ
　ｄ　ｍａｘである。各時刻１＝１０〜ｔ４における中
点電位Ｖｌｃ（第９図参照）の電圧変化分ΔＶ１〜Δ■
，は次のようになる。 １＝１１：ΔＶ■＝　　（Ｃｇｓ／Ｃ）・Ｖ２１＝１２
：△Ｖ２　＝　＋　（Ｃｇｓ／　Ｃ　）・（Ｖ　ｌ　＋
Ｖ　２　）−（Ｃａｄｄ／Ｃ）・Ｖ　２ １＝１，：△Ｖ３＝　　（Ｃｇｓ／Ｃ：）・Ｖ１＋（Ｃ
ａｄｄ／Ｃ）・（Ｖ１＋Ｖ２） １＝１４：　ΔＶ　４＝−　（Ｃａｄｄ／Ｃ）・Ｖ　１
だだし、画素の合計の容量：Ｃ　＝　Ｃｇｓ＋　Ｃｐｉ
ｘ＋Ｃａｄｄ ここで、走査信号線ＯＬに印加される邪動電圧が充分で
あれば（下記

〔発明の効果〕

以上説明したように、本発明によれば、スペーサ材によ
る光もれによる点欠陥やコントラスト比の低下を防止で
き、液晶表示装置の表示品質を向上できる。

【図面の簡単な説明】

第１図（Ａ）は、本発明の液晶表示装置の製造方法の一
例を示す概略平面図、 第１図（Ｂ）は、第１図（Ａ）のＩ−Ｉ概略断面図、 第２Ａ図は、本発明の実施例１であるアクティブ・マト
リックス方式のカラー液晶表示装置の液晶表示部の一画
素を示す要部平面図， 第２Ｂ図は、前記第２Ａ図のＩＩＢ−■Ｂ切断線で切っ
た部分とシール部周辺部の断面図、第２Ｃ図は、第２Ａ
図のｎｃ−ｎｃ切断線における断面図、 第３図は、前記第２Ａ図に示す画素を複数配置した液晶
表示部の要部平面図、 第４図乃至第６図は、前記第２Ａ図に示す画素の所定の
層のみを描いた平面図、 第７図は、前記第３図に示す画素電極層とカラーフィル
タ層のみとを重ね合せた状態における要部平面図、 第８図はアクティブ・マトリックス方式のカラー液品表
示装置の液晶表示部を示す等価回路図，第９図は、第２
Ａ図に記戟される画素の等価回路図、 第１０図は、直流相殺方式による走査信号線の能動電圧
を示すタイムチャート、 第１１図は、従来のスペーサ材を示す液晶表示部の概酩
断面図である。 図中、ＳＰ・・・スペーサ材、ＳＵＢ・・・透明ガラス
基板、ＧＬ・・・走査信号線，ＤＬ・・・映像信号線、
ＧＩ・・・絶縁膜、ＧＴ・・・ゲート電極、Ａ　Ｓ　−
　ｉ型半導体層、ＳＤ・・・ソース電極又はドレイン電
極、ＰＳＶ・・保護膜．ＬＳ・・遮光膜、ＬＣ・・・液
晶、ＴＰＴ・蒲膜トランジスタ、ＩＴＯ・・・透明電凰
、ＯＲＩ配向膜、ｇ＋ｄ・・・導電膜、Ｃ　ａｄｄ・・
・保持容量素子．Ｃｇｓ・・・重ね合せ容量、Ｃｐｉｘ
・・・液晶容量である（英文字の後の数字の添字は省略
）。

Claims (1)

1. 【特許請求の範囲】 １、カラーフィルタおよび遮光膜が選択的に設けられた
   第１の透明基板と、第２の透明基板と、上記第１の透明
   基板と上記第２の透明基板との間に封入された液晶とを
   具備し、かつ上記液晶の厚みを規定するスペーサ材が上
   記遮光膜と上記第２の透明基板との間に選択的に設けら
   れていることを特徴とする液晶表示装置。 ２、透明基板上に導電膜から成る遮光膜を選択的に設け
   る工程と、上記遮光膜に所定の電圧を印加してスペーサ
   材を静電吸着させる工程とを含むことを特徴とする液晶
   表示装置の製造方法。