JPH0354860A

JPH0354860A - インターライン転送方式固体撮像素子

Info

Publication number: JPH0354860A
Application number: JP1190232A
Authority: JP
Inventors: Eiichi Takeuchi; 竹内　映一
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-21
Filing date: 1989-07-21
Publication date: 1991-03-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、インターライン転送方式固体撮像素子に関し
、特に、ノンインターレース方式で撮像可能な固体撮像
素子に関する。

？従来の技術］現行の標準テレビジョン方式ではフリッカ一を抑制する
ため、目の残像効果を利用した２：１インターレース走
査が行われており、固体撮像素子もこの方式に合致した
ものが提供されている。しかるに、近年垂直解像度を向
上させるためにノンインターレース方式を用いることが
提案され、そのための機器の開発が進められている。そ
して、この方式を採用する場合には、撮像素子も従来の
インターレース走査を前提としたものは用いることがで
きないので、新たにノンインターレース方式のものが必
要となる第７図は、従来提案されたノンインターレース方式固体
撮像素子の平面図であり、第８図は、その垂直ＣＯＤレ
ジスタの電荷転送方向に沿った断面図である．第７図に
おいて、７１＋．＋〜７１４４はフォトダイオード、７
２１〜７２４は垂直ＣＣＤレジスタ、７３は水平ＣＣＤ
レジスタ、７４は出力アンプである。垂直ＣＣＤレジス
タ７２■〜７２４は、３相のクロックφｌ〜φ３で駆動
さ？る転送電極７５■，Ｉ〜７５４．４、７６■．１〜
７６４．４　、７７＋，＋〜７７４．４を有しており、
また垂直ＣＣＤレジスタは、第８図に示すように、ｎ型
半導体基板１上にｐウエル２を設け、さらに該ｐウエル
２内に形成されたｎウエル３を電荷転送領域としており
、また、転送電極７５１．＋〜７５４．４　．　７７１
．１〜７７４．４　．７６＋．＋〜７６４．４は、それ
ぞれ、第１層、第２層、第３層ポリシリコンによって形
成され、それぞれの転送電極は酸化シリコン膜４によっ
て互いに絶縁されている。

第７図に示されるように、垂直レジスタ７２Ｘ（Ｘ＝２
、３）の転送電ｖｆｌ７　５　１．Ｘ〜７　５４．ｘ、
７７＋，Ｘ〜７７４．ｘは、隣接する垂直ＣＣＤの転送
電極７５■．Ｘ−１〜７　５４．Ｘ−１　、７　５■，
Ｘ＋１〜７５　４．　ｘ＋１あるいは７　７　１．　Ｘ
−ｔ〜７７４．Ｘ−１　、７７１．ｘ＋Ｉ〜７７４．Ｘ
＋１　と垂直ＣＣＤレジスタの電荷転送方向に直交する
方向に伸びる接続線によって接続されているが、転送電
極７６＋．Ｘ〜７６４．Ｘ（ｘ−１〜４）は、垂直ＣＣ
Ｄレジスタの電荷転送方向に沿い、他の転送電極上に延
在する接続線？よって接続されている。

ノンインターレース走査を行う固体撮像素子においては
図示したように、１個のフォトダイオードに対して垂直
ＣＣＤレジスタの１段が対応して構成されている。

次に、この撮像素子の動作について説明する。

まず、転送電極７　７　，，　，〜７７４．４に読み出
しパルスが印加され、フォトダイオード７１＋．＋〜７
１４，４内の信号電荷が対応する垂直ＣＣＤレジスタの
転送電極７７１．１〜７７４４下へ読み出される。次に
、転送電ｉ７５＋．＋〜７５４．４に印加されるクロッ
クφｌがハイレベルとなり、転送電極７７＋．＋〜７７
４．４に印加されているクロックφ３がローレベルとな
って、信号電荷は転送電極７７■．１〜７７４．４下か
ら転送電極７５■．１〜７５４．４下へ転送される。以
下、同様の過程を経て順次信号電荷は、第７図の下側へ
向けて転送され、１ライン毎に水平ＣＣＤレジスタ７３
へ移され、その後該水千ＣＣＤレジスタを経て出力アン
ブ７４から電気的信号として出力される。

［発明が解決しようとする課題］上述した従来の固体撮像素子においては、第１層、第２
層の転送電極（７５．．ｙ．７７．，，）に対して、第
３層の転送電極（７６Ｘ．ｙ）がこれらと直交して、こ
れらの電極上を通過している。そのため、電極間の容量
が大きくなり、画素数が増加した場合、あるいは高速駆
動の場合にクロック波形がなまり、信号電荷の転送効率
が悪化した。

［課題を解決するための手段］本発明の固体撮像素子は、複数本の垂直ＣＣＤレジスタ
と、各垂直ＣＣＤレジスタに沿って設けられた複数個の
光電変換素子と、複数本の垂直ＣＣＤレジスタの後段に
設けられた水千ＣＣＤレジスタとを具備し、各光電変換
素子がそれぞれ垂直ＣＣＤレジスタの１段に対応してい
るものであって、垂直Ｃ　Ｃ．Ｄレジスタの各転送電極
は垂直ＣＣＤレジスタの電荷転送方向と直交する方向に
延在する接続線によって接続されている。

［実施例］次に、本発明の実施例について図面を参照して？明する
。

第１図は、本発明の第１の実施例を示す概略平面図であ
り、第２図は、その垂直ＣＣＤレジスタ部分の断面図で
ある。第１図、第２図において、１１■．１〜１１４．
４はフォトダイオード、１２，〜１２４は垂直ＣＣＤレ
ジスタ、１３は水平ＣＣＤレジスタ、１４は出力アンプ
であって、垂直ＣＣＤレジスタは転送電極１５＋．＋〜
１５４，４、１６．，１〜１　６４．４　、１　７＋．
＋〜１７４．４によって３相駆動される。また、これら
の各転送電極１５．．，　、１　６．．，　．　１　７
．，，は第１層、第３層、第２層ポリシリコンによって
形成されている（第２図参照）。第７図に示す従来例と
本実施例の相違する点は、転送電極１６＋，＋〜１６４
．ａを接続する接続線が、フォトダイオード上に延在し
、他の転送電ｉ１５＋．ｔ〜１　５４．４、１　７＋，
ｔ〜１７４４と交差せずこれらと平行に配置されている
点である。このように構成することにより、この実施例
では各フォトダイオード１１，ｃ．ｙに垂直ＣＣＤレジ
スタの１段が対応するようになされている。

次に、この固体撮像素子の動作について説明する。第３
図は、この撮像素子を駆動するクロツクφ１〜φ３のタ
イミング図である．時刻ｔ。において、信号電荷の読み
出し動作が終了して各フォトダイオード１１＋．ｔ〜１
１ａ．４の信号電荷は、転送電極１７１，ｔ〜１７４．
４下へ読み出される。

次に、時刻ｔ１において、転送電極１７．．，下の信号
電荷は、２つの転送電極１　７Ｘ．ｙ、１　５Ｘ＋ｒ，
の下へ、続いて、時刻ｔ２において、クロツクφ３が低
レベルとなると、転送電ｆｉ１　５　−＋ｌ．　ｙ下へ
移される。時刻ｔ３に至って、クロツクφｌが低レベル
となると、信号電荷は転送電’！ｆｉ　１　６　Ｘ−ｒ
，へ転送され、続いて時刻ｔ４において、クロツクφ，
がハイレベルとなって、信号電荷は転送電極１　７Ｘ＋
＋．３１下へ送られる。

以下、同様の過程を経て信号電荷は、第１図の下側へ順
次転送され、水平の一ライン毎に水平ＣＣＤレジスタ１
３へ送り込まれる。水平ＣＣＤレジスタへ転送された信
号電荷は、このレジスタ内を水平方向に転送された後、
出力アンプ１４を介して出力される。この駆動方式、即
ち、転送電極１６＋．＋〜１６４．４へ直流電圧を印加
する駆動方式を用いる場合には、この転送電極を横方向
に接続するポリシリコンをフォトダイオード上に延在さ
せることによりフォトダイオードの電位を一定の値に固
定することができ、フォトダイオードからの信号電荷の
読み出しを安定に行うことができるようになる。

この実施例においては、第３層目の転送電極１６　ｘ．
ｙを横方向に接続するポリシリコンと第１層目（または
第２層目）の転送電極１５．．ｙ　（または１７．．ｙ
）を横方向に接続するポリシリコンとはオーバーラップ
しておらず、第２図に示されるように、オーバーラップ
するのは転送電極の端部においてのみであるので、第３
層の転送電極と、他の層の転送電極との間の容量は第７
図の従来例と比較して数分の１以下に減少する。その結
果、転送電極に対する駆動回路の負荷が軽くなり、また
、駆動クロツクの波形なまりが低減される。

なお、この実施例では転送電極１６＋．＋〜１６４，４
を接続するポリシリコンはフォトダイオード１　１　．
　ｙ上に延在しているが、この接続用ポリシリコンの一
部あるいは全部をフォトダイオード間のチャネルストッ
パ上に延在するようにしてもよい。

第４図は、本発明の第２の実施例を示す断面図であって
、同図において、４　５．．ｙ、４６．．，、４７Ｘｙ
は、それぞれ、垂直ＣＣＤレジスタの第１、第２、第３
の転送電極である。この実施例の平面図は、第１の実施
例を示す第１図と同様のものであるが、この実施例の先
の実施例と相違する点は、先の実施例では３層のポリシ
リコンによって転送電極が形戒されていたのに対し、こ
の実施例では２層のポリシリコンによって転送電極が形
成されている点である。この実施例では、第１の転送電
極４５１．１〜４５４．４において（第２の転送電極４
６＋．＋〜４６４．４、第３の転送電極４７１．１〜４
７４．４についても同じ２、第１層目と第２層目の転送
電極が交互にあらわれる．即ち、４５　ｘ．ｙが第１層
目であるとすると、４　５ｘ＋Ｉ．ｙが第２層目、４　
５ｘ＋２．ｙが第１層目となる。

この実施例によれば、先の実施例より簡易化した製造方
法によって撮像素子を製造することができる。

第５図は、本発明の第３の実施例を示す概略平面図であ
り、第６図は、その部分拡大図である。

この実施例においては、垂直ＣＣＤレジスタ５２１〜５
２４は４相のクロックφｌ〜φ４によって駆動されてお
り、フォトダイオード５１Ｋ．ｙには４個の転送電４ｉ
５５Ｘ．ｙ、５６．．ｙ、５７Ｘ．ｙ、５８Ｘ．ｙが対
応している。第６図において、破線で囲まれた領域がチ
ャネルストツバ５である。また、実線で囲まれた領域（
転送電極５６．．ｙ、５８Ｘ．ｙ）が第１層目の転送電
極を示しており、錆線で囲まれた領域（転送電極５　５
．．ｙ、５　７Ｘ．ｙ）が第２層目の転送電極を示して
いる。この実施例でも各転送電極は、垂直ＣＣＤレジス
タの電荷転送方向と直交する方向に走る配線によって接
続されているが、これらの接続配線は、フォトダイオー
ド間のチャネルストッパ５上に配置されている。

［発明の効果］以上説明したように、本発明は、１個のフォトダイオー
ドに対して垂直ＣＣＤレジスタの一段分の転送電極が配
置してあり、かつ、その間を接続する接続配線が全て垂
直ＣＣＤレジスタの電？２転送方向に直交する方向のも
のであるので、本発明によれば、各転送電極間の重なり
部分を少なくすることができ、各転送電極間の容量を減
少させることができる。したがって、本発明によれば、
転送電極に印加されるクロックパルスの波形がなまるこ
とがなくなり、垂直ＣＣＤレジスタにおける転送効率を
向上させることができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例を示す概略平面図、第
２図は、その断面図、第３図は、第１の実施例に対する
駆動クロックパルスのタイミング図、第４図は、本発明
の第２の実施例を示す断面図、第５図は、本発明の第３
の実施例を示す概略？面図、第６図は、その部分拡大図
、第７図は、従来例の概略平面図、第８図は、その断面
図である。１・・・ｎ型半導体基板、　２・・・ｐウェル、　３・
・・ｎウェル、　４・・・酸化シリコン膜、　５・・・
チャネルストツパ、　　１１，．．〜１１４．４　．　
５　１　＋．＋〜５１４．４、７１１口〜７１４．４・
・・フォトダイオード、　　１２１〜１２４、５２■〜
５２４、７２＋〜７２４・・・垂直ＣＣＤレジスタ、　
　１３、５３、７３・・・水千〇ＣＤレジスタ、　　１
４、５４、７４・・・出力アンプ、　　　１５．，．〜
１５４．４、４５、ｙ、５５１．１〜５　５４．４　、
１　６１．１〜１６４．４、４　６Ｘ．ｙ、５　６　＋
．＋〜５６４、４、１７１．１〜１７４．４　、４　７
Ｘ．，　、５　７ｔ．ｔ〜５７４．４　．５８＋．＋〜
５８４．４・・・転送電極。

Claims

【特許請求の範囲】

　複数本の垂直ＣＣＤレジスタと、各垂直ＣＣＤレジス
タに沿って設けられた複数個の光電変換素子とを具備し
、前記垂直ＣＣＤレジスタの１段がそれぞれ１個の光電
変換素子に対応している固体撮像素子において、各垂直
ＣＣＤレジスタの転送電極は全て前記垂直ＣＣＤレジス
タと直交する方向の配線によって接続されていることを
特徴とするインターライン転送方式固体撮像素子。