JPH0354487A - Package tester - Google Patents
Package testerInfo
- Publication number
- JPH0354487A JPH0354487A JP1189553A JP18955389A JPH0354487A JP H0354487 A JPH0354487 A JP H0354487A JP 1189553 A JP1189553 A JP 1189553A JP 18955389 A JP18955389 A JP 18955389A JP H0354487 A JPH0354487 A JP H0354487A
- Authority
- JP
- Japan
- Prior art keywords
- fixture
- test
- control unit
- package
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 52
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、パッケージ(電子回路基板、集積回#1)の
機能および動作試験を行うパッケージ試験装置に関する
.
〈従来の技術〉
パッケージ試験装置は、電子回路基板、集積回路等の動
作試験を行うため広く利用されている.このパッケージ
試験装置は、一般に、フィクスチ部、フィクスチャ制御
部およびシステム制御部から構成さている.システム制
御部は、試験プログラムを逐次に実行してフィクスチャ
制御に逐次に指示を与える.フィクスチャ制御部は、こ
の指示に基づいて試験信号を発生してフィクスチャ部を
介してパッケージに加える.そして、この試験信号に対
するパッケージからの試験結果信号をフイクスチャ部を
介して受け取り、システム制御部に送る.このような動
作を行なってパッケージの動作試験を行なっている.
(発明が解決しようとする課題)
上述したように、従来のパッケージ試験装置においては
、比較的高価なシステム制御部がフイクスチャ制御部と
一対一に対応しており、システム制御部が全ての制御を
行なっている.従って、パッケージ試験装置が高価にな
る.また、システム制tX1部と7ィクスチャ制御部と
の間の情報のやりとりに多くの時間がかかるので、パツ
ゲージを試験するために多くの時間がかかる.このよう
に従来のパッケージ試験装置には解決すべき課題があっ
た.
本発明は、このような事情に鑑みてなされたものであり
、その目的は、低価格で且つバ・yケージの試験時間が
短いパ・yゲージ試験装置を提洪することにある.
(課題を解決するための手段)
本発明のパッケージ試験装置は、上記目的を達或するた
めに、試験プログラムを実行するシステム制御部と、該
システム制御部の指示に基づいて試験信号の発生および
試験結果信号を判定するフィクスチャ制御部と、パッケ
ージが装着され前記フィクスチャ制御部により出力され
た試験結果信号を前記パッケージに加えると共に前記パ
ッケージからの前記試験結果信号を取り出して前記フィ
クスチャ制御部に加えるフィクスチャ部とで構成される
パッケージ試験装置において、
システムバスに一つのシステム制御部と複数のフィクス
チャ制御部とを接続し、
前記システム制御部は前記システムバスを介して前記試
験プログラムを前記フィクスチャ制御部に送る構成を有
し、
前記フィクスチャ制御部は前記システムバスを介して前
記試験プログラムを受け取り前記試験プログラムを実行
する.
(実施例)
次に、本発明の実施例について図面を参照して詳細に説
明する.
第1図は本発明の一実施例の構戒図である.同図におい
て、1はシステム制御部、2はI EEE=488規格
のバス(GP I Bバスと称する)、3−1〜3−4
はフィクスチャ制御部、4−1〜4−2はフィクスチャ
部、5−1〜5−4はプリンタ、6−1〜6−4は被試
験パッケージ(UUTと称する)、7はコントロールボ
ックスである.システム制御部1およびフィクスチャ制
御部3−1〜3−4にはIEEE−488規格に基づい
てそれぞれ装置アドレスが予め決定されている.次に、
第1図の実施例においてパッケージを試験する際の動作
を説明する.パッケージ試験装置が外部より起動される
と、先ず、システム制御部1が動作を始める.システム
制御部1は、フィクスチャ制御部3−1を示す装置アド
レスとフィクスチャ制御部3−1で実行されるテスト(
試験)プログラムとをGPIBバス2に送出する.そう
すると、この装置アドレスで指定されたフィクスチャ制
m部だけがこのテストプログラムを受け取る.今の場合
はフィクスチャ制御部3−1だけがこのテストプログラ
ムを受け取る。システム制御部1は、このような動作を
フィクスチャ制御部3−2〜3−4に対して行う.従っ
て、フィクスチャ制御部3−1〜3−4には被試験パッ
ケージ6−1〜6−4に対応したテストプログラムが格
納されたことになる.
このような動作が終了するとコントロールボックス7が
イネーブル状態(使用可能な状態)になる.イネーブル
状態を確認した操作者は、コントロールボックス7を介
して被試験パッケージ6−1〜6−4のパッケージ枚数
をフィクスチャ制御部3−1〜3−4にそれぞれ設定す
る.このような処理が腔了するとシステム制御部lはオ
フライン状態となる.
そして、操作者がコントロールボックス7のスタートス
イッチ(図示せず)を押下するとフイクスチャ制御部3
−1〜3−4は、内部に格納されているテストプログラ
ムを逐次に実行して試験信号を発生する.そしてこの試
験信号をフィクスチャ部4−1.4−2を介して被試験
パッケージ6−1〜6−4に加え、この試験信号に対す
る被試験パッケージ6−1〜6−4からの試験結果信号
をフィクスチャ部4−1,.1−2を介して判定する.
このようにして被試験パッケージ6−1〜6−4の試験
を行う.試験が終了するとフィクスチャ制御部3−1〜
3−4は、試験結果をコントロールボックス7に表示す
ると共に、プリンタ5−1〜5−4に出力する.
(発明の効果)
以上に説明したように、本発明のパッケージ試験装置に
おいては、一つのシステム制御部で複数のフィクスチャ
制御部を制御し、.且つ各フィクスチャ制御部自身でテ
ストプログラムを実行する.従って、パッケージ試験装
置を低廉にでき且つ、パッケージ試験時間を短くできる
.DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a package testing device for testing the functionality and operation of a package (electronic circuit board, integrated circuit #1). <Prior Art> Package testing equipment is widely used to test the operation of electronic circuit boards, integrated circuits, etc. This package testing equipment generally consists of a fixture section, a fixture control section, and a system control section. The system control unit sequentially executes the test program and sequentially gives instructions to the fixture control. The fixture control section generates a test signal based on this instruction and applies it to the package via the fixture section. Then, the test result signal from the package in response to this test signal is received via the fixture section and sent to the system control section. This operation is used to test the operation of the package. (Problems to be Solved by the Invention) As described above, in conventional package testing equipment, the relatively expensive system control section has a one-to-one correspondence with the fixture control section, and the system control section performs all controls. I am doing it. Therefore, package testing equipment becomes expensive. Furthermore, since it takes a lot of time to exchange information between the system system tX1 section and the 7-fixture control section, it takes a lot of time to test the patch gauge. As described above, conventional package testing equipment had issues that needed to be resolved. The present invention has been made in view of the above circumstances, and its purpose is to provide a P/Y gauge testing device that is low in price and allows a short bar/y cage test time. (Means for Solving the Problems) In order to achieve the above object, the package testing device of the present invention includes a system control unit that executes a test program, and a system control unit that generates and generates test signals based on instructions from the system control unit. a fixture control unit that determines a test result signal; and a fixture control unit that adds a test result signal output by the fixture control unit to the package when the package is attached, and extracts the test result signal from the package to control the fixture control unit. In the package testing device, one system control section and a plurality of fixture control sections are connected to a system bus, and the system control section executes the test program via the system bus. It has a configuration for sending the test program to the fixture control section, and the fixture control section receives the test program via the system bus and executes the test program. (Example) Next, an example of the present invention will be described in detail with reference to the drawings. Figure 1 is a structural diagram of one embodiment of the present invention. In the figure, 1 is a system control unit, 2 is an IEEE=488 standard bus (referred to as GP IB bus), and 3-1 to 3-4.
is a fixture control section, 4-1 to 4-2 are fixture sections, 5-1 to 5-4 are printers, 6-1 to 6-4 are packages under test (referred to as UUT), and 7 is a control box. be. Device addresses are predetermined for each of the system control section 1 and fixture control sections 3-1 to 3-4 based on the IEEE-488 standard. next,
The operation when testing a package in the embodiment shown in Figure 1 will be explained. When the package testing device is started from the outside, first, the system control section 1 starts operating. The system control unit 1 receives the device address indicating the fixture control unit 3-1 and the test (
test) program to GPIB bus 2. Then, only the fixture controller specified by this device address receives this test program. In this case, only the fixture control section 3-1 receives this test program. The system control section 1 performs such operations on the fixture control sections 3-2 to 3-4. Therefore, the test programs corresponding to the packages under test 6-1 to 6-4 are stored in the fixture control units 3-1 to 3-4. When these operations are completed, the control box 7 becomes enabled (usable). After confirming the enable state, the operator sets the number of packages to be tested 6-1 to 6-4 to the fixture control units 3-1 to 3-4 via the control box 7, respectively. When such processing is completed, the system control unit 1 goes into an offline state. When the operator presses the start switch (not shown) of the control box 7, the fixture control section 3
-1 to 3-4 sequentially execute internally stored test programs to generate test signals. Then, this test signal is applied to the packages under test 6-1 to 6-4 via the fixture section 4-1, 4-2, and test result signals from the packages under test 6-1 to 6-4 in response to this test signal are the fixture parts 4-1, . Judgment is made through 1-2.
In this way, the packages under test 6-1 to 6-4 are tested. When the test is finished, the fixture control section 3-1~
3-4 displays the test results on the control box 7 and outputs them to the printers 5-1 to 5-4. (Effects of the Invention) As explained above, in the package testing apparatus of the present invention, one system control section controls a plurality of fixture control sections. In addition, each fixture control unit executes the test program itself. Therefore, the cost of the package testing equipment can be reduced and the package testing time can be shortened.
第1図は本発明の一実施例の構成図である.1・・・シ
ステム制御部、2・・・GPIBバス、3−1〜3−4
・・・フィクスチャ制御部、4−1〜4−2・・・フィ
クスチャ部、5−1〜5−4・・・プリンタ、6−1〜
6−4・・・被試験パッケージ、7・・・コントロール
ボックス。Figure 1 is a block diagram of one embodiment of the present invention. 1... System control unit, 2... GPIB bus, 3-1 to 3-4
... Fixture control section, 4-1 to 4-2... Fixture section, 5-1 to 5-4... Printer, 6-1 to
6-4...Test package, 7...Control box.
Claims (1)
ム制御部の指示に基づいて試験信号の発生および試験結
果信号を判定するフィクスチャ制御部と、パッケージが
装着され前記フィクスチャ制御部により出力された試験
結果信号を前記パッケージに加えると共に前記パッケー
ジからの前記試験結果信号を取り出して前記フィクスチ
ャ制御部に加えるフィクスチャ部とで構成されるパッケ
ージ試験装置において、 システムバスに一つのシステム制御部と複数のフィクス
チャ制御部とを接続し、 前記システム制御部は前記システムバスを介して前記試
験プログラムを前記フィクスチャ制御部に送る構成を有
し、 前記フィクスチャ制御部は前記システムバスを介して前
記試験プログラムを受け取り前記試験プログラムを実行
することを特徴とするパッケージ試験装置。[Scope of Claims] A system control unit that executes a test program, a fixture control unit that generates a test signal and determines a test result signal based on instructions from the system control unit, and a fixture control unit to which a package is attached. In a package testing apparatus, a fixture section includes a fixture section that applies a test result signal outputted by a section to the package, and a fixture section that extracts the test result signal from the package and applies it to the fixture control section. A system control unit and a plurality of fixture control units are connected, the system control unit is configured to send the test program to the fixture control unit via the system bus, and the fixture control unit is configured to send the test program to the fixture control unit via the system bus. A package testing device characterized in that it receives the test program via a bus and executes the test program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1189553A JPH0354487A (en) | 1989-07-21 | 1989-07-21 | Package tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1189553A JPH0354487A (en) | 1989-07-21 | 1989-07-21 | Package tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0354487A true JPH0354487A (en) | 1991-03-08 |
Family
ID=16243253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1189553A Pending JPH0354487A (en) | 1989-07-21 | 1989-07-21 | Package tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0354487A (en) |
-
1989
- 1989-07-21 JP JP1189553A patent/JPH0354487A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100589587C (en) | Automatic test system for handset single-plate and its method | |
JPH0354487A (en) | Package tester | |
JP2978774B2 (en) | Radio inspection equipment | |
US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
KR20120046553A (en) | Apparatus for testing semiconductor chips with flexible linked power supply functionality | |
JPH09178821A (en) | Test device for electronic circuit | |
US6131275A (en) | Methods and devices relating to circuit board constructions | |
JPH09304129A (en) | Equipment and method for testing integrated system | |
JP2611892B2 (en) | Failure inspection method for sequence control equipment | |
JP2599795B2 (en) | Test method for circuits with microprocessor | |
JPH0449590Y2 (en) | ||
JP2000041009A (en) | Radio equipment inspecting device | |
JPS6149701B2 (en) | ||
JPH0643244A (en) | Cosmic rays measuring device | |
JP2996989B2 (en) | Pin current measuring circuit of IC tester and its substrate | |
JP2001051865A (en) | Method for inspecting electronic controller | |
JPH0252264A (en) | Testing device for electronic circuit package | |
JPH0511076U (en) | Exception handling sequencer | |
JP2000206178A (en) | Test burn-in test system | |
JPH02226076A (en) | Apparatus for monitor dynamic burn in test of semiconductor integrated circuit device | |
JPH04270978A (en) | Ic tester | |
JPS58195244A (en) | Remote centralized control system | |
JPH04273077A (en) | Semiconductor testing device | |
JPH03146885A (en) | Testing device for integrated circuit | |
JPS60165159A (en) | Common line data transmission link test system |