JPH0350935A - ディジタル無線送信装置 - Google Patents
ディジタル無線送信装置Info
- Publication number
- JPH0350935A JPH0350935A JP18627289A JP18627289A JPH0350935A JP H0350935 A JPH0350935 A JP H0350935A JP 18627289 A JP18627289 A JP 18627289A JP 18627289 A JP18627289 A JP 18627289A JP H0350935 A JPH0350935 A JP H0350935A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- transmission output
- control signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
ＰＳＫ、多値ＱＡＭ等のＡＭ変調器を含むデイ（信号遮
断） ジタル無線送信装置のシャントダウン 方式に関し、 第１及び第２のベースバンド入力データをそれぞれ第１
及び第２のベースバンド処理回路で帯域制限し、更にそ
れぞれ基準キャリアにより第１及び第２の変調器で変調
し合成器で合成して送信するディジタル無線送信装置に
おいて、アナログスイッチを用いずに充分満足のできる
送信出力のシャットダウンを可能にすることを目的とし
、各ベースバンド処理回路が、オン／オフ制御信号を受
け該制御ｎ信号がオンのときはディジタルフィルタとし
て帯域制限を行いオフのときは強制的に送信出力をシャ
ットダウンする出力を発生するＲＯＭを含むように構成
する。
断） ジタル無線送信装置のシャントダウン 方式に関し、 第１及び第２のベースバンド入力データをそれぞれ第１
及び第２のベースバンド処理回路で帯域制限し、更にそ
れぞれ基準キャリアにより第１及び第２の変調器で変調
し合成器で合成して送信するディジタル無線送信装置に
おいて、アナログスイッチを用いずに充分満足のできる
送信出力のシャットダウンを可能にすることを目的とし
、各ベースバンド処理回路が、オン／オフ制御信号を受
け該制御ｎ信号がオンのときはディジタルフィルタとし
て帯域制限を行いオフのときは強制的に送信出力をシャ
ットダウンする出力を発生するＲＯＭを含むように構成
する。
［産業上の利用分野］
本発明は、ディジタル無線送信装置に関し、特にＰＳＫ
、多値ＱＡＭ等のＡＭ変調器を含むディジタル無線送信
装置のシャットダウン（信号遮断）方式に関するもので
ある。
、多値ＱＡＭ等のＡＭ変調器を含むディジタル無線送信
装置のシャットダウン（信号遮断）方式に関するもので
ある。
近年の衛Ｎ通信において、特にＴＤＭＡ通信方式を用い
る場合には、バーストタイミング（タイムスロット）以
外のタイミングには変調器出力をシャットダウンして他
チャネルのバーストタイミングの信号と衝突しないよう
にする機能が必要で、Ｊ）る。
る場合には、バーストタイミング（タイムスロット）以
外のタイミングには変調器出力をシャットダウンして他
チャネルのバーストタイミングの信号と衝突しないよう
にする機能が必要で、Ｊ）る。
［従来の技術］
第７図及び第８図は、従来から用いられているディジタ
ル無線送信装置を示したもので、図中、３１．３２は例
えば４相ＰＳＫ方式においてＩ軸及びＱ軸用のベースバ
ンド入力データの′！ＩＦ域制限を行うベースバンド処
理回路、３３は基準キャリア発生器、３４は基準キャリ
アをπ／２だけ移相する移相器、３５．３６はベースバ
ンド処理回路３１．３２からそれぞれ出力されたアナロ
グヘースバンド信号で基準キャリア又はこの基準キャリ
アをπ／２だけ移相したキャリアを変調するための変調
器、そして３７は変調器３５．３６の出力を加算合成す
る合成器である。
ル無線送信装置を示したもので、図中、３１．３２は例
えば４相ＰＳＫ方式においてＩ軸及びＱ軸用のベースバ
ンド入力データの′！ＩＦ域制限を行うベースバンド処
理回路、３３は基準キャリア発生器、３４は基準キャリ
アをπ／２だけ移相する移相器、３５．３６はベースバ
ンド処理回路３１．３２からそれぞれ出力されたアナロ
グヘースバンド信号で基準キャリア又はこの基準キャリ
アをπ／２だけ移相したキャリアを変調するための変調
器、そして３７は変調器３５．３６の出力を加算合成す
る合成器である。
また、３８はビンダイオード等により構成されたアナロ
グスイッチであり、第７図の場合には合成器３７からの
送信出力信号をシャントダウンするように、また第８図
の場合には基準キャリア発生器３３からの基準キャリア
をカットして送信出力信号をシャットダウンするように
それぞれ挿入されている。
グスイッチであり、第７図の場合には合成器３７からの
送信出力信号をシャントダウンするように、また第８図
の場合には基準キャリア発生器３３からの基準キャリア
をカットして送信出力信号をシャットダウンするように
それぞれ挿入されている。
［発明が解決しようとする課題］
このような従来のディジタル無線送信装置でアナログス
イッチを用いてシャットダウンを行おうとするとき、ア
ナログスイッチを通過する信号の周波数が高いために、
シャントダウン時のアイソレーションに問題が有り、ま
た回路部品の選定が難しく安定したシャットダウンがで
きないと共に、コスト高になるという問題点があった。
イッチを用いてシャットダウンを行おうとするとき、ア
ナログスイッチを通過する信号の周波数が高いために、
シャントダウン時のアイソレーションに問題が有り、ま
た回路部品の選定が難しく安定したシャットダウンがで
きないと共に、コスト高になるという問題点があった。
従って、本発明は、第１及び第２のヘースバンド入力デ
ータをそれぞれ第１及び第２のベースバンド処理回路で
帯域制限し、更にそれぞれ基準キャリアにより第１及び
第２の変調器で変調し合成器で合成して送信するディジ
タル無線送信装置において、アナログスイッチを用いず
に充分満足のできる送信出力のンヤントダウンを可能に
することを目的とする。
ータをそれぞれ第１及び第２のベースバンド処理回路で
帯域制限し、更にそれぞれ基準キャリアにより第１及び
第２の変調器で変調し合成器で合成して送信するディジ
タル無線送信装置において、アナログスイッチを用いず
に充分満足のできる送信出力のンヤントダウンを可能に
することを目的とする。
［課題を解決するための手段］
上記の目的を達成するため、本発明に係るディジタル無
線送信装置では、第１図に原理的に示すように、各ベー
スバンド処理回路１．２が、オン／オフ制御信号を受け
該制御信号がオンのときはディジタルフィルタとして帯
域制限を行い、オフのききは強制的に送信出力をシャッ
トダウンする出力を発生するＲＯＭｌ０５２０を含んで
いる。
線送信装置では、第１図に原理的に示すように、各ベー
スバンド処理回路１．２が、オン／オフ制御信号を受け
該制御信号がオンのときはディジタルフィルタとして帯
域制限を行い、オフのききは強制的に送信出力をシャッ
トダウンする出力を発生するＲＯＭｌ０５２０を含んで
いる。
［作 用］
第１図に示す本発明では、ベースバンド処理回路１．２
にそれぞれベースバンドデータが入力されると、オン／
オフ信号がオンのバーストタイミング時等はベースバン
ド処理回路ｌ、２内のＲＯＭｌ０１２０がその入力デー
タに対してディジタルフィルタとして帯域制限を掛けた
形の信号を出力するが、オン／オフ信号がオフのバース
トタイミング等以外の時には、ＲＯＭｌ０１２０が送信
出力を強制的にオフにする出力を発生ずる。
にそれぞれベースバンドデータが入力されると、オン／
オフ信号がオンのバーストタイミング時等はベースバン
ド処理回路ｌ、２内のＲＯＭｌ０１２０がその入力デー
タに対してディジタルフィルタとして帯域制限を掛けた
形の信号を出力するが、オン／オフ信号がオフのバース
トタイミング等以外の時には、ＲＯＭｌ０１２０が送信
出力を強制的にオフにする出力を発生ずる。
従って、変調器４．５及び合成器６からの出力は充分満
足できる形でシャットダウンすることが可能となる。
足できる形でシャットダウンすることが可能となる。
［実 施 例］
第２図は、本発明に係るディジタル無線送信装置に用い
られるベースバンド処理回路ｌ、２の一実施例を示して
おり、この実施例では、ベースバンドデータをクロック
ＣＬＫにより入力してＲＯＭｌ０１２０へ順次並列に第
１のアドレスを出力するシフトレジスタ１１と、例えば
クロνりＣＩ−にの４倍のサンプリングクロック５ＣＬ
ＫをカウントしてＲＯＭ Ｉ ０５２０への第２のアド
レスを生成するカウンタ１２と、例えばバーストタイミ
ング時にオン、それ以外のときにオフとなるオン／オフ
制御信号を第３のアドレスとしてシフトレジスタ１１及
びカウンタ１２の出力タイミングと合わせてＲＯＭｌ０
１２０に送るための遅延手段としてのシフトレジスタ１
３と、ＲＯＭｌ０１２０の出力データをアナログ信号に
変換するＤ／Ａ変換器１４と、そのアナログ信号のサン
プリングによる折り返し成分を除去するためのスムージ
ングフィルタ１５とで構成されている。
られるベースバンド処理回路ｌ、２の一実施例を示して
おり、この実施例では、ベースバンドデータをクロック
ＣＬＫにより入力してＲＯＭｌ０１２０へ順次並列に第
１のアドレスを出力するシフトレジスタ１１と、例えば
クロνりＣＩ−にの４倍のサンプリングクロック５ＣＬ
ＫをカウントしてＲＯＭ Ｉ ０５２０への第２のアド
レスを生成するカウンタ１２と、例えばバーストタイミ
ング時にオン、それ以外のときにオフとなるオン／オフ
制御信号を第３のアドレスとしてシフトレジスタ１１及
びカウンタ１２の出力タイミングと合わせてＲＯＭｌ０
１２０に送るための遅延手段としてのシフトレジスタ１
３と、ＲＯＭｌ０１２０の出力データをアナログ信号に
変換するＤ／Ａ変換器１４と、そのアナログ信号のサン
プリングによる折り返し成分を除去するためのスムージ
ングフィルタ１５とで構成されている。
次に第２図に示したベースバンド処理回路ｌ、２の動作
を説明する。
を説明する。
まず、自局のバーストタイミング時にオン／オフ制御信
号はオンとなりシフトレジスタ１３を介してＲＯＭｌ０
１２０に第３のアドレスとして与えられる。
号はオンとなりシフトレジスタ１３を介してＲＯＭｌ０
１２０に第３のアドレスとして与えられる。
このときには、ベースバンドデータはクロックＣＬ Ｋ
によりシフトレジスタ１１から並列出力されてＲＯＭｌ
０１２０に第１のアドレスとして与えられる。第３図に
は８段構成のシフトレジスタ１１によって生成されるア
ドレスが示されている。
によりシフトレジスタ１１から並列出力されてＲＯＭｌ
０１２０に第１のアドレスとして与えられる。第３図に
は８段構成のシフトレジスタ１１によって生成されるア
ドレスが示されている。
このとき、サンプリングクロック５ＣＬＫのカウンタ１
２によるカラントイ直を第２のアドレスとしてＲＯＭｌ
０１２０が入力することにより、ＲＯＭｌ０１２０はシ
フトレジスタ１１からのアドレスデータに対して帯域制
限を掛けた形の並列信号を出力する。
２によるカラントイ直を第２のアドレスとしてＲＯＭｌ
０１２０が入力することにより、ＲＯＭｌ０１２０はシ
フトレジスタ１１からのアドレスデータに対して帯域制
限を掛けた形の並列信号を出力する。
ここで、第３図に示すようなデータａ −ｈ・・・がク
ロ、りＣＬＫのタイミング１．−１１１でシフトレジス
タ１１に入力されるとき、各ビットａ −ｈ・・・がこ
のソフトレジスタ１１のＱ１〜Ｑ８を通過する場合のみ
を考え、且つクロックＣＬ Ｋの４倍のサンプリングク
ロック５ＣＬＫ（例えばｔｌｌ〜ｔ１４）を用いて計算
により求めた帯域制限のためのインパルス応答が第４図
に示されている（但し、通常位相変調をかけるため０“
のビットｂ、ｅｒは図示のようになる）。
ロ、りＣＬＫのタイミング１．−１１１でシフトレジス
タ１１に入力されるとき、各ビットａ −ｈ・・・がこ
のソフトレジスタ１１のＱ１〜Ｑ８を通過する場合のみ
を考え、且つクロックＣＬ Ｋの４倍のサンプリングク
ロック５ＣＬＫ（例えばｔｌｌ〜ｔ１４）を用いて計算
により求めた帯域制限のためのインパルス応答が第４図
に示されている（但し、通常位相変調をかけるため０“
のビットｂ、ｅｒは図示のようになる）。
そこで、ＲＯＭｌ０１２０には、シフトレジスタ１１か
らの第１のアドレス（８ビツト）と、カウンタ１２から
の第２のアドレス（４ピノｌ〜）とを合わせて考え得る
全ての入力データの組み合わせ２）１１個について予め
第４図のサンプリングクロック５ＣＬＫの各時点におけ
るピントａ −ｈ・・・のそれぞれのインパルス応答を
加算したデータを、これら第１及び第２のアドレスに対
応して格納している。このようなＲＯＭは既に公用され
ているものである。
らの第１のアドレス（８ビツト）と、カウンタ１２から
の第２のアドレス（４ピノｌ〜）とを合わせて考え得る
全ての入力データの組み合わせ２）１１個について予め
第４図のサンプリングクロック５ＣＬＫの各時点におけ
るピントａ −ｈ・・・のそれぞれのインパルス応答を
加算したデータを、これら第１及び第２のアドレスに対
応して格納している。このようなＲＯＭは既に公用され
ているものである。
このように、シフトレジスタは、入力データ列の拘束長
（時間幅）を規定し、ｎ（ｎ≧２）倍でサンプリングす
るために、データの１シンボルの間、現時点でのデータ
を保持する役目を果たしている。
（時間幅）を規定し、ｎ（ｎ≧２）倍でサンプリングす
るために、データの１シンボルの間、現時点でのデータ
を保持する役目を果たしている。
尚、シフトレジスタ１１の段数は、実際のフィルタ特性
に近づけるためには多ければ多い程良い。
に近づけるためには多ければ多い程良い。
このようにして、ＲＯＭｌ０１２０からは、第１及び第
２のアドレスに対応してインパルス応答の総和データ（
並列データ）が出力されるが、これをＤ／Ａ変換器１４
で重ね合わせてアナログ信号に変換する。
２のアドレスに対応してインパルス応答の総和データ（
並列データ）が出力されるが、これをＤ／Ａ変換器１４
で重ね合わせてアナログ信号に変換する。
一方、バーストタイミング以外のときにはオン／オフ制
御信号はオフとなるため、ＲＯＭｌ０１２０は第１及び
第２のアドレスを無効にし、このオフとなった第３のア
ドレスのみを人力して、シフトレジスタ１１の入力にか
かわらず所定の電圧に相当する信号を出力する。
御信号はオフとなるため、ＲＯＭｌ０１２０は第１及び
第２のアドレスを無効にし、このオフとなった第３のア
ドレスのみを人力して、シフトレジスタ１１の入力にか
かわらず所定の電圧に相当する信号を出力する。
このため、ＲＯＭｌ０１２０には、第３のアドレス（オ
ン信号）が入力されたときに上記の所定の電圧に相当す
る信号が出力されるためのデータも記憶されている。
ン信号）が入力されたときに上記の所定の電圧に相当す
る信号が出力されるためのデータも記憶されている。
この所定の電圧はＤ／Ａ変ｔＡ器１４に送られると゛′
０°゛出力となる。
０°゛出力となる。
第５図はこのときのＤ／Ａ変換器Ｌ４のＲＯＭ出力デー
タと出力電圧との関係を示した図で、オン／オフ制御信
号がオフのときＲＯＭｌ０１２０から出力される所定の
出力コートはＤ／Ａ変換器１４において０”レベル（Ｋ
点）の信号となって出力される。
タと出力電圧との関係を示した図で、オン／オフ制御信
号がオフのときＲＯＭｌ０１２０から出力される所定の
出力コートはＤ／Ａ変換器１４において０”レベル（Ｋ
点）の信号となって出力される。
従って、この°゛０“レベルの出力信号は変３１１器４
．５及び合成器６を経ても送信出力は°０″゛となるた
めンヤノトダウンが実現される。
．５及び合成器６を経ても送信出力は°０″゛となるた
めンヤノトダウンが実現される。
尚、第６図にはＲＯＭフィルタｌ０１２０の出力応答波
形が示されており、同図（ａ）に示す本発明のようにＲ
ＯＭによるディジタルフィルタを使用することにより、
同図（ｂ）に示すアナログフィルタを使用する場合より
シャットダウン時の出力応答が優れていることが分かる
。
形が示されており、同図（ａ）に示す本発明のようにＲ
ＯＭによるディジタルフィルタを使用することにより、
同図（ｂ）に示すアナログフィルタを使用する場合より
シャットダウン時の出力応答が優れていることが分かる
。
［発明の効果］
以上説明したように本発明に係るディジタル無線送信装
置によれば、各ベースバンド処理回路にＲＯＭのディジ
タルフィルタを設け、オン／オフ制御信号のオン時には
帯域制限のディジタルフィルタとして用い、オフ時には
強制的に送信出力をシャットダウンする信号を出力する
ように構成したので、ベースバンドの低い周波数で確実
に且つ容易に送信出力のシャントダウンを行うことがで
きる。
置によれば、各ベースバンド処理回路にＲＯＭのディジ
タルフィルタを設け、オン／オフ制御信号のオン時には
帯域制限のディジタルフィルタとして用い、オフ時には
強制的に送信出力をシャットダウンする信号を出力する
ように構成したので、ベースバンドの低い周波数で確実
に且つ容易に送信出力のシャントダウンを行うことがで
きる。
第１図は本発明に係るディジタル無線送信装置を原理的
に示すブロック図、 第２図は本発明に用いるベースバンド処理回路の一実施
例を示すブロック図、 第３図は本発明に用いるシフトレジスタの動作を説明す
るだめの図、 第４図は本発明に用いるＲＯＭフィルタの記憶内容を説
明するためのインパルス応答波形図、第５図はＤ／Ａ変
換器の人力−出力関係を説明するための図、 第６図はディジタルフィルタとアナログフィルタの出力
応答の差異を説明するための波形図、第７図及び第８図
は従来例を示すブロック図、である。 第１図において、 ■、２・・・ベースバンド処理回路、 ３・・・基準キャリア、 ４．５・・・変調器、 ６・・・合成器、 １Ｏ１２０・・・ＲＯＭフィルタ。 図中、同一符号は同−又は相当部分を示す。
に示すブロック図、 第２図は本発明に用いるベースバンド処理回路の一実施
例を示すブロック図、 第３図は本発明に用いるシフトレジスタの動作を説明す
るだめの図、 第４図は本発明に用いるＲＯＭフィルタの記憶内容を説
明するためのインパルス応答波形図、第５図はＤ／Ａ変
換器の人力−出力関係を説明するための図、 第６図はディジタルフィルタとアナログフィルタの出力
応答の差異を説明するための波形図、第７図及び第８図
は従来例を示すブロック図、である。 第１図において、 ■、２・・・ベースバンド処理回路、 ３・・・基準キャリア、 ４．５・・・変調器、 ６・・・合成器、 １Ｏ１２０・・・ＲＯＭフィルタ。 図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 第１及び第２のベースバンド入力データをそれぞれ第１
及び第２のベースバンド処理回路（１）（２）で帯域制
限し、更にそれぞれ基準キャリア（３）により第１及び
第２の変調器（４）（５）で変調し合成器（６）で合成
して送信するディジタル無線送信装置において、各ベー
スバンド処理回路（１）（２）が、オン／オフ制御信号
を受け該制御信号がオンのときはディジタルフィルタと
して帯域制限を行いオフのときは強制的に送信出力をシ
ャットダウンする出力を発生するＲＯＭ（１０）（２０
）を含んでいることを特徴としたディジタル無線送信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18627289A JPH0350935A (ja) | 1989-07-19 | 1989-07-19 | ディジタル無線送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18627289A JPH0350935A (ja) | 1989-07-19 | 1989-07-19 | ディジタル無線送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350935A true JPH0350935A (ja) | 1991-03-05 |
Family
ID=16185393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18627289A Pending JPH0350935A (ja) | 1989-07-19 | 1989-07-19 | ディジタル無線送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5002813A (en) * | 1988-08-01 | 1991-03-26 | Sharp Kabushiki Kaisha | Substrate with protective film and method of manufacturing optical memory device using the same |
-
1989
- 1989-07-19 JP JP18627289A patent/JPH0350935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5002813A (en) * | 1988-08-01 | 1991-03-26 | Sharp Kabushiki Kaisha | Substrate with protective film and method of manufacturing optical memory device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2016630C (en) | System for interrupting a transmitter output wave | |
| US8009761B2 (en) | Unified modulator for continuous phase modulation and phase-shift keying | |
| EP0626754A1 (fr) | Procédé et dispositif de modulation en amplitude d'un signal radiofréquence | |
| US5020075A (en) | Direct sequence spread spectrum modulation apparatus | |
| US9590663B2 (en) | Radio apparatus | |
| US5022054A (en) | Digital GMSK modulator with non-integer bit interval handling | |
| KR20010071736A (ko) | 디지털 데이터를 변조시키는 방법 및 장치 | |
| US20070247239A1 (en) | Phase modulator | |
| KR100588753B1 (ko) | 위상쉬프트키잉 방식의 변조기 | |
| US5796782A (en) | Digital modulator with Root-Nyquist filter | |
| JPH0350935A (ja) | ディジタル無線送信装置 | |
| EP0371751A2 (en) | Digital GMSK modulator with non integer bit interval handling | |
| CN115296969A (zh) | 发射码元相位调整方法和系统 | |
| US6553079B1 (en) | Digital modulator for angle and/or amplitude modulation | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| JP3177569B2 (ja) | 無線装置 | |
| KR0159200B1 (ko) | 힐버트 트랜스폼 측파대역신호 발생기 | |
| JP3272172B2 (ja) | 無線装置 | |
| JPH03104357A (ja) | 多値多相位相変調器 | |
| JPH0773288B2 (ja) | ディジタル変調回路 | |
| JPH06303213A (ja) | データ送受信装置 | |
| JPH08214039A (ja) | 振幅位相変調回路 | |
| JPH08125704A (ja) | マルチモード位相変調器 | |
| FI97760C (fi) | GMSK-modulaattori | |
| JPH08172459A (ja) | スペクトラム拡散通信装置 |