JPH03505145A - Method for manufacturing tunneling oxide - Google Patents
Method for manufacturing tunneling oxideInfo
- Publication number
- JPH03505145A JPH03505145A JP1506338A JP50633889A JPH03505145A JP H03505145 A JPH03505145 A JP H03505145A JP 1506338 A JP1506338 A JP 1506338A JP 50633889 A JP50633889 A JP 50633889A JP H03505145 A JPH03505145 A JP H03505145A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon dioxide
- oxide
- polysilicon
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 64
- 230000005641 tunneling Effects 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 103
- 239000000377 silicon dioxide Substances 0.000 claims description 50
- 235000012239 silicon dioxide Nutrition 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 13
- 239000011261 inert gas Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 150000004760 silicates Chemical class 0.000 claims 1
- 230000007547 defect Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 230000002028 premature Effects 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- FLWCIIGMVIPYOY-UHFFFAOYSA-N fluoro(trihydroxy)silane Chemical compound O[Si](O)(O)F FLWCIIGMVIPYOY-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- FYUZFGQCEXHZQV-UHFFFAOYSA-N triethoxy(hydroxy)silane Chemical compound CCO[Si](O)(OCC)OCC FYUZFGQCEXHZQV-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 ・ されたトンネリング 化 見豆■丘団 本発明は集積回路加工の分野、更に詳細には電気的に消去可能な固定記憶装置中 でトンネリング酸化物（ｔｕｎｎｅｌｉｎｇ ｏχ１ｄｅ）を付着する方法に関 する。[Detailed description of the invention] ・Tunneling Mizuoka group The invention relates to the field of integrated circuit processing, and more particularly to electrically erasable permanent storage devices. Regarding the method of depositing tunneling oxide in do.
又里■宵景 ＥＥＦＲＯＭ装置は、フローティングゲート電極上の電荷の存在または不在が２ 進法の１または０を示す持久記憶装置である。Matasato Evening view EEFROM devices are characterized by the presence or absence of charge on the floating gate electrode. It is a permanent storage device that indicates base 1 or 0.
一つのＥＥＦＲＯＭ装置が“持久電気可変式記憶装置（’Ｎｏｎｖｏｌａ−ｔｉ ｌｅ Ｅｌｅｃｔｒｉｃａｌｌｙ Ａｌｔｅｒａｂｌｅ Ｍｅｍｏｒｙ）”と題 する米国特許第４、５７９．７０６号明細書に記載されている。この特許は参考 として本明細書に含まれる。この型のＥ Ｅ Ｐ ＲＯＭ装置に於いて、フロー ティングゲート電極はトンネリング酸化物の一つ以上の層により装置のその他の 電極から電気的に絶縁される。電荷は電子をトン７リング酸化物中をフローティ ングゲート電極へと突き抜けさせるのに充分である電圧をプログラミング電極に かけることによりフローティングゲートに移される。ＥＥＰＲＯＭ装置に於いて 、トンネリング酸化物はトン７リング酸化物が破損または分解する前にトン水リ ング中に酸化物を横切ってかけられる高い場の下に制限された量の電荷のみを伝 導することができ、こうしてプログラミングサイクルの数を制限する。Ｅ Ｅ Ｐ ＲＯＭアレイ中の幾つかのトン不リング層素に於いて、この破損はトンネリ ング酸化物の一つ以上の層の均−性及び固有欠陥密度に応して約１０，０００以 下のプログラミングサイクルで起こることがある。One EEFROM device is a “nonvola-ti Electrically Alterable Memory)” No. 4,579,706. This patent is a reference is included herein as. In this type of EEPROM device, the flow The tunneling gate electrode is connected to the rest of the device by one or more layers of tunneling oxide. electrically isolated from the electrodes. The charge is a ton of electrons floating in the 7 ring oxide. Apply a voltage to the programming electrode that is sufficient to push it through to the programming gate electrode. By hanging it, it will be moved to the floating gate. In EEPROM device , the tunneling oxide should be removed before the tunneling oxide breaks down or decomposes. Only a limited amount of charge can be transferred under the high field applied across the oxide during oxidation. programming cycles, thus limiting the number of programming cycles. E E In some tunneling layer elements in the PROM array, this damage is due to tunneling. approximately 10,000 or more depending on the uniformity and inherent defect density of one or more layers of oxidants. This can occur during the programming cycle below.
トンネリング酸化物層の特性はＥＥＰＲＯＭ装置の寿命及び操作に重要である。The properties of the tunneling oxide layer are important to the lifetime and operation of the EEPROM device.
従来のＥＥＦＲＯＭ装置に於いて、トンネリング酸化物は熱酸化法を用いて酸化 物を成長させることにより生成される。しかしながら、この型の方法では、酸化 物欠陥密度がかなり高く、これが多数の早期分解破損を生じる。現在理解されて いるように、これは二酸化ケイ素が成長されるにつれて下層のシリコン中の何ら かの欠陥が二酸化ケイ素層中へと広がり得るからである。更に、熱酸化法中に、 トンネリング酸化物は高水準の応力を発現する。現在理解されているように、こ の現象はトン水リング中に酸化物に早期の破損または早すぎる破損を生じ、こう して装置の寿命を更に制限する欠陥を生じる。低応力のトン７リング酸化物を熱 的に成長させると共に実質的に欠陥のない酸化物層を提供する技術は知られてい ない。In conventional EEFROM devices, the tunneling oxide is oxidized using a thermal oxidation method. Generated by growing things. However, in this type of method, oxidation The material defect density is quite high, which results in a large number of premature decomposition failures. currently understood This means that as the silicon dioxide is grown, anything in the underlying silicon This is because such defects can spread into the silicon dioxide layer. Furthermore, during the thermal oxidation method, Tunneling oxides develop high levels of stress. As currently understood, this This phenomenon causes premature or premature failure of the oxide during water ringing, and this This results in defects that further limit the life of the device. Heat low stress ton 7 ring oxide There are no known techniques for growing oxides in a consistent manner and providing substantially defect-free oxide layers. do not have.
主里立斐り 簡単に説明すると、本発明は低圧、低温化学蒸着法（ＬＰＣＶＤ法）によりトン ネリング酸化物層を二つの導体の間に付着する方法及び手段を意図する。テトラ エチルオルトシリケート（ＴＥＯＳ）がこの付着法に使用されることが好ましい 。本性がＥＥＦＲＯＭ装置に使用されポリシリコン層が装置を形成するのに使用 される場合、付着された酸化物は以下のように形成される０本発明によれば、ポ リシリコンの第一層が付着され所望によりパターン化される。その後、二酸化ケ イ素の層がテトラエチルオルトシリケートを分解してポリシリコンの表面上に所 定の厚さのトンネリング酸化物を形成することにより付着される。付着されたテ トラエチルオルトシリケートから形成された酸化物層は、その後、熱的にアニー ルされ圧密される。これはスチームとアルゴンの如き不活性ガスとの混合物を所 定の温度で用いて行なわれることが好ましい。一つより多くのトン不リング層が 所望される場合には、その方法は反覆し得る。必要により、テトラエチルオルト シリケートを付着する前に、増強されたエミッション（ｅｍｉｓｓｉｏｎ）構造 がポリシリコンの表面上に所望される場合には、比較的に薄い熱酸化物の層をポ リシリコンの表面上に成長させることができる。Tatsuhiri Yuri Briefly, the present invention utilizes low-pressure, low-temperature chemical vapor deposition (LPCVD). Methods and means for depositing a walling oxide layer between two conductors are contemplated. Tetra Ethyl orthosilicate (TEOS) is preferably used for this deposition method. . The nature is used in EEFROM devices and the polysilicon layer is used to form the device. According to the present invention, the deposited oxide is formed as follows. A first layer of silicon is deposited and patterned as desired. Then the carbon dioxide A layer of ion decomposes the tetraethylorthosilicate and deposits it on the surface of the polysilicon. It is deposited by forming a tunneling oxide of a certain thickness. attached tape The oxide layer formed from triethylorthosilicate is then thermally annealed. and consolidated. This uses a mixture of steam and an inert gas such as argon. Preferably, the reaction is carried out at a constant temperature. more than one layer The method can be repeated if desired. Tetraethylortho if necessary Enhanced emission structure before depositing silicate is desired on the surface of the polysilicon, a relatively thin layer of thermal oxide can be deposited on the surface of the polysilicon. can be grown on the surface of silicon.
それ故、本発明の目的は低圧化学蒸着法で付着させ得るトンネリング酸化物をＥ ＥＰＲＯＭｇ置中で提供す６ことである。It is therefore an object of the present invention to prepare tunneling oxides that can be deposited by low pressure chemical vapor deposition using E. This is provided in the EPROMg storage.
本発明の別の目的は、ＥＥＦＲＯＭ装置の有効寿命を改善することである。Another object of the invention is to improve the useful life of EEFROM devices.
本発明の更に別の目的は、ＥＥＰＲＯＭ加工の歩留りを改良することである。Yet another object of the present invention is to improve the yield of EEPROM processing.
本発明の別の目的は、ＥＥＦＲＯＭ装置の信転性を改良することである。Another object of the invention is to improve the reliability of EEFROM devices.
本発明の更に別の目的は、酸化物層が形成されつつある材料の下層の欠陥密度に より制限されないトンネリング誘電体を製造することである。Yet another object of the invention is to reduce the defect density in the underlying layer of the material in which the oxide layer is being formed. The objective is to produce a tunneling dielectric that is less restrictive.
本発明の更に別の目的は、最小応力を有するトンネリング誘電体を製造すること である。Yet another object of the invention is to produce a tunneling dielectric with minimal stress. It is.
皿里至固皇星に医 これらの目的及びその他の目的は、以下の説明及び添付図面により明らかである 。Sarasato Shigokosei is a medical doctor. These and other purposes will be apparent from the following description and accompanying drawings. .
第１図は、本発明に従ってつくられた三層の厚い酸化物ＥＥＦＲＯＭ装置の切取 図であり、そして第２図は第１図の装置のトン７リング酸化物領域の一つを製造 する方法を説明する工程系統図である。FIG. 1 is a cutaway of a three-layer thick oxide EEFROM device made in accordance with the present invention. and FIG. 2 shows one of the seven ring oxide regions of the apparatus of FIG. It is a process flow chart explaining the method of doing.
１里皇圧縦鼠説貝 今、第１図を参照して、本発明のトンネリング酸化物層を有利に使用し得る三層 ポリシリコン装置の切取図が示されている。第１図の装置の操作及び製造は米国 特許第４，５９９，７０６号に実質的に記載されており、その相違は上記の米国 特許に記載されたｐＨ化物の代わりに本発明の付着された酸化物で置換したこと である。1 Ri Emperor pressure vertical mouse theory shell Referring now to FIG. 1, there are three layers in which the tunneling oxide layer of the present invention may be advantageously used. A cutaway view of the polysilicon device is shown. The equipment shown in Figure 1 is operated and manufactured in the United States. No. 4,599,706, the differences being substantially as described in U.S. Pat. Substitution of the attached oxide of the present invention in place of the pH compound described in the patent It is.
第１図のＥＥＰＲＯＭ装置１０は°Ｐ′型半導体材料を含む支持体１２の上に形 成される。二つのｎ＋Ｓｉ域２０．２２が支持体の反対の位置にある端部に拡散 されている。ｎ−領域２４は支持体１２の中央の上部領域に拡散されている。ｎ 十源、ドレイン領域２０．２２及びｎ−拡散２４は、通常の公知の拡散法を用い て形成し得る。ＥＥＰＲＯＭ装置１０は、酸化物領域３０により支持体１２から 分離されるポリシリコン電極２４、並びにトン７リング酸化物領域または要素３ ２及び３４により支持体から分離され互いに分離されるポリシリコンｉｔ＆２６ 及び２８を更に含む。The EEPROM device 10 of FIG. 1 is formed on a support 12 containing °P' type semiconductor material. will be accomplished. Two n+Si regions 20.22 are diffused at opposite ends of the support. has been done. The n-region 24 is diffused into the central upper region of the support 12. n The source, drain region 20, 22 and n-diffusion 24 are formed using conventional known diffusion methods. It can be formed by EEPROM device 10 is separated from support 12 by oxide region 30. Separated polysilicon electrode 24 as well as tung 7 ring oxide region or element 3 Polysilicon it&26 separated from the support and from each other by 2 and 34 and 28.
従来のＥＥＰＲＯＭｍ置に於いて、これらのトンネリング要素３２．３４を形成 するのに使用される酸化物は熱的に成長され、これがトンネリング酸化物要素３ ２．３４中に応力及び欠陥を生しると考えられる。何となれば、下層のシリコン 代替品またはポリシリコン領域からの欠陥がトンネリング酸化物中へ広がり得る からである。These tunneling elements 32, 34 are formed in a conventional EEPROM The oxide used to 2.34 is thought to cause stress and defects. After all, the underlying silicon Defects from substitutes or polysilicon areas can propagate into the tunneling oxide It is from.
本発明は要素３２．３４を形成するために低圧化学蒸着法の使用を意図する。熱 酸化法に於いて、トンネリング酸化物が一旦成長されると、その後の熱処理が酸 化物中に熱応力を生じ、こうして装置中で付加的な分解問題及び電荷トランプ− アップ（ｔｒａｐ−ｕｐ）問題を生しる。本発明は装置の加工中に成長される熱 酸化物を最小にするため低温法の使用を意図し、この方法は応力をかなり減少し 、それにより装置の有効寿命を増大する。また、この特徴は得られる装置中の電 子トンネリングを増進することがわかった。更に、酸化物層を形成するために本 発明により使用される低圧化学蒸着法は、下層の支持体またはポリシリコンから 酸化物への欠陥の広がりを避けると考えられる。The present invention contemplates the use of low pressure chemical vapor deposition techniques to form elements 32,34. heat In the oxidation method, once the tunneling oxide is grown, the subsequent heat treatment creating thermal stresses in the compound, thus creating additional decomposition problems and charge tramps in the equipment. This creates a trap-up problem. The present invention utilizes heat generated during processing of the device. Intended to use a low temperature method to minimize oxides, this method significantly reduces stress. , thereby increasing the useful life of the device. This feature also makes it possible for the resulting device to It was found to enhance child tunneling. Furthermore, the book is used to form an oxide layer. The low-pressure chemical vapor deposition method used by the invention is This is thought to prevent the spread of defects into the oxide.
化学版着法に於いて、シリコンに冨むＳｉＯ２を使用するシリコンの常圧付着が 、従来試みられていた。一つのこのような方法が“歩留り改良及び高キャパシタ ンスのためのシリコンに冨む５ｉＣｈ及びｐＳｉ Ｑ 、二重誘電体（Ｓｉｌｉ ｃｏｎ−Ｒｉｃｈ Ｓｉ Ｏｚ ａｎｄＴｈｅｒｍａｌ Ｓｉｎｇ Ｄｕａｌ Ｄｉｅｌｅｃｔｒｉｃ ｆｏｒ Ｙｉｅｌｄ Ｉｍｐｒｏｖ ｅｍｅｎｔ ａｎｄＨ４ｇｈ Ｃａｐａｃｉｔａｎｃｅ）″と題する文献、Ｉ Ｅ Ｅ Ｅ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃ ｅｓ、 Ｅ Ｄ −３０巻、８号、８９４頁、１９８３年８月に記載されている 。この刊行物に記載された方法は実験上のものであり、トンネリング酸化物を製 造するのに使用するには不適であることがわかった。何となれば、シリコンに冨 むＳｉＯ２は化学量論化合物ではなく、こうして、付着された酸化物の均一性に 影響を及ぼす不純物を含むからである。また、常圧付着の使用は得られる層の厚 さに大きな変化を生じ、それ故、シリコンに冨むＳｉｇｈは比較的に厚い層に関 して使用されているだけであった。In the chemical printing method, silicon is attached at normal pressure using SiO2, which is rich in silicon. , has been attempted in the past. One such method is “yield improvement and high capacitor 5iCh and pSi Q, double dielectric (Sili con-Rich Si Oz and Thermal Sing Dual Dielectric for Yield Improv ment and H4gh Capacitance)'', I E E E Transactions on Electron Device es, ED - Volume 30, No. 8, Page 894, August 1983. . The methods described in this publication are experimental and cannot be used to produce tunneling oxides. It was found to be unsuitable for use in construction. Why is silicon so rich? SiO2 is not a stoichiometric compound, thus affecting the uniformity of the deposited oxide. This is because it contains impurities that have an impact. Also, the use of atmospheric pressure deposition increases the thickness of the resulting layer. Therefore, Sigh, which is rich in silicon, is associated with relatively thick layers. It was only used as such.
更に、上記の方法で添加されたシリコンはこの方法により形成された誘電体によ り電子トンネリングの増進の形態を与えるが、それは下層のシリコン支持体また はポリシリコン導電層上のきめの細かい（ｔｅｘｔｕｒｅｄ）表面の形成はど有 効ではない。これはシリコンに富むＳｉＯ２がその表面付近であるが広がった二 酸化ケイ素中にシリコンの領域またはポールを明らかに形成するからである。Furthermore, the silicon doped using the method described above is provides a form of enhanced electron tunneling, which may be caused by the underlying silicon support or How to form a textured surface on a polysilicon conductive layer It's not effective. This is because SiO2, which is rich in silicon, is near the surface but has spread out. This is because it clearly forms silicon regions or poles in the silicon oxide.
こうして、それらは互いに導電性ではなく、また誘電体の表面と導電性ではなく 、それ故、ポリシリコン層のきめの細かい表面と較べて増強されたエミンション 構造として有効ではない。Thus, they are not conductive with each other and with the dielectric surface. , hence the enhanced eminsion compared to the fine-grained surface of the polysilicon layer. It is not valid as a structure.
その他の普通使用される付着酸化物法は、０．５ミクロン−数ミクロンの範囲の 酸化物層を金属層の間に形成するため、またはトレンチを充填するために従来開 発されていた。しかしながら、これらの方法はトンネリング酸化物要素に必要と されるような一層薄い層（２０００Å以下の程度）を形成するには不適であるこ とがわかった。何となれば、これらの方法はこのような厚さでは不充分な均一性 を有し低い降伏電圧に問題があるからである。一つのこのような方法はテトラエ チルオルトシリケー） （ＴＥＯＳ）を使用し、これはＪ、 Ｃ，シュマチャー カンパ＝ ４ （ＳｃｈｕｍａｃｈｅｒＣｏ、）から入手でき、厚い酸化物法 に典型的に使用されていた。この物質はまたテトラエチルオキンシランとも称さ れる。Other commonly used deposited oxide methods include Traditionally opened to form oxide layers between metal layers or to fill trenches. It was being uttered. However, these methods require tunneling oxide elements. It is unsuitable for forming thinner layers (on the order of 2000 Å or less) such as I found out. After all, these methods provide insufficient uniformity at such thicknesses. This is because there is a problem with low breakdown voltage. One such method is Tetrae (TEOS), which was manufactured by J.C. Schmacher. Available from Schumacher Co., Inc., thick oxide method was typically used in This substance is also known as tetraethyloquine silane. It will be done.
本発明は加工中にＴＥＯ３付着酸化物に関して圧密工程またはアニール工程を用 いる既知の付着酸化物法を改良することにより上記の問題を解決する。ＴＥＯ３ 付着酸化物を比較的高い温度でスチームと不活性ガスの混合物に暴露することに より、ＴＥＯ３酸化物の性質が熱成長された酸化物の性質に等しいか、または優 れる性質に改善されることがわかった。得られた材料は実質的に改良された誘導 特性を有し、しかも得られた材料は実質的に漏れのないものであり且つ強電界の 存在下で分解しない。このアニール法はＴＥＯ３付着酸化物に於いて一層大きな 粘稠な流れを可能にし、こうして得られる誘電体層中の欠陥を減少または排除す ることにより、一層一様な分子結合を与えるものと考えられる。所望のアニール 温度に於けるこのスチーム雰囲気は酸化物を比較的に早い速度で成長させ、それ により誘電体層の厚さを増大するので、不活性ガスはこの望ましくない酸化物成 長速度を遅くすると共にアニール法を進行させるのに使用される分圧を与える。The present invention uses a consolidation step or annealing step on the TEO3 deposited oxide during processing. The above problem is solved by improving the known deposited oxide method. TEO3 By exposing the deposited oxide to a mixture of steam and inert gas at relatively high temperatures, Therefore, the properties of the TEO3 oxide are equal to or superior to those of the thermally grown oxide. It was found that the properties were improved. The resulting material has a substantially improved induction Moreover, the resulting material is virtually leak-free and resistant to strong electric fields. Does not decompose in the presence of This annealing process results in a larger TEO3 deposited oxide. allowing viscous flow and thus reducing or eliminating defects in the resulting dielectric layer. It is thought that this provides more uniform molecular bonding. desired anneal This steam atmosphere at a temperature that causes oxides to grow at a relatively fast rate, The inert gas eliminates this undesirable oxide formation as it increases the thickness of the dielectric layer. Provide the partial pressure used to slow down the long velocity and drive the annealing process.
本発明の方法は終局的な分解の前に誘電体層中を伝導される全電荷を少なくとも 一つの大きさの順位だけ増加し、同時に加工歩留りの著しい改良を与えることが わかった。The method of the invention reduces the total charge conducted through the dielectric layer prior to ultimate decomposition to at least It is possible to increase by one magnitude rank and at the same time give a significant improvement in processing yield. Understood.
今、第２Ａ図及び第２Ｂ図を参照して、方法２００は工程２０２でもって開始し 、この工程で約４００人の厚さのゲート酸化物の初期の層が支持体上に付着され る。この酸化物層は通常の熱酸化物法で形成されてもよい、工程２０４に於いて 、ポリシリコンの第一層が通常のポリシリコン付着法により形成される。ポリシ リコンの第一層は約４０００人の厚さで付着される。工程２０６に於いて、ポリ シリコンの第一層はドーピングされてポリシリコン層を導電性にする。その後、 ポリシリコンの第一層は工程２１０でマスキングすることができ、工程２１２で 反応イオンエツチングまたは湿式エツチング法を用いてエツチングし得る。Referring now to FIGS. 2A and 2B, method 200 begins with step 202. , in this step an initial layer of gate oxide approximately 400 nm thick is deposited on the support. Ru. This oxide layer may be formed by conventional thermal oxide methods, in step 204. , a first layer of polysilicon is formed by conventional polysilicon deposition techniques. policy The first layer of Recon is deposited at a thickness of approximately 4000 nm. In step 206, poly The first layer of silicon is doped to make the polysilicon layer conductive. after that, The first layer of polysilicon may be masked in step 210 and masked in step 212. Etching can be performed using reactive ion etching or wet etching methods.
本発明の好ましい実施に於いて、夫々のトンネリング領域の表面は若干不規則で あって電子トンネリングを促進することが望ましい。これらの表面不規則性また は微小のきめの細かい（ｍｉｃｒｏｔｅ−ｘｔｕｒｅｄ）表面は、ポリシリコン 層の表面を工程２１６により熱酸化することにより形成される。工程２１６の熱 酸化物は、その後、逆エツチングされて約１５０人の厚さの酸化物の層を残す、 トンネリング酸化物層が、その後、工程２２０．２２２及び２２３により形成さ れる。工程２２０に於いて、好ましいガス媒体としてＴＥＯＳを用いて低圧化学 蒸着系を使用して酸化物が熱酸化物の比較的薄い層の上に付着される。ＴＥＯＳ ガスは約６００℃の炉温度で直接吸引によりバブラーを経由して供給される。付 着速度は主としてバブラー及び炉温度により制御される。酸化物が付着されて２ ５０〜２０００人の厚さの酸化物層を形成する。この酸化物層は、その後、工程 ２２２及び２２３でアニールされる。In a preferred implementation of the invention, the surface of each tunneling region is slightly irregular. It is desirable to promote electron tunneling. These surface irregularities also The microte-grained surface is made of polysilicon. It is formed by thermally oxidizing the surface of the layer in step 216. Heat in step 216 The oxide is then back-etched leaving a layer of oxide approximately 150 nm thick. A tunneling oxide layer is then formed by steps 220, 222 and 223. It will be done. In step 220, low pressure chemistry is applied using TEOS as the preferred gas medium. Oxide is deposited over a relatively thin layer of thermal oxide using a vapor deposition system. TEOS Gas is supplied via a bubbler by direct suction at a furnace temperature of approximately 600°C. With The deposition rate is primarily controlled by the bubbler and furnace temperature. Oxide is attached 2 Form an oxide layer with a thickness of 50-2000 people. This oxide layer is then processed Annealed at 222 and 223.
工程２２２のアニール工程は、ＴＥＯＳで生成された二酸化ケイ素層を約７００ 〜１１００℃の範囲の温度で約１〜５分間にわたってスチームとアルゴンのガス 混合物に暴露することにより行なわれる。これに続いて工程２２３で窒素のみの 雰囲気中で更に熱アニールして表面の更なる酸化を防止することが好ましい。こ れは２〜２０分間Ｇこねたってほぼ同し温度範囲で行なわれる。また、迅速の光 アニールの如き、その他のアニール法が厚い付着酸化物層に関して当業界に知ら れているのと異なる温度及びタイミングで使用されてもよい。その方法は工程２ ２４で続けられ、ここで約４０００〜６０００人の厚さのポリシリコンの隣りの 層が通常の手段により付着される。ポリシリコンの第二層は、その後、工程２２ ６でドーピングされる。ポリシリコンの第二層は、その後、工程２３０で更に加 工するためにマスキングされる。ポリシリコンの追加の層が必要とされるか否か に応して、決定２３２はその方法を工程２１２にもとに送るか、またはその方法 を工程２３４で退出させる。得られた構造物は、その後、通常の手段により金属 被覆され仕上げられてもよい。The annealing step 222 reduces the TEOS produced silicon dioxide layer to about 700% Steam and argon gas for approximately 1-5 minutes at temperatures ranging from ~1100°C. It is done by exposure to a mixture. This is followed in step 223 with nitrogen only. Preferably, further thermal annealing is performed in an atmosphere to prevent further oxidation of the surface. child This is done by kneading for 2 to 20 minutes at approximately the same temperature range. Also, quick light Other annealing methods are known in the art for thick deposited oxide layers, such as annealing. may be used at different temperatures and timings than those shown. The method is step 2 24, where the next layer of polysilicon with a thickness of about 4000 to 6000 The layers are applied by conventional means. A second layer of polysilicon is then applied in step 22. Doped with 6. The second layer of polysilicon is then further processed in step 230. masked for engineering purposes. Whether additional layers of polysilicon are needed , decision 232 sends the method back to step 212 or is exited at step 234. The resulting structure is then metallized by conventional means. It may be coated and finished.
要約すると、ＴＥＯ３付着二酸化ケイ素を用いてトンネリング酸化物をつくるた めの改良方法及び手段が記載された。従って、その他の使用及び変更が本発明の 範囲から逸脱しないで当業者に明らかである。In summary, to create a tunneling oxide using TEO3 deposited silicon dioxide, Improved methods and means have been described. Therefore, other uses and modifications of the invention are possible. will be clear to those skilled in the art without departing from the scope.
Ｆｉｇｕｒｅ １ 浄書（内容に変更なし） 浄書（内容に変更なし） Ｆｉｇｕｒｅ ２Ｅ３ 手続補正書 ３．補正をする者 事件との関係 出願人 名 称 ザイカー インコーホレーテッド５、補正命令の日付 自 発 （１） 請求の範囲を別紙のとおり訂正する。Figure 1 Engraving (no changes to the content) Engraving (no changes to the content) Figure 2E3 Procedural amendment 3. person who makes corrections Relationship to the case: Applicant Name: Zyker Incoholated 5, date of amendment order: Self-issued (1) The scope of claims is amended as shown in the attached sheet.
（２）明細書第１頁１２行の“４．５７９．７０６号”を１４、５９９．７０６ 号」に訂正する。(2) “No. 4.579.706” on page 1, line 12 of the specification is 14,599.706 Corrected to "No.".
請求の範囲 １、 導電領域を形成する工程； 低圧化学蒸着法を使用して二酸化ケイ素の層を上記の導電領域の上に付着して２ ０００Å以下の厚さの層を得る工程；及び 上記の導電領域と導電層との間に所定のバイアスがかけられたとき、上記の導電 領域から上記の二酸化ケイ素層を介して導電層へ電子トンネリングが発生するよ うに、上記の二酸化ケイ素層の上部に導電層を形成する工程 を含むトンネリング酸化物の製造方法。The scope of the claims 1. Step of forming a conductive region; A layer of silicon dioxide is deposited over the conductive regions using low pressure chemical vapor deposition. obtaining a layer with a thickness of less than 000 Å; and When a predetermined bias is applied between the above conductive region and the conductive layer, the above conductive region electron tunneling from the region through the silicon dioxide layer to the conductive layer. Step of forming a conductive layer on top of the above silicon dioxide layer A method for producing a tunneling oxide comprising:
２．４５０６Ｃ−１０００℃の温度で、ケイ素及び酸素を含む蒸気を用いて上記 の二酸化ケイ素が付着され、上記のケイ素及び酸素を含む蒸気がテトラエチルオ ルトシリケートを含む、請求の範囲１項記載の方法。2. The above using steam containing silicon and oxygen at a temperature of 4506C-1000C. of silicon dioxide is deposited, and the vapor containing silicon and oxygen is 2. The method of claim 1, comprising a rutosilicate.
３、上記の導電層の形成の前に上記の二酸化ケイ素層をアニールする工程を更に 含む、請求の範囲１項記載の方法。3. Further step of annealing the above silicon dioxide layer before forming the above conductive layer. 2. The method of claim 1, comprising:
４、 上記のアニール工程が上記の二酸化ケイ素層を７００°Ｃ〜１１００℃の 温度でスチームと不活性ガスの混合物に暑露する工程を含む、請求の範囲２項記 載の方法。4. The above annealing process heats the above silicon dioxide layer to a temperature of 700°C to 1100°C. Claim 2 comprising the step of exposing to a mixture of steam and inert gas at a temperature. How to put it on.
５、上記の二酸化ケイ素層を窒素のみの雰囲気中で７００°Ｃ〜１１００℃の温 度で２〜２０分間にわたって熱アニールする工程を更に含む、請求の範囲４項記 載の方法。5. Heat the above silicon dioxide layer at a temperature of 700°C to 1100°C in an atmosphere containing only nitrogen. Claim 4, further comprising the step of thermally annealing at a temperature of 2 to 20 minutes. How to put it on.
６、 （ａ） 導電性材料を所望のパターンに付着する工程； （ｂ） 上記の導電性材料の上に低圧化学蒸着法により２０００Å以下の所定 の厚さの二酸化ケイ素の層を付着することにより、上記の二酸化ケイ素層を実質 的に欠陥がないものとする工程；（Ｃ）上記の二酸化ケイ素層を所定の温度でス チームと不活性ガスの混合物でアニールする工程；及び （ｄ） 上記の導電領域と導電層との間に所定のバイアスがかけられたとき、 上記の導電領域から上記の二酸化ケイ素層を介して導電層へ電子トンネリングが 発生するように、上記の二酸化ケイ素層の上部に導電層を形成する工程 を含むＥＥＦＲＯＭ装置中でトンネリンク酸化物を付着する方法。6. (a) Depositing the conductive material in the desired pattern; (b) A predetermined thickness of 2000 Å or less is applied to the above conductive material by low-pressure chemical vapor deposition. The above silicon dioxide layer can be effectively removed by depositing a layer of silicon dioxide with a thickness of (C) Step of stripping the silicon dioxide layer at a predetermined temperature; annealing with a mixture of team and inert gas; and (d) When a predetermined bias is applied between the above conductive region and the conductive layer, Electron tunneling from the above conductive region to the conductive layer via the above silicon dioxide layer Forming a conductive layer on top of the silicon dioxide layer above to occur A method of depositing tunnel link oxide in an EEFROM device comprising:
７、 （ａ） 導電領域を形成する工程；（ｂ）電子トンネリングを促進する ため上記の導電領域が微細なきめの細かい表面を形成するように、シリコン材料 上で酸化物の比較的薄い層を熱成長させる工程； （Ｃ）上記の熱酸化物層の上に低圧化学蒸着法により２０００Å以下の所定の厚 さの二酸化ケイ素の層を付着する工程；及び （ｄ） 上記の二酸化ケイ素層の上部に導電層を形成する工程 を含む半導体装置中で比較的薄いトンネリング誘電体を付着する方法。7. (a) Step of forming a conductive region; (b) Promoting electron tunneling Silicon material so that the conductive areas above form a fine-grained surface. thermally growing a relatively thin layer of oxide on; (C) A predetermined thickness of 2000 Å or less is deposited on the thermal oxide layer by low pressure chemical vapor deposition. depositing a layer of silicon dioxide; and (d) Step of forming a conductive layer on top of the above silicon dioxide layer A method of depositing a relatively thin tunneling dielectric in a semiconductor device comprising:
８、 上記の付着二酸化ケイ素層を所定の温度でスチームと不活性ガスの混合物 でアニールすることを更に含む、請求の範囲７項記載の方法。8. The above deposited silicon dioxide layer is heated with a mixture of steam and inert gas at a predetermined temperature. 8. The method of claim 7, further comprising annealing with.
９、（ａ） 電子トンネリングを促進するためポリシリコン層が微細なきめの 細かい表面を有するよう特表千３−５０５１４５ （６） に、ポリシリコンの層を所望のパターンで形成する工程； （ｂ）上記のポリシリコン層の上に低圧化学蒸着法により２０００Å以下の所定 の厚さの二酸化ケイ素の層を付着する工程；及び （Ｃ） 上記の二酸化ケイ素層の上部にポリシリコンの層を形成する工程 を含むＥＥＦＲＯＭ装置中でトンネリング酸化物を付着する方法。9. (a) The polysilicon layer has a fine texture to promote electron tunneling. Special table 13-505145 (6) with fine surface forming a layer of polysilicon in a desired pattern; (b) A predetermined thickness of 2000 Å or less is formed on the above polysilicon layer by low pressure chemical vapor deposition. depositing a layer of silicon dioxide with a thickness of (C) Step of forming a polysilicon layer on top of the above silicon dioxide layer A method of depositing tunneling oxide in an EEFROM device comprising:
１０、上記の二酸化ケイ素層を所定の温度でスチームと不活性ガスの混合物でア ニールすることを更に含む、請求の範囲９項記載の方法。10. The above silicon dioxide layer is ashed with a mixture of steam and inert gas at a predetermined temperature. 10. The method of claim 9, further comprising Neiling.
１１、 （ａ） ポリシリコンの層を所望のパターンで形成する工程； （ｂ） 電子トンネリングを促進するため上記のポリシリコン層が微細なきめ の細かい表面を形成するように、上記のポリシリコンの層の上に熱酸化物の層を 成長させる工程； （Ｃ）上記の熱酸化物の層をエツチングして所望の厚さの熱酸化物層を得る工程 ； （ｄ） 上記の熱酸化物のエツチングした層の上にガス媒体としてテトラエチ ルオルトシリケートを用いて低圧化学蒸着法により２０００Å以下の所定の厚さ の二酸化ケイ素の層を付着する工程； （ｅ） 上記の二酸化ケイ素の層を７００℃〜１１００℃の温度でスチームと 不活性ガスの混合物に暴露することにより上記の二酸化ケイ素の層をアニールし 圧密する工程； げ）上記の二酸化ケイ素の層を７００〜１１０００Ｃの温度で窒素に暴露するこ とにより上記の二酸化ケイ素の層を更にアニールする工程；及び（ｇ） 上記 の二酸化ケイ素層の上部にポリシリコンの層を形成する工程 を含むＥＥＦＲＯＭ装置中でトンネリング酸化物を付着する方法。11. (a) Step of forming a polysilicon layer in a desired pattern; (b) The above polysilicon layer has a fine grain to promote electron tunneling. Place a layer of thermal oxide on top of the polysilicon layer above to form a fine surface of Growing process; (C) Etching the above thermal oxide layer to obtain a thermal oxide layer of desired thickness ; (d) Tetraethylene as a gas medium on top of the etched layer of the above thermal oxide. A predetermined thickness of 2000 Å or less is obtained by low-pressure chemical vapor deposition using fluoro-orthosilicate. depositing a layer of silicon dioxide; (e) The above silicon dioxide layer is heated with steam at a temperature of 700°C to 1100°C. Anneal the silicon dioxide layer above by exposing it to a mixture of inert gases. The process of compacting; (g) Exposure of the above silicon dioxide layer to nitrogen at a temperature of 700-11000C. (g) further annealing the layer of silicon dioxide as described above; forming a layer of polysilicon on top of the silicon dioxide layer of A method of depositing tunneling oxide in an EEFROM device comprising:
１２、ポリシリコンの第一層； 上記のポリシリコンの第一層の上に形成された、所定の厚さの熱酸化物の層； 上記の熱酸化物の層の上に形成され、低圧化学蒸着法により付着された２０００ Å以下の厚さの二酸化ケイ素の層；及び 上記の付着された二酸化ケイ素の層の上に形成されたポリシリコンの第二層 を含むことを特徴とする集積回路と共に使用するための改良されたトンネリング 領域。12. First layer of polysilicon; a layer of thermal oxide of a predetermined thickness formed on the first layer of polysilicon; 2000 was formed on top of the thermal oxide layer and deposited by low pressure chemical vapor deposition. a layer of silicon dioxide with a thickness of Å or less; and A second layer of polysilicon formed on top of the deposited silicon dioxide layer above. Improved tunneling for use with integrated circuits comprising: region.
手続補正書（方式） ２１発明の名称 付着されたトンネリング酸化物３、補正をする者 事件との関係 出願人 名 称 ザイカー インコーホレーテッド５、補正命令の日付 自 発 ６、補正の対象 明細書及び請求の範囲の翻訳文特表千３−５０５１４５ （７） 国際調査報告Procedural amendment (formality) 21 Title of the invention Adhered tunneling oxide 3, person making the correction Relationship to the case: Applicant Name: Zyker Incoholated 5, Date of amendment order: From 6. Subject of amendment Translation of description and scope of claims Special table 1,3-505145 (7) international search report
Claims (13)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19576688A | 1988-05-17 | 1988-05-17 | |
| US195,766 | 1988-05-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505145A true JPH03505145A (en) | 1991-11-07 |
| JP2703638B2 JP2703638B2 (en) | 1998-01-26 |
Family
ID=22722714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1506338A Expired - Lifetime JP2703638B2 (en) | 1988-05-17 | 1989-05-16 | Method for producing tunneling oxide |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0417197A4 (en) |
| JP (1) | JP2703638B2 (en) |
| KR (1) | KR0165856B1 (en) |
| WO (1) | WO1989011731A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548426B1 (en) | 1999-09-01 | 2003-04-15 | Canon Sales Co., Ltd. | Method for improving a quality of dielectric layer and semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101713B2 (en) * | 1988-06-07 | 1995-11-01 | 三菱電機株式会社 | Method of manufacturing semiconductor memory device |
| US5153691A (en) * | 1989-06-21 | 1992-10-06 | Xicor, Inc. | Apparatus for a dual thickness floating gate memory cell |
| US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148168A (en) * | 1984-01-13 | 1985-08-05 | Seiko Instr & Electronics Ltd | Semiconductor nonvolatile memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3934060A (en) * | 1973-12-19 | 1976-01-20 | Motorola, Inc. | Method for forming a deposited silicon dioxide layer on a semiconductor wafer |
| US4613956A (en) * | 1983-02-23 | 1986-09-23 | Texas Instruments Incorporated | Floating gate memory with improved dielectric |
| US4526631A (en) * | 1984-06-25 | 1985-07-02 | International Business Machines Corporation | Method for forming a void free isolation pattern utilizing etch and refill techniques |
| JPS61136274A (en) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | Semiconductor device |
| US4763177A (en) * | 1985-02-19 | 1988-08-09 | Texas Instruments Incorporated | Read only memory with improved channel length isolation and method of forming |
| US4713677A (en) * | 1985-02-28 | 1987-12-15 | Texas Instruments Incorporated | Electrically erasable programmable read only memory cell including trench capacitor |
| US4599706A (en) * | 1985-05-14 | 1986-07-08 | Xicor, Inc. | Nonvolatile electrically alterable memory |
-
1989
- 1989-05-16 JP JP1506338A patent/JP2703638B2/en not_active Expired - Lifetime
- 1989-05-16 EP EP19890907002 patent/EP0417197A4/en not_active Ceased
- 1989-05-16 KR KR1019900700109A patent/KR0165856B1/en not_active IP Right Cessation
- 1989-05-16 WO PCT/US1989/002111 patent/WO1989011731A1/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148168A (en) * | 1984-01-13 | 1985-08-05 | Seiko Instr & Electronics Ltd | Semiconductor nonvolatile memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548426B1 (en) | 1999-09-01 | 2003-04-15 | Canon Sales Co., Ltd. | Method for improving a quality of dielectric layer and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0165856B1 (en) | 1999-02-01 |
| JP2703638B2 (en) | 1998-01-26 |
| EP0417197A1 (en) | 1991-03-20 |
| KR900702567A (en) | 1990-12-07 |
| WO1989011731A1 (en) | 1989-11-30 |
| EP0417197A4 (en) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697315B2 (en) | Method of forming fluorine-containing silicon oxide film | |
| JPH08153784A (en) | Manufacture of semiconductor device | |
| JPH0794506A (en) | Manufacture of semiconductor device | |
| JPH0697111A (en) | Formation of barrier metal | |
| US6653683B2 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
| US5219774A (en) | Deposited tunneling oxide | |
| JPH03505145A (en) | Method for manufacturing tunneling oxide | |
| JPH05259297A (en) | Manufacture of semiconductor device | |
| JP3149739B2 (en) | Multilayer wiring formation method | |
| JPH09181071A (en) | Surface flattening method for bpsg films | |
| JPH05221644A (en) | Production of thin tantalum oxide film | |
| JP2005129708A (en) | Silicon nano crystal, manufacturing method thereof floating-gate memory capacitor structure and manufacturing method thereof | |
| JP3216266B2 (en) | Manufacturing method of planarized insulating film | |
| JPH05175456A (en) | Manufacture of semiconductor element | |
| JPH10223628A (en) | Manufacture of semiconductor device | |
| JP2002075988A (en) | Method of manufacturing layer insulation film by vacuum uv cvd | |
| JPH07297186A (en) | Manufacture of semiconductor device | |
| JP3080809B2 (en) | Method for manufacturing semiconductor device | |
| JPH1126457A (en) | Formation of silicon oxynitride film of semiconductor device | |
| KR102603515B1 (en) | Method for forming improved interfaces and thin films using high-density radicals | |
| JP3225694B2 (en) | Method for forming silicon nitride film and CVD apparatus | |
| JPH07245342A (en) | Semiconductor device and its manufacture | |
| JP3139369B2 (en) | Method of forming thin film capacitor | |
| JPH03280471A (en) | Manufacture of semiconductor device | |
| KR20000003455A (en) | Method for manufacturing tantalum oxide film capacitor of semiconductor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |