JPH03504576A - デイジタル・プリントヘツド・エネルギ制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル・プリントヘッド・エネルギ制御システム技術分野 この発明は複数のプリント・ハンマ・ソレノイドに供給されるエネルギを制御す るプリントヘッド・エネルギ制御システムに関する。

背景技術 公知のプリンタはプリント・ハンマ又はプリント・ワイヤのような叩打部材をプ リント・ラインに沿って移動する記録媒体に対して叩打する。叩打ハンマ又はワ イヤの移動はソレノイドを使用し、叩打部材を精密に制御する電磁システムによ って行われる。

ドツト・マトリックス・プリンタでは、複数のプリント・ワイヤ・アクチュエー タ又はソレノイドを含むプリントヘッドを設け、休止位置から叩打又はプリント 位置まで非常に短い精密な距離だけ選ばれたプリント・ワイヤをドライブしうる ように構成される。

プリント・ワイヤは普通ソレノイド・コイルが付勢したときに精密な距離だけ移 動するソレノイド・プランジ中又はアーマチュアに固定又は当接されている。プ ランジャ又はアーマチュアは通常リターンばねの力に対抗して動作する。

ソレノイドは一般にプリント・ワイヤをソレノイドと記録媒体に面したプリント ヘッドの前端との間の狭い領域に配置することができるように円構造に構成され ることは知られている。プリント・ワイヤの作動端は円構造に配置され、その作 用端（プリント端）は記録媒体近くに整列接近して配置される。狭い又はコンパ クトなアクチュエータは小さなプリントヘッドを使用することを可能にし、プリ ント・ラインの端部の余白部を減少することによりプリンタの幅を狭くすること ができる。アクチュエータが小さいと、一定量のワイヤの曲線で記録媒体に更に 接近することができるからプリントヘッドを更に短くすることができる。

米国特許第４．１２６．１３１号は、高いプリント・レートでは、低いプリント ・レートの場合よりドライブ・パルスの幅を狭くするよう制御しうるドツト・マ トリックス・プリンタを開示している。

主豆東皿丞 この発明の目的はプリントヘッド・エネルギの有効なディジタル制御を行うプリ ントヘッド・エネルギ制御システムを提供することである。

従って、この発明によると、ディジタル・パルス期間データを記憶しプリント・ ハンマ付勢パルスの期間を制御する第１の記憶手段と、ディジタル・プリント・ ハンマ付勢データを記憶し複数のプリント・ハンマの選択的動作のためハンマ動 作出力信号を供給し制御信号を発生するための制御出力（ＴＲＩＧ）を有する第 ２の記憶手段と、第１の期間中前記第１の記憶手段に対しパルス期間データを供 給し第２の期間中前記第２の記憶手段に対しハンマ付勢データを供給するバス手 段と、前記第１の期間中前記パルス期間データを前記第１の記憶手段に挿入する 第１の信号手段と、前記第２の期間中前記ハンマ付勢データを前記第２の記憶手 段に挿入する第２の信号手段と、クロック制御手段によって制御され第１の価か ら第２の値に漸増カウントして後前記第１の値に戻るようカウントするカウンタ 手段（４８，５０）と、前記第１の記憶手段及び前記カウンタ手段に接続され前 記第１の記憶手段に記憶されているデータ値と前記カウンタ手段に記憶されてい る値とを比較し前記第１の記憶手段の値と前記カウンタ値との間に所定の関係が 発生したときその出力に出力信号を発生する比較手段と、前記比較手段の出力及 び前記クロック信号手段に接続され前記比較手段からの出力信号の受信に応答し てエンド・パルス信号を供給するラッチ手段と、リセット信号を供給するリセッ ト手段と、前記第２の記憶手段の前記制御出力（ＴＲＩＧ）及び前記リセット手 段に接続され前記カウント手段をクリヤする第１のゲート手段と、前記ランチ手 段及び前記第２の記憶手段に接続された出力を有する前記リセット手段に接続さ れ前記第１の記憶手段値と前記カウンタ値との間に前記比較手段において前記所 定の関係の発生に続き前記ハンマ動作出力信号を終了する第２のゲート手段とを 含み、複数のプリント・ハンマ・ソレノイドに供給されるエネルギを制御するプ リントヘッド・エネルギ制御システムを提供する。

この発明のプリントヘッド・エネルギ制御システムはディジタル成分を使用する ことができ、ディジタル成分と共に大規模集積回路に適用することができるとい う利点を有する。更に、この発明はプリントヘッド・エネルギの電源補償をディ ジタルで行うことができるという利点を有する。

図面の簡単な説明 次に、添付図面を参照してその例によりこの発明の一実施例を説明する。

第１Ａ図及び第１Ｂ図は、この発明のディジタル・プリントヘッド・エネルギ制 御システムの回路図である。第２図は第１Ａ図及び第１Ｂ図のシステムにおいて 使用する信号の波形を表わす図である。

日を　　するための最　の形、胃 この発明のプリントヘッド・エネルギ制御システムはドツト・マトリックス・プ リントヘッド電源電圧をアナログ−ディジタル（Ａ／Ｄ）変換器又は同様な装置 を介してマイクロプロセッサでモニタするようにしたマイクロプロセッサ動作指 向である。プリント・ワイヤ・ソレノイドに対するプリントヘッド・エネルギは 適当なプログラム制御アルゴリズムを使用してマイクロプロセッサで制御され、 プリントヘッドに供給される電圧期間を決定する。

この方法は一般にプリントヘッド・エネルギの電源補償制御として知られ、パル ス期間を変更することによって電源から供給される電圧の変化を補償する。

ＩＥＩＡ図及び第１Ｂ図はクリヤ入力を有する７４ＬＳ２７３型でよいオフタル Ｄ型フリップ・フロツグ（Ｆ　Ｆ）でよい２つの記憶袋２２０．２２を含む、こ の発明の半導体装置のすべては、例えば、Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ 　１ｎｃ、＋Ｄａ１１ａｓｌＴｅｘａｓから取得することができる。より大きな 経済性及び効率を考えて、この発明の各種成分はその他のプリントヘッド・エネ ルギ制御成分と共に大規模集積回路に構成することが望ましい。

各記憶袋Ｗ２０．２２はバス２４（第１Ａ図のＡＤババスような）の個々のライ ンに接続された８人力を有し、その各ライン（ＡＤＯ〜ＡＤ？）は夫々点線で示 すマイクロプロセッサ１８からのデータを受信する。第１の記憶装置２０は信号 ＲＥＳＥＴ　’を有するシステム・リセット・ライン２６に接続されたクリヤ入 力ををし、マイクロプロセッサ１８からの信号ＷＲ’を有するライン２８に接続 されたクロック入力を有する。第２の記憶装置２２は２人力正アンド・ゲート３ ０　（７４ＬＳＯ８型でよい）の出力に接続されたクリヤ入力を持ち、信号ＷＲ ２’を有するライン３２に接続されたクロック入力を存する。ゲート３０は後に 詳細に説明する。

２つの異なるタイプのデータがＡＤババス４に異なる時間に供給される。動作サ イクルの第１のときに、マイクロプロセッサで使用されプリント・ワイヤ・ソレ ノイドの付勢期間に関するプログラム制御アルゴリズムによって決定した８ピン ト・データはライン２８の信号ＷＲＩ’に従って８本のラインＡＤＯ〜ＡＤ７に 供給され、第１の記憶装置２０に記憶される。第２の動作サイクル時において、 これもマイクロプロセッサに使用され付勢されるべき特定のプリント・ワイヤ・ ソレノイドの選択に関するプログラム制御アルゴリズムによって決定された８ピ ントの異なるデータがマイクロプロセッサ１８からのライン３２上の信号ＷＲ２ ’に従って８本のラインＡＤＯ〜ＡＤ７に供給され、第２の記憶装置２２に記憶 される。

第２の記憶装置２２の８出力のうちの７本はバス３４ＢＭＲバスに含まれる。こ の７出力はこの発明の実施例の７個のプリント・ワイヤ・ソレノイドの各１つに 接続されてプリントヘッド電力ドライバ回路（この発明部分てはない）に延びる （図に示していない）、明らかに、他の異なる数のプリント・ワイヤ及びプリン ト・ワイヤ・ソレノイドを要求に応じて選択することができる。

プリント・ワイヤ・ソレノイドを付勢するためにツルー・ロジック・レベル信号 を使用し、付勢しないソレノイドに対するラインにはフォールス・ロジック・レ ベルを使用したが、逆でもよい。

第２の記憶装置２２の第８出力は２人力正アンド・ゲート３８（７４ＬＳＯＢ型 でよい）の１人力に延びるライン３６に接続される。ライン３６は後述するよう 信号ＴＲＩＧを送信する。

装置２０の出力ＤＯ〜Ｄ３及びＤ４〜Ｄ７は各々が４ビツト大比較器（７４ＬＳ ８５型）でよい２つの相互接続比較器４０．４２の夫々の入力ＢＯ−８３に接続 される。

２つの比較器４０．４２は相互接続４４で接続され、ライン４６にＡ＜Ｂ出力を 発生する単一比較器を構成する。比較器４０．４２の夫々の入力ＡＯ〜Ａ３は２ 同期４ピント２値カウンタ４８．５０（７４ＬＳ１６１でよい）の出力ＣＯ〜Ｃ ３及びＣ４〜Ｃ７に接続される。２つのカウンタ４８．５０はリップル・キャリ 信号ＲＣ０１を送信するライン５２に接続される。これら２つのカウンタは上記 出力ＣＯ〜Ｃ７を有する単一カウンタを機能的に構成する。

５ｏｏｈｕｚクロフク信号はライン５４を介してカウンタ４８，５０に供給され 、リセット信号はライン５６を介してカウンタ４８゜５０のＣＬＲ入力に供給さ れる。ライン５６はアンド・ゲート３８の出力であり、その１人力はＲＥＳＥＴ 　’ラインに接続され、他の入力はＴＲＩＧライン３６に接続される。カウンタ ４８．５０のＬＯＡＤ　’機能はそのＡ、Ｂ、Ｃ，Ｄ入力が接続されてディセー ブルされ、入力ＬＯＡＤ　’を電位Ｖｃｃに保持する。

比較器４２からの信号Ａ＜Ｂを送信する出力ライン４６は信号Ａ＜Ｂをラッチす る圧端トリガＤ型フリンブ・フロツグ５８（７４ＬＳ７４でよい）の１人力に供 給される。ライン５４の５００；Ｈｇクロック信号は反転バッファ６０　（７４ ＬＳＯ４でよい）で反転され、ライン６２を介して前記バッファの出力からＦＦ ５８のクロック入力に供給される。ゲート３８からのライン５６のリセット信号 はＦＦ５８のリセット信号に供給される。ＦＦ５８のＱ出力はライン６４を介し てアンド・ゲート３００１人力に供給される。ゲート３０の他の入力はＲＥＳＥ Ｔ　’ライン２６に接続される。

次に、第１Ａ図及び第１Ｂ図のシステムの動作を説明する。このシステムの動作 の理解を助けるために第２図を参照する。各波形の名称はその左側に示しである 。

まず、動作の説明に当り、システムは動作サイクルの始めにあり、システムへの 電源がターンオンされているものと仮定する。

プリント・ワイヤ・ソレノイドを付勢するため、第２の記憶装置又はフリツブ・ フロツプ２２からのバス３４の信号ＨＭＲバスはライン３６の信号ＴＲＩＧ同様 “ロー２である。ライン２６の信号ＲＥＳＥＴ　’は最初は１０−〇であるが、 電力のターンオンにより“ハイ′になった。ライン５４の５００ｋＨｚクロツク は非同期にランする。カウンタ４８．５０及び第１の記憶装置又はＦＦ２０の出 力は、ＦＦ２２のような他のすべての装置がクリヤ状態にあるので、１０−ゝで ある。

比較器４０．４２に対するすべての入力は“ロー′であるからＡ−Ｂ及びＡ＜Ｂ の比較器出力（ライン４６）は“ロー”である。

従って、ＦＦ５Ｂからの信号ＥＮＤ　ＰＵＬＳＥ　’は“ロー°である。ＦＦ２ ２はクリヤ状態でゲート３０を通る信号ＥＮＤ　ＰＵＬＳＥ　’で有効にクロッ クされる。

マイクロプロセッサ１８はＡＤババスライン２４を介してＦＦ２０に符号化パル ス幅データを供給することができる。今、説明のため、符号化パルス幅データは 、５００ｋＨｚクロフク・レートで２６４マイクロ秒に等しい１６進値８４Ｈで あると仮定する。

このデータはライン２８を介して供給される信号ＷＲＩ’によってＦＦ２０に送 られ、マイクロプロセッサ１８でＦＦ２０に書込まれる。データ８４ＨはＦＦ２ ０から比較器４０．４２のＡＯ〜Ａ３人力に送られる。カウンタ４８．５０はま だクリヤ状態にあるので、ライン４６の出力Ａ＜Ｂは１ハイ１になる０反転バッ ファ６０で立上り端に反転されライン６２を介してＦＦ５Ｂに供給された５００ ｋｌｌｚの次の立下り端において、ライン６４の信号ＥＮＤ　ＰＵＬＳＥ　’は “ハイ”になる、これは、例えば、マイクロプロセッサ１８が値８４Ｈをフリツ プ・フロップ２０に書込んだ後最大２マイクロ秒行うことになる。

ライン６４の信号ＥＮＤ　ＰＵＬＳＥ　’及びライン２６の信号ＲＥＳＥＴ　’ が今“ハイ°であるから、ゲート３０の出力も°ハイ１であり、ＦＦ２２のクリ ヤ状態のロックを除去し、ラインＡＤＩ〜ＡＤフを介してハンマ・パルス・デー タをそのＦＦに供給することができると共にラインＡＤＯの信号を供給して、ラ イン３６の信号ラインＡＤＯ−ＡＤ７を介してＦＦ２２に入力信号を供給し、信 号ＷＲ２’によりこの信号をＦＦ２２にクロンフィンする。この時間は第２図に 見られるように、ＦＦ２２の出力ラインＨ２〜Ｈ８に信号ＨＭＲバスの開始を発 生する。

ゲート３８の他の入力の信号ＲＥＳＥＴ　’もこのときは１ハイ２であるから、 信号子ＲＩＧの立上りはアンド・ゲート３８の出力を“ハイ９にする。ライン５ ６の“ハイ９出力はカウンタ４８．５０のクリヤ入力に供給され、これらカウン タがライン５４の５００ｋ）ｌ。

クロック・パルスの立上り端をカウント開始しうるようにする。

これらカウンタはカウントがＦＦ２０に記憶されている値に等しい値になるまで カウントし続け、それはＡがＢに等しくなるまで比較器４０，４２０Ｂ入力に供 給される。信号Ａ＜Ｂが“ロー。

になった点において、ＦＦ５８のＱ出力に接続されたライン６４の信号ＥＮＤ　 ＰＵＬＳＥ　’を次の５００ｋｌ（２クロック信号の立下りで“ローゝにする。

信号ＥＮＤ　ＰＩＩＬＳＥ　’が“ロー１になったとき、ゲート３０の出力を“ ロー”にし、ＦＦ２２をクリヤし、バス３４の信号ＨＭＲバスを終了し、ライン ３６の信号ＴＲＩＧを終了する。プリントヘッド・ソレノイド付勢パルスはこれ で第２図に示すように終了する。

信号丁ＲＩＧが“ロー′になると、ライン５６のゲート３８の出力は“ロー”と なり、カウンタ４８．５０をクリヤする。これらカウンタがクリヤされると、比 較器４０．４２のへ入力は“ロー”となり、出力信号Ａ＜ＢＪＩｃ”ハイ１にす る。ライン５４の次の５００ｋＨ２クロンクの立下り端において、信号ＥＮＤ　 ＰＵＬＳＥ　’が“ハイ”となる、これは、ゲート３０を通し、ＦＦ２２のクリ ヤ入力を“ハイ°にする。

ここで、システムの状態は、カウンタ４８．５０が０にリセットされ、ＦＦ２２ はＡＤババス４を介してマイクロプロセッサ１８からプリント・ハンマ・ソレノ イド付勢データの次の群を受入可能となる。

カウンタ４８．５０及び比較器４０．４２を通して発生する信号の伝搬遅延は翼 車して１マイクロ秒以下であるから、ＦＦ５８から供給するカウンタ４８．５０ をトリガするクロック・パルスの立上り端と反転バンファ６０で反転されＦＦ５ Ｂをトリガするため立上り端を供給するクロック・パルスの立下り端との間の少 くとも１マイクロ秒の方が長いため、不正確な信号を生じさせるかもしれないよ うな“競合゛状態を決して発生することはない、従って、この発明のシステムは ハンマ・ソレノイド付勢パルスのパルス幅を正しく設定する手段を提供するとい うことがわかるであろう。

国際調査報告 国際調査報告 国際調査報告

Claims (9)

【特許請求の範囲】
1. １．複数のプリント・ハンマ・ソレノイドに供給されるエネルギを制御するプリ ントヘッド・エネルギ制御システムであって、ディジタル・パルス期間データを 記憶しプリント・ハンマ付勢パルスの期間を制御する第１の記憶手段（２０）と 、ディジタル・プリント・ハンマ付勢データを記憶し複数のプリント・ハンマの 選択的動作のためハンマ動作出力信号を供給し制御信号を発生するための制御出 力（ＴＲＩＧ）を有する第２の記憶手段（２２）と、第１の期間中前記第１の記 憶手段（２０）に対しパルス期間データを供給し第２の期間中前記第２の記憶手 段（２２）に対しハンマ付勢データを供給するバス手段（２４）と、前記第１の 期間中前記パルス期間データを前記第１の記憶手段（２０）に挿入する第１の信 号手段（２８）と、前記第２の期間中前記ハンマ付勢データを前記第２の記憶手 段（２２）に挿入する第２の信号手段（３２）と、クロック制御手段によって制 御され第１の値から第２の値に漸増カウントして後前記第１の値に戻るようカウ ントするカウンタ手段（４８，５０）と、前記第１の記憶手段（２０）及び前記 カウンタ手段（４８，５０）に接続され前記第１の記憶手段（２０）に記憶され ているデータ値と前記カウンタ手段（４８，５０）の記憶値とを比較し前記第１ の記憶手段の値と前記カウンタ値との間に所定の関係バ発生したときその出力に 出力信号を発生する比較手段（４０，４２）と、前記比較手段（４０，４２）の 出力及び前記クロック信号手段に接続され前記比較手段（４０，４２）からの出 力信号の受信に応答してエンド・パルス信号を供給するラッチ手段（５６，６０ ）と、リセット信号を供給するリセット手段と、前記第２の記憶手段（２２）の 前記制御出力（ＴＲＩＧ）及び前記リセット手段に接続され前記カウント手段（ ４８，５０）をクリヤする第１のゲート手段（３８）と、前記ラッチ手段（５８ ）及び前記第２の記憶手段（２２）に接続された出力を有する前記リセット手段 に接続され前記第１の記憶手段値と前記カウンタ値との間に前記比較手段（４０ ，４２）において前記所定の関係の発生に続き前記ハンマ動作出力信号を終了す る第２のゲート手段（３０）とを含むプリントヘッド・エネルギ制御システム。
2. ２．前記第１及び第２のゲート手段（３８，３０）は夫々２入力アンド・ゲート を含む請求の範囲１項記載のシステム。
3. ３．前記ラッチ手段（５８，６０）は正端トリガＤ型フリップ・フロップを含む 請求の範囲１項記載のシステム。
4. ４．前記ラッチ手段（５８，６０）は前記クロック信号手段からの反転クロック 信号を供給する反転バッファ（６０）と、前記反転パッファ（６０）及び前記比 較手段（４０，４２）の出力に接続された入力を有するフリップ・フロップ（５ ８）とを含む請求の範囲１項記載のシステム。
5. ５．前記第１の記憶手段（２０）はオクタルＤ型フリップ・フロップを含む請求 の範囲１項記載のシステム。
6. ６．前記第２の記憶手段はオクタルＤ型フリップ・フロップから成る請求の範囲 １項記載のシステム。
7. ７．前記比較手段（４０，４２）は複数の相互接続比較器から成る請求の範囲１ 項記載のシステム。
8. ８．前記カウンタ手段（４８，５０）は複数の相互接続比較器から成る請求の範 囲１項記載のシステム。
9. ９．前記所定の関係は前記カウンタ手段値に等しい第１の記憶手段データ値に対 応する請求の範囲１項記載のシステム。