JPH03503708A - デジタル・サンプルのコード化装置およびコード化法、およびビデオ信号処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル・データの統計的コード化の ための方法と装置 この出願は、１９８７年６月１７日付の米国特許出願第６３０４０号「パラメー タ可変長コード化法」の一部継続出願である。

この発明は、能率的に伝送または記憶を行ない得るようにデジタル・データを統 計的にコード化する回路に関するものである。

デジタル・データ処理の分野における最近の進歩により、比較的に多量のデジタ ル・データを転送したり処理したりできるシステムに対する要求が発生した。し がし、このデータを、たとえば標準の電話線を介して能率良く伝送したり或いは 比較的小さなメモリに能率的に記憶させることかできるように、圧縮することも 必要である。

比較的多量のデータを転送し処理することか必要なデジタル・データ処理システ ムの一例は、ビデオ信号処理システムである。たとえば、各線が２５６個の８ビ ツト・ピクセル値を含んでいる２４０本の線から成る画像を生成するシステムで は、各画像フレーム当り６１４４０バイトを必要とする０表示速度を毎秒３０フ レームとすると、このシステムのデータ率は毎秒１，８４３．２００ハイドであ る。

ビデオ信号処理システムにおける１フレーム当りのハイド数は、そのデータをコ ート化することにょつて減少できることは周知である。ビデオ・データのコード 化システムは、たとえばここに引用する米国特許第４．］２５．８［１１号「ビ デオ信号のコード化法」に開示されている。この米国特許に開示されているシス テムでは、先ず差分（Ｄｉ　ｆｆｅｒｅｎｔｉａｌ）パルスコード変調（ＤＰＣ Ｍ）技法を利用して、ビデオ・データを圧縮し、次に、統計的により高頻度て生 じるデータ値には短いコードワードを割当て発生頻度かあまり高くないデータ値 により長いコートワードを割当てる形式の可変長コードを使ってコード化してい る。この出願では、上記の形式のコート化を統計的コード化と呼ぶ。

データを統計的にコード化する一つの方法は、ハフマン・コートの様な適切な可 変長コードを使用することである。このコードを使用するには、伝送すべきデー タに発生頻度の最も高いものから最も低いものへと順番をつけ、たとえばここで 引用する図書エイブラムソン（Ｎ、Ａｂｒａ＋５ｓｏｎ）氏著「情報論理とコー ト化（Ｉｎｆｏｒｍａｔｉｏｎ　ＴｈｅｏｒｙＡｎｄ　Ｃｏｄｉｎｇ）　Ｊマク ロウヒル社１９６３年発行の第７７〜８５頁に記載されているアルゴリズムを使 用してハフマン・コートを発生させる。この方法を使用するときには、データ値 とコート値の間の対応を与えるテーブルをコート化されたデータと共に伝送して 、データの復号システムかそのコードワードを対応するデータ値に翻訳てきるよ うにする。コート化されたデータと共にこの翻訳チーフルを伝送または記憶せね ばならぬというこの余分な手間は、比較的小量のデータしか伝送または記憶しな い場合にはこのコート化技法を非実用的なものにしてしまう。

データを統計的にコート化する第２の方法は、所定のアルゴリズムに従ってデー タを処理して、既知の分布に大体近似して統計的に値が分布しているデータを得 ることである。次いてこのデータは、既知の分布に合わせたコードを使ってコー ド化し、伝送し、上記のデータコード化に使用したテーブルとは逆の固定テーブ ルを使って復号する。

上記した米国特許第４１２５８６１号はこの様な形式のシステムに関するものあ る。この米国特許に記載されているシステムを使って行なわれるＤＰＣＭ処理に よると、０値にピークを有しこのピークの両側に大体指数的な形で分布する値を 有するデータを生成する。このデータは。

次に、読取り専用メモリ（ＲＯＭ）に記憶されているプリセット・テーブルを使 って統計的にコード化される。

続いてこのデータは受＠槍に伝送され、そこでＲＯＭに記憶されている逆テーブ ルを使ってデータか復号される。

上述した形式のシステムは、入力データを大きく圧縮するか、この圧縮されたデ ータと共に翻訳テーブルを伝送する必要か無いという利点を有する。しかし、こ の形式のシステムには、達成できる圧縮のレベルか、より高度の統計的コード化 法を使用して得られるもの程に望ましいものとならないという不利もある。

データのコード化および復号システムとして、種々の統計的パターンを呈しかつ コート化されたデータと共に広範な翻訳テーブルを供給する必要のない、能率的 なデータコート化を行ない得るようなものを実現できれば有利である。

発明の概要 この発明は、デジタル・データを統計的にコート化するために適切にＪ１１成さ れたコートを発生するシステム中で具体化することができる。このシステムは、 変換されたデータ値がある統計的分布とほぼ合致するようにデータを変換するプ ロセッサを含んでいる。このある統計的分布とは、債！（ゼロ）が最高の発生頻 度を有し、零より大きな値の発生頻度が大きさの増加に伴って大体減少する形の 分布である。変換されたこのデータから、上記のプロセッサは、統計的コードを 表わす複数のパラメータを発生する。その各パラメータは一組の連続するコート 値を表わし、その各コート値はそれぞれ相異なるデータ値に対応している。

この発明のまた別の実施形態にあっては、その変換されたデータを上記パラメー タから発生させたコードを使用してコート化し、これらのパラメータはデコーダ に伝送するためにコート化されたデータに連結する。

図面の概略説明 第１図はこの発明の適用したビデオ信号処理システムのフロック図である。

第２図、第３Ａ図、第３Ｂ図および第３Ｃ図は第１図に示したビデオ信号圧縮器 ２０の動作説明に利用する値のリストおよび国である。

第４Ａ図と第４Ｂ図は、第１図に示す圧縮されたビデオ信号のプロセッサ３０の 動作説明に利用てきるＡＬＧＯＬ６０コンピュータ・プログラム言語で記述した コンピュータ・プログラムである。

第５Ａ図、第５Ｂ図、第５Ｃ図および第５Ｄ図は、第１図に示す圧縮された信号 プロセッサ３０の動作説明に有用な値のリストおよび図である。

第６Ａ図と第６Ｂ図は第１図に示す統計的エンコーダ４０の動作説明に有用な、 ＡＬＧＯＬ６０コンピュータ・プログラム言語で記述したコンピュータ・プログ ラムである。

第７図は＃Ｉ１図に示す統計的デコーダ５０として使用するに適した回路のブロ ック図である。

第８ｃｉｉｌは第７図に示す統計的デコーダ回路の動作説明に有用なタイミング 図である。

詳細な説明 以下、この発明をデジタル・ビデオ信号処理システムに関連して説明する。しか し、ここて説明する技術はビデオ信号以外の形式のデータにも適用てきるもので ある。

図において、幅の広い矢印は複数ビット並列デジタル信号を伝送するフスを、ま た線状矢印はアナログ信号または単一ビット・デジタル信号を伝送する接続を表 わすものである、装置の処理速度に応じて信号路のあるものでは補償用の遅延を 必要とする。デジタル信号処理回路設計の専門家にとっては、与えられたシステ ムの中てその様な遅延がどこに必要であるかは判つている筈である。

第１図は、この発明の実施例を含んだビデオ信号処理システムのブロック図であ る。第１図において、たとえばビデオカメラであるようなビデオ信号源１０はビ デオ信号圧縮器２０にデジタル化された（以下、デジタル化という）ビデオ信号 を供給する。圧縮器２０は、印加されたビデオ・データを任意のビデオ圧縮技法 を用いて処理する。この後に、２つの技法すなわち差分パルスコート変ｍ（ＤＰ ＣＭ）アルゴリズムと２進トリー・スプリット・フィル・アルゴリズムを説明す る。圧縮器２０によって生成された圧縮された（以下、圧縮という）ビデオ信号 はプロセッサ３０に供給され、プロセッサ３０は、この圧縮データを、特に統計 的エンコーダ４０によりコード化するに適した形に変形する。

統計的エンコーダ４０は、この変形データを処理して、このデータの効率的なコ ートを発生させ次いてそれをコート化する。コート化された（コード化という） 変形データは伝送線４５を通して統計的デコーダ５０に伝送する。

伝送線４５は、たとえば、エンコーダ４０とデコーダ５０間を結ぶビット直列形 接続でよい。

統計的エンコーダ４０によつて統計的デコーダに伝送されたデータは、そのデー タをコート化するのに使用した、特定コートを決定いする１組のパラメータを含 んでいる。これらのパラメータは、以下説明するように、データの復号を行なう ためにデコーダ５０か使用するものである。統計的デコーダ５０によって生成さ れた。この復号された（以下、復号という）データはビデオ信号プロセッサ６０ に印加され、表示装置７０に印加されたとき信号源１０から供給された原信号に よって表わされる画像を再生する信号に変換される。

上記の概略説明は、第１図に示されたシステムのより詳細な説明の背景をなすも のである。第１図において、的エンコーダ４０は、共通のデータ・メモリ３５を 共用する個別のプログラムされたマイクロプロセッサとして、或いはメモリ３５ をデータ保持用におよび１つのマイクロプロセッサをプロセッサ２０．３０およ び４０の各一つとして働くように順番に変えてコード化ビデオ信号を生成させる プログラムの保持用に使用する単一のマイクロプロセッサとして、構成すること かてきる。

第２図は、第１図に示す圧縮器２０によって、一連の入カピクセル偵ＤＰＣＭコ ード化する一例を示している。

この発明のこの実施例て使用するＤＰＣＭコート化法は、前記米国特許２７４４ ，１２５，８６１号て使用している基本的な技法と同じである。簡単に言えば、 各コード値は供給されたビクセル値とそれ以前の全コード値の総和との間の差で ある。第２図では、信号源１０からの１６個のビクセル値からたとえば４×４の 画像２１０か作られる。これらのビクセル値は、上記の方法を使ってコード化さ れて第２図に示すＤＰＣＭ圧縮データを生成する。

画像を８ビツトの２進値のシーケンスとして表わし得るようにするため、この実 施例におけるＤＰＣＭの最大値は＋１２７であり、最小値は−１２７である。こ の様な限定によって得られる結果はＤＰＣＭ圧縮データの最初の２サンプリング 値に示されている。Ｎｋ初のビクセル値は１２７に制限され、第２のビクセル値 は１２７に加算するとビクセル値１４１になるような増分である。この発明のこ の実施例で使用しているアルゴリズムは８ビツトのビクセル値を採用しているか 、より多数または少数のビットを用いてビクセル値を表わすこともてきる。

多数のビデオ画像から生成したＤＰＣＭコート化データを解析した結果、ＤＰＣ Ｍコード化ビデオ・データは一般にラプラスの統計的分布に従っていることを、 本発明者は見出した。この分布形式は、零の点にピークがあり、零よりも大およ び小の値かそれぞれその値の大きさの負の指数関数に近似した統計的分布になっ ているものである。

第３Ａ図、第３Ｂ図および第３Ｃ図は、２進スプリツト・フィル（ｂｉｎａｒｙ 　５ｐｌｉｔ　ａｎｄ　ｆｉｌｌ）と名付けられたコート化法のＮＥＷを示して いる。一般的に下記されたアルゴリズムはビデオ信号圧縮器２０によって実行さ れる。第１ステツプとしては、単一のビデオ・フレームを表わすビクセル・デー タがプロセッサ２０によってメモリ３５中に記憶される。このデータは、たとえ ば４列４行の矩形マトリクスとして編成されている。この画像マトリクスは第３ Ａ図の矩形３１０で表わされている。

この単純化した実例におけるビデオ画像３１０は上述した画像２１０と同じもの である。この画像はビクセルが一様なグレイ・レベルを持つものとされ（たとえ ば、とり得る２５６個のグレイ・レベルの範囲の中の、それぞれ１４１　、１２ １　、９０および９８）４個の領域（３１２、３１４，３１６および３１８）で 構成されている。この画像のビクセル値の分布は代表的なものではない、それは １分解された各領域にフィル値が与えられるような画像の簡単な２進トリー分解 と、どの様にこの分解を効率的にコード化できるかを例示することを目的として いるからである。

より一般的なケースとしては、このフィル（すなわち、領域のビクセル値を表わ すコード）は、たとえばＡｌｌ＋Ｂｙ十〇という様な多項式で表わすことがてき る。この式で、係数Ａは水平（ｘ）方向の傾斜すなわち輝度勾配を表わし、Ｂは 垂直（ｙ）方向の勾配を表わし、またＣは定数すなわち領域全体を通じての一様 な輝度を表わしている。第３Ａ図の例ては、フィルの多項式Ａ、＋Ｂ、＋Ｃ中の 係数ＡとＢはどちらも零である。

２進トリー分解は、１つの領域を２分し、次にてきればその各半部を、生成され たサブ領域を充分に表わすフイル（Ｆ　Ｉ　ＬＬ）値か見出されるまで２分する ことによって行なわれる。

この例では、第３Ａ図に５ＰＬＩＴｌと付記した最初の分割（スプリット）で画 像３１０を相等しい２つの半部ができるように水平方向に分割する。上半部３１ ２は単一の値１４１て充分にコート化することかできるが、下半部は更に分解す ることか必要である。垂直方向の分割５ＰＬＩＴ２により、画像の下半部を相等 しい２つの領域に分割する。その右半部は値１１２によって充分にコート化する ことができるのて、それ以上分割する必要はないが、左半部は更に水平方向の分 割５ＰＬＩＴ３を行なって、それぞれ値９０と９８によって充分に表わすことか 可能な２つの領域３１６と３１８を作ることか必要である。

第３Ｂ図と第３Ｃ図は！＄３Ａ図に示された画像の２進スプリツト・フィル表示 のデジタル・コート化を示している。第３Ｅ図に示された倒立トリー状構造は画 像３１０の連続する順次分割を示している。この構造は、末端節点てない各節点 か２つの分校を形成するように分れているので、２進トリーと呼ぶ、このトリー の頂部節点は全画像３１０を表わしている。１つの領域か分割される度に２つの 節点か新たに形成される。トリーの末端節点（すなわち、分枝を持っていないも の）はその領域のフィル値でコート化されている。

第３Ｃ図は、第３Ｂ図に示すトリー構造を表わすデータ値のアレイである。この アレイは、この２進トリーの７個の節点とストップ・タイプ値を含む１つの節点 に対応する８列で構成され、各列はその節点を表わす４個のパラメータ（行）を 持っている。第１のパラメータＴＹＰＥは、その節点か水平分割（−１）、フィ ル（０）またはストップ（２）節点であることを表わす、ストップ節点は画像と の対応が無い、これは、このアレイを使用するブロクラムに対して最後の節点の 処理か済んだことを示す表示記号として供給される。第２のパラメータＶＡＬＵ Ｅは、すべてのフィル節点についてはその節点の値を、分割節点に対しては零を 保持する。最後の２つのパラメータ、ＬＥＦＴとＲＩＧＨＴは、アレイ中の各入 口に対する指標で、水平または垂直の分割動作に関係してそれぞれ左および右の 節点を表わすものである。フィル節点のパラメータＬＥＦＴおよびＲＩ　ＧＨＴ の値は零である。

これらのパラメータＬＥＦＴおよびＲＩＧＨＴの値は第３Ｃ図の最も左側の行の 数字に対応している。

２進トリーは画像を表わすために使用されるものであるから、パラメータＬＥＦ ＴΣよびＲＩ　ＧＨＴはどの節点でも必要としない、それらは、この実例で圧縮 信号プロセッサ３０か行なう動作の説明を簡単化するために挙げたちのである。

この２進トリーは、パラメータＬＥＦＴおよびＲＩ　ＧＨＴを使用せずにどの節 点ても他の全節点に対してその位置を明確に決定するような一組の規則に従って 、構成され論議される。この例において、その規則は、水平または垂直の分割に よってそれぞれ作られた上側または左側の領域に対応するすべてのデータを、そ の分割を表わすデータの直後に置き１次いてその分割によって生じた下側または 右側の領域を表わすデータを入れる、ということである。これは、トリーの頂部 節点すなわち始点節点から始まってすべての末端節点に達するまで、連続する全 節点に対して一定の順序で行なわれる、固有の繰返し手順（プロシジャ）である 、パラメータＬＥＦＴおよびＲＩＧＨＴはこのトリー構造を表わすのに必要でな いから、これらに対してはエンコーダ４０によるコート化は行なわれない。

上述のようにプロセッサ３０は、ＤＰＣＭデータまたは２進スプリツト・フィル ・データを統計的エンコータ４０でコート化するに適した形に変換する。第６図 を参照して後述するように、この統計的エンコーダは、コート化タベき値の統計 的分布か区分的負性指数分布で近似てきるときに効率的なコード化を行なう１組 のコードを使用する。ＤＰＣＭコード化ビデオ・データは、一般に、両側に負の 指数分布をもつラプラス分布に近似する統計的分布を呈する。このデータを統計 的エンコーダ４０をコート化４−るに適した形に変形するために、圧縮信号プロ セッサ３０は負の数を正の数相互間の空隙位置にマツプする。この変形は、すべ ての正の数の値を２倍にし、かつ負の数の極性を変え、変えられたものの値を２ 倍にしてその結果から１を差引くことによつて行なわれる。このアルゴリズムは 第３ＢＩｌＮの手順５ＩＧＮ　　ＸＦＯＲＭに記述されている。第５Ａ図はこの 符号変形操作を受けたＤＰＣＭデータの一例である。このデータは第２図に関し て説明した圧縮データの変形されたものである。

２ｉｉｉスプリツト・フィル・データを統計的エンコーダ４０で使用に適した形 に変形することは、非常に複雑な処理である。第４Ａ図と第４Ｂ図は、たとえば 第３Ｃ図に示された形の２進スプリツト・フィル・データをたとえば第５Ｄ図に 示された様な形の値のシーケンスに変形するための、ＡＬＧＯＬ６０コンピュー タ言語によるコンピュータ・プログラムである。

第４Ａ図と第４Ｂ図に示されたコンピュータ・プログラムはその図の右余白部に 記された線番号に関連して記述されている。第４Ａ図、第４Ｂ図、第６Ａ図およ び第６Ｂ図に示したプログラム申て使用されている各アレイ素子および整数変数 は、データの少なくとも９ビツトを保持するものとされ、従って＋２５５と−２ ５６の間のデータ値を表わすことかてきる。線４０で宣言されたアレイＴＲＥＥ は１つの画像の２進ブリツト・フィル記述を含んている。このアレイＴＲＥＥの 中および第４Ａ図、Ｐｉ４４Ｂ図、第６Ａ図、第６Ｂ図に示されたコンピュータ ・プログラムて使用されている他のアレイ中の素子の数は、−例に過ぎない０通 常のビデオ・データの処理にはより多数の債か必要である。

アレイＴＲＥＥの一例か第３Ｃ図に示されている。このアレイ中のデータは、そ れぞれか４個のパラメータを含んでいる１０２４個の節点を表わしている０種々 のパラメータにアクセスするのに使用される値の呼び名は線５０〜８０に規定さ れている。パラメータＴＹＰＥは、水平分割、垂直分割、フィルおよびストップ に対してそれぞれ１、−１．０または２である、節点の形式を示す、パラメータ ＶＡＬＵＥはその節点に関する値である。パラメータＬＥＦＴおよびＲＩＧＨＴ は、水平または垂直分割動作によって発生した２つの節点を指示する、アレイＴ ＲＥＥ中へのインディクスである。これらのインディクスは第３Ｃ図の最も左側 の行の数に対応している。

線９０で宣言されたアレイＯＵＴは、このプログラムによって生成された２進ス プリツト・フィル・データのコンパクトな変形分である。

この変形用アルゴリズムの説明を簡単にするため、ビデオ信号圧縮器２０と統計 的エンコーダ４０はそれぞれ入力ファイルおよび出力ファイルとしてモデル化さ れている。このファイルは線＋１０および１２０に表示されている。

線＋４０から２００て宣言された手順ＢＲＡＮＣ）（ＡＶＧは繰返しアルゴリズ ムを使用して始点節点から下方の各分割（スプリット）節点および各フィル節点 へと統く、トリーを通してステップする。トリー中の各分割節点に対して、この 手順は左右の分枝節点ＶＡＬＵＥパラメータの平均を計算し、この平均値をこの の分割節点のＶＡＬＵＥパラメータに与える。

線３２０から５４０て宣言された手順ＲＭＩＮＵＳ　　Ｌは手順ＢＲＡＮＣＨＡ ＶＣて使用したアルゴリズムと同じアルゴリズムを使ってトリーを通して繰返し ステップし、各分割節点に対して左右の分枝節点のＶＡＬＵＥパラメータの差を 計算してその結果をその分割節点ＶＡＬＵＥパラメータとして記憶する。

線５５０から６２０て宣言された手順５ＩＧＮ　　ＸＦＯＲＭは前述の符号変形 動作を行なう。それは、通過するすべての正の値の値を２倍しまた負の値の符号 を変更し、この符号変更された値を２倍し、それから１を差引く。

この２進トリーのコンパクトな変形分を発生する上記ントを持っている。この実 効可能ステートメントによって、ビデオ信号圧縮プロセッサ２０からアレイＴＲ ＥＥか取出される。上述のように、このアレイは第３Ｃ図に示されたアレイと同 じ形をしている。

線７００に示されたこのプログラム中の次のステップは、始点節点（アレイＴＲ ＥＥのインディクスＯ）用の手順ＢＲＡＮＣ）Ｉ−ＡＶＣを呼出すことである。

この呼出しは、この２進トリ一全体を通じてトレースし、末端節点から上方に向 って始点節点まて動作し、各分割節点の左右の分枝節点のＶＡＬＵＥパラメータ の平均値をその分割節点のＶＡＬＵＥパラメータとする。この変形は、第５Ｂ図 に例示されており、図中かぎ括弧内に記入した値は、各分割節点のＶＡＬＵＥパ ラメータとされる分枝節点の平均値である。

分校の平均値を計算した後、このプログラムは線番号７１０において、始点節点 の分枝平均値を１２８から差引いてその結果を変数ＺＥＲＯＡＶＧに保管する。

線７５０における。このプログラムの次のステップで、手順Ｒ−ＭＩＮＵＳ　　 Ｌを呼出して各分割節点における左右の分枝節点のＶＡＬＵＥパラメータ間の差 を計算する。これらの差値は分割接点の各々のＶＡＬＵＥパラメータに記憶され る。

線７９０か６９３０の、このプログラムの最終部分は、アレイＴＲＥＥ中のデー タを、２進スプリツト・フィル・データを表わす、第５Ｄ図に示されているよう な直列ストリーム値に変換することである。プログラムのこの部分ては、始点節 点のフィル値、すなわちＺＥＲＯＶＡＬＵＥは、アレイＯＵＴのインディクス零 に置かれる。

次に、アレイＴＲＥＥ中の各節点が順次処理される。各節点に対するＴＹＰＥパ ラメータはアレイＯＵＴに付加され、またその接点か末端節点でない場合にはＦ ＩＬＬれる。この直列ストリーム値中にはパラメータＬＥＦＴおよびＲＩ　ＧＨ Ｔは含まれていない、このアレイＯＵＴに付加されている６値は符号変更を受け る。

線９２５て、ステートメントは、負のストップ値を挿入することによってアレイ ＯＵＴにおける有効データの終りをマークする。すべての節点かアレイＯＵＴに 付加されると、ステートメント９３０はアレイＯＵＴ中のデータが統計的エンコ ーダ４０に転送されるようにする。

発明者は、上述した動作で、ビデオ画像の２進スプリツト・フィル分解を表わす データを発生し、このデータは大体区分的負性指数分布に統計的に適合すること を確認した。

変形ＤＰＣＭおよび２進スプリツト・フィル・データを生成するのに使用される このデータ変形アルゴリズムは、データが複号された後、容易に反転させて原デ ータを得ることができる。

第６Ａ図と第６Ｂ図に示されたプログラム・リストは、統計的エンコーダ４０が １組のデータ値の可変長コートを発生するするときの、および伝送のためにその データ値をコード化するときの、動作を例示するものである。線１０１０で宣言 されているアレイＩＮは第４Ａ図と第４Ｂ図に示すプログラム中で使用されてい るアレイＯＵＴに相当する。このアレイは圧縮信号プロセッサ３０から与えられ た最高２０４８個までのデータ値を保持する。また線１０１Ｏて宣言されたアレ イ５ＴＡＴは、アレイＩＮ中の種々のデータ値のヒストグラムを表わす値を保持 する。

線１０１５て宣言されたファイルＣＯＭＰ　　ＰＲＯＣＥＳＳＯＲは圧縮信号プ ロセッサ３０へのチャンネルであり、線１０２０で宣言されたファイルＸＭＩＴ 　　ＣＨＡＮＮＥＬは統計的デコーダ５０への伝送チャンネル４５である。

線１０２５で宣言された列（ストリング）変数ＤＡＴＡ−ＯＵＴは、伝送チャン ネル４５を介して統計的デコーダ５０へ送られるコード化データを保持する２進 列である。線１０３０て宣言された文字アレイＸＬＡＴＥ　　ＴＡＢＬＥは、ア レイＩＮ中の固定長データフードに対応する可変長コートワードを保持する翻訳 テーブルである。上記以外の宣言された変数は、説明するようなプログラムにお いて使用される一時記憶である。

統計的エンコーダ４０についてのこのプログラムの最初の実行可能ステートメン トは！　１０７０にある。このステートメントは圧縮信号プロセッサ３０が供給 するデータを受入れる。これは第４Ｂ図の線９３０におけるステートメントに対 応している。圧縮信号プロセッサ３０から受入れたこのデータはアレイＩＮに記 憶される。

Ｍ　１１１０から１１７０までのステートメントはアレイＩＮ中の種々のデータ 値のヒストグラムを表わす値を発生する。これらのステートメントによって表わ されるアルゴリズムは、アレイ５ＴＡＴ中の２５６個の値−その１つ１つはとり 得る８ビツトのピクセル値の各々に対応しているーか最初は０であるものとする 。ステートメント１１２０からｌ】６０に跨るＷＨＩＬＥループでは、アレイＩ Ｎにおける各有効エントリイかアレイ５ＴＡＴへのインディクスとして使用され 、そのインディクスにおける値は増分増加される。線１１７０か実行されるとき 、アレイ５ＴＡＴの個々のエントリイは、アレイＩＮてＯか６２５５の間でとり 得るデータ値の各々の発生回数を含んている。アレイＩＮにおける有効な値の全 数を可変ＴＯＴＡＬ　　Ｃ０ＵＮＴに記憶される。

アレイＩＮにおいてデータのコート化に使用される特定の可変長コートを表わす パラメータは、第６Ａ図のプログラムの線１２１０から１３８０におけるステー トメントに記述されているアルゴリズムを使用して、アレイ５ＴＡＴにおける値 から発生される。

それらのステートメントによって構成されるアルゴリズムを理解するためには、 先ず、このシステムて使用される可変長コートの形式を説明することで有効であ る。

このコード形式は多数のレベルを有するものとして説明することができる。各レ ベルは、そのレベルの各コードワードの起点で生ずる２進値のシーケンスである プレフィックスによって、および共通のプレフィックスを持ったコート値の数で ある母集団（ポピユレーション）によって規定される。この発明のこの実施例で 使用される可変長コートの形式についていえば、最初のものを除く各プレフィッ クスは連続した２進値ｌのシーケンスを含み、最後のものを除くすべてのプレフ ィックスは２進値０で終っている。従って、５レベルの可変長コードのプレフィ ックスは、たとえば次の表１で規定される。

表　　　　　１ この実施例で使用される、統計的コートの各レベルの母集団は常に２の整数乗値 である。異なるレベルの母集団値はそのデータの統計的分布に依存するもめであ る。

この実施例で行なわれているように、レベルはｌと１０００間の相異なるコード 値を表わすコード値を含んている。怪えられたレベルの母集団の個々の項は、そ のレベルの母集団か２Ｈてあれば、Ｎビットの無符号２進数である。個々のコー ド値は、そのレベルの母集団中のそのインディクスを、そのレベルのプレフィッ クスに連結することによって生成てきる。たとえば、表２のレベルおよび母集団 パラメータて表わされるコードは、表３に示されている。

表　　　　　　　　２ 表　　　　　　　　３ 統劇的エンコーダ４０によって生成されたコートの形式は、一般に、発生し得る 各データ値に対して長さの異なるコードを使用している前述した米国特許第４１ ２５８６１号で使用しているコートよりも一層効率的であるか、ハフマン・コー ドのような最適コードよりも効率的でない。

統計的エンコーダ４０に印加されるデータの負の指数分布をしていると、生成さ れたコードの効率は実質的に最適コートと同じである。この生成コートは、各レ ベルで同じ母集団を有し、また発生可能性のあるすべてのデータ値を表わす充分 な数のレベルを持っている。

上述したアルゴリズムによって生成されたデータは大体において負の指数分布と 一致するものとされているが、偏々の画像を表わすデータに対して最良といわれ るものは、大体単調に減少する統計的分布に従うものである。統計的エンコーダ ４０によって生成されるコードは、比較的良好な効率でこの形式のデータをコー ト化する。

その理由は、そのコートか実際のデータ分布を区分的指数分布としてモデル化し ているからである。しかし、この実施例では相異なるレベルの母集団は異なって おり。

２の整数乗値である。ハフマン・コートでは相異なるレベルの母集団か２の整数 部である必要はない。

上述したコードの説明を考慮して、特定のコードを生成するためのパラメータを 選択するアルゴリズムを次に説明する。線１２１Ｏにおいて、アレイ５ＴＡＴへ のインディクスとして使用される変数■と、アレイＴＡＢＬＥへのインディクス として使用される変数ＬＥＶＥＬを、０にセットする。線１２４３〜】２４６に おいて、もし与えられた値の確率か０てあればＩＰステートメントはＮに最大値 ７を与える。このステートメントは、不当結果を生成する式Ｌ　ＯＧ　２　（０ ）の数値を求めることを阻止する。線１２４０のステートメントは、アレイ５Ｔ ＡＴの１番目の入力の確率を計算して、この確率値を突変数ＰＲＯＢ中に記憶さ せる。この値Ｉの確率は、値！（すなわち、５ＴＡＴ［Ｉ］）を有するデータ値 の数をデータ値のＪ！ａａ（すなわち、ＴＯＴＡＬ−ＣＯＵＮＴ）で除したもの に等しい、線１２５０ニおいて式−ＬＯＧ２　（ＰＲＯＢ＞（７）整数部を１だ け減らし、その結果は変数Ｎに指定される。線１２５５と１２６３におけるステ ートメントは、ステートメントきは、それぞれ、０または７の値を変数Ｎに指定 する。

変ＩＬＮに指定された値はアレイＩＮにおける値Ｉの統計的重みを表わす、この アレイＩＮで値Ｉが比較的大きな発生回数で生ずると、Ｎの値は比較的小さく、 また値Ｉが比較的少数回しか発生しないとＮの値は比較的大きい、たとえば、も し■が０に等しくアレイＩＮ中の値の２５パーセントのものが０であれば、０に 等しい■に対するＮの値は１である。しかし、もしアレイＩＮ中の値の僅か１パ ーセントのものが４１１０を表わしていれば、０に等しい■に対するＮの値５で ある。

この発明のこの実施例では、この値Ｎかレベルの母集団を決定するために使用さ れる。上記のように計算された値Ｎは、その時のレベルの入力数の、ベースを２ とする対数の初期評価である。すなわち、その時のレベルの母集団の最初の近似 は２Ｎである。変数Ｎの値は整数であるから、Ｎを１だけ増加させること、すな わち線１２５０てその式を切上げることか望ましいことかある。Ｎを増加させる べきかどうかを決定するために、２″′の母集団をベースとするその時のレベル の全入力の確率を加算して、一定値０．３８２０と比較する。それらの確率の総 和かこの一定値より小さければ、Ｎの値を１だけ増加させる。

この動作シーケンスは線１２６５から１３１６のステートメントで表わされてい る。線！３２Ｇから１３５３に亙るＩＦステートメントは、その時のレベルのパ ラメータ値であるＮをアレイＴＡＢＬＥ中に入れる。この値Ｎで表わされる入力 数の２倍がこのテーブルを完全なものとすれば（すなわち、Ｉ　＋　””　＞２ ５５であれば）、その時のそのレベルか最終のレベルである。その時のレベルの 入力の数が２倍され変数Ｉか２５６にセットされてループを完結する。

線１３２０におけるテストに失敗すれば、ＥＬＳＥクローズ（Ｍｌ：１３６〜１ ３５３）が実行される。このクローズは、その時のレベルの母集団を２９にセッ トし、変数Ｉに保持されている値を増加させてその時のレベルに含まれている入 力の後の最初の入力を指示するようにする。

線１３２０から１３５３のＩＦステートメントは、統計的コートに対するパラメ ータ値またはこの最終レベルとそれに先行する何れかのレベルとの間の区別をつ ける６表３に関連して前記したように、コードの最終レベルのプレフィックスは ２進数１で終り、一方他のコート・レベルのプレフィックスはすべて２進数０で 終る。最終レベルを識別する２進数ｌの値のシーケンスには２進数０か後続しな いから、この最終レベルは、コートワード中で最終レベル以外のレベルに対する ものと同じビット数てそれらの２倍の数の値を表わすことができる。このＩＦス テートメントは各レベルか計算されるとそれを検査してそれか最終レベルである かどうかを決定する。もし最終レベルであれば、その最終レベルのパラメータ値 を計算してアレイＴＡＢＬＥに割当て、このＷＨＩＬＥリーブは可変ＬＥＶＥＬ を増分増加させることなしに完了する。

もし最終レベルてないときは、中間レベルに対する母集団値が計算されてそのレ ベルに対するパラメータ値として与えられ、ＷＨＩ　ＬＥループか次のレベルに 対する母集団の計算かできるように可変ＬＥＮＥＬか増分増加させられる。

線１３７０におけるステートメントは、丁０ＴＡＬ−Ｃ０ＵＮＴの値を、直前に 計算されたレベルによって表わされたアレイ５ＴＡＴからの諸値の総和たけ減少 させる。

このステップは、ステートメント１２２０〜１３８０で、以前のレベルの母集団 に関係なく残ったレベルの母集団を計算するようにＷＨＩＬＥループを条件付け る。

ＷＨＩ　ＬＥループ中のプログラム・ステートメントは、変数Ｉか２５６より大 きな値をとるまで統計的コードの種々のレベルに対する母集団値を計算するよう 、継続する。

この発明者は、上記のアルゴリズムは、データ値か任意の食性指数分布に合致し ているときは八ツメン・コートのような最適コードのコード化効率によく近似し た可変長コードを生成し、またデータ値か大体単調に減少する統計的分布の何れ かに合致するときは比較的効率的なコードを生成することを確認した。上記のよ うに、圧縮信号プロセッサ３０によフて行なわれるステップは、少なくとも大体 単調に減少する統計的分布を持ったデータを生成するように設計されている。

上記した方法に代るものとして、発明者は、Ｎか０から増分増加するとき２″デ ータ値の確率をその累加総和か０．３８２０より大となるまで累算することによ フて、満足てきる可変長コートを表わすパラメータを発生し得ることを確かめた 。このテストを満足するＮの値がその時のレベルに対するパラメータ値である。

このアルゴリズムは、低レベルの値に対する統計的データを無視して、可能性の ある全データ値にコート値か指定されてしまうまで継続する。

第６Ａ図と第６Ｂ［Ｊのプログラムで表わされるアルゴリズムにおける次のステ ップは、統計的コートに対する翻訳チーフルを作ることである。翻訳テーブルを 発生させるアルゴリズムの一例か約Ｊ４］０乃至１６１Ｏのプログラム・ステー トメントに示されている。

ステートメント１４１０は２進列ＢＡＳＥに１ビツトのＯ値を与える。数１４５ ０から１５５０までのステートメントを含むＦＯＲループは、最終レベルを除く 各レベルの翻訳テーブルを作成する。線】４７０において、１番目のテーブル入 力における値（すなわち、１番目のレベルの母集団のベースを２とする対数）が 、変数Ｎに与えられる。線１４８０から１５２０までのステートメントに亙るネ スト化されたＦＯＲループはこの変数Ｎの値を使って、レベルＩの母集団の各項 に対する２進列値を発生させて、この文字列値をアレイＸＬＡＴＥ　　ＴＡＢＬ Ｅ中の連続した位置に入れる。特定レベルの特定項に対して生成されるこの文字 列値は、レベルＩの母集団における項のインディクスを表わしているＮビットの ２進値を変数ＢＡＳＥ中に保持されているプレフィックス値に連結することによ って得られる。この動作によって発生されるコード値は。

より上位ビット位置において可変ＢＡＳＥ中に保持されている値とより低位ビッ ト位置におけるインディクスを表わす値とを持っている。

ステートメント■５３０は、ＭＳＢ位置て変数ＢＡＳＥによって保持された値に ｌビットの２進ｉｌｌの債を連結することによって、変数ＲＡＳＨに与えられた 値を変更する。この値は次のレベルに対するプレフィックスである。これは次の レベルのコートワードを発生させるために使用される。

線１５５５乃至１６１０におけるプログラム・ステートメントは、コートの最終 レベルに対する翻訳テーブル入力な生成する。ステートメント１５５０は、変数 ＲＡＳＨに対して成る値を与える。この値はＬＥＶＥＬ−１２進数ｌの債の文字 列である。これは、２　ＬＥＶＥＬ　＋　ｌの値に相占する。線１５７０から１ ６１Ｏに跨るＦＯＲループは、最終レベルの母集団の各入力のインディクスを表 わしているＮビットの２進値を文字列変数ＢＡＳＥに保持されているプレフィッ クス値に連結することによって、最終レベルに対するコードワードを形成する。

統計的エンコーダ４０に対するプログラムの最終部は、そのプログラムの他の部 分によって発生させられた統計的コートを使って、アレイＩＮ中のデータを翻訳 する。

線１５５０におけるステートメントは、アレイＩＮへのインディクスとして使用 される変数■に値Ｏを与える。２進列変数ＤＡＴＡ　　ＯＵＴには線１６６０の ステートメントによって空白値か与えられる。線１６７０乃至１７１０のステー トメントは、この２進列変数ＤＡＴＡ　　ＯＵＴにアレイＴＡＢＬＥの１６個の ８ビツト入力を付加する。それらの値は、コート・ストリームから固定長データ 値を再生するための統計的デコーダ５０が使用するパラメータである。

アレイＴＡＢＬＥから得られるパラメータ値は、２のパラメータ値乗として（す なわち、対応するレベルの母集団として）アレイ中に記憶される。これらの値は 、ビットの桁順を反転させてその値のＬＳＢを最初に文字列ＤＡＴＡ　　ＯＵＴ に入れ、ＭＳＢをその文字列に最後に入れるように働く関数ＲＢＳＴＲＩＮＧを 用いて、２進列形に変換される。パラメータ値のこのビット順反転は、２進列か ら下記する統計的デコーダ５０によフてパラメータ値を再生するやり方のために 、必要である。線１７２０乃至１７４３におけるＷＨＸＬＥループは、アレイＩ Ｎ中の固定長のデータ値を対応する可変長コードワードに変換し、かつ各コード ワードをそのＭＳＢを最初にして列変数ＤＡＴＡ　　ＯＵＴに付加する。

このプログラムの最後のステートメント】７７０はコード化データを伝送チャン ネル４５を介して統計的デコーダ５０に送る。上述したように、この伝送チャン ネルは、データ伝送の効率を改善するために統計的コート化が使用される場合に はビット・シリアル・デジタル信号を伝える導体とし、あるいはより効率的な記 憶のためにデータ圧縮に統計的エンコーダ４０か使用される場合にはメモリに多 数ビット信号を伝えるブスとすることがてきる。第１図に示したこの発明の実施 例では、統計的エンコーダ４０と統計的デコーダ５０の間の伝送チャンネルは、 ビット・シリアル・データ路である。

第７図は統計的デコーダ５０として使用するに適した回路を示すブロック図であ る。第７図に示された回路は。

供給されたデータを、８ビツト・データ路を介しての記憶および処理のために８ ビツト・バイトに分割する０図示された回路をそのまま拡張した形として、１６ ．３２または６４ビツトのデータを使用する、上記と等価な回路も設計可能であ ることも考慮している。一般に、第７図に示した回路は、伝送チャンネル４５か ら受入れたデータをそのまま記憶し、また要求かあったときそのデータをそのま まデコーディング（復号）回路に供給するためのバッファメモリ７１６を持って いる。このデコーディング回路はランダム・アクセス・メモリ（ＲＡＭ）７２４ を有し、これはエンコーディング回路４０て生成したコートを表わすパラメータ のテーブルを保持する。バッファメモリ７１６中のデータは、ＲＡ　Ｍ　７２４ から得られるパラメータ値とメモリ７１６によって与えられるデータから抽出し た値とを、加算器７３８中で合成することによって復号される。復号動作を行な う回路は制御回路７２０によって制御される。

伝送チャンネル４５を介して供給されるビット・シリアル信号ＤＡＴＡは、シフ トレジスタ７１０と書込みアドレス発生回路７１２とに供給される。この信号Ｄ ＡＴＡは、たとえば、データ再生に必要なりロック信号がデータてコード化され ている非零復帰（ＮＲＺ）信号である。この実施例で使用されている回路７１２ は、信号ＤＡＴＡに応答してこのクロック信号を再生しそれを信号ＤＣＫとして シフトレジスタ７１０に供給する位相ロック・ループ（ＰＬＬ、図示省略）を含 んでいる。

この発明のこの実施例て使用されているシフトレジスタ７１０は８ビット直列入 力並列出力レジスタである。定＊ａ作状態、すなわち信号ＤＣＫか安定化されて いる時には、この書込みアドレス発生回路７１２は、シフトレジスタ７１０を制 御して伝送チャンネル４５を介して信号ＤＡＴＡのビット値がこのシフトレジス タ７１０に供給されたときそれを受入れるようにする。書込みアドレス発生回路 ７１２は、更に、信号ＷＬＤを介してレジスタ７１４を制御して、レジスタ７１ ０に８ビツトのデータかシフト入力される度にシフトレジスタ７１０に保持され ていた値をロードするようにする。

レジスタ７１４中に保持された８ビツト値はバッファメモリ７１６のデータ入力 ボートに印加される。書込みアドレス発生器７１２は、書込みアドレス値ＷＡＤ Ｒを発生し、かつレジスタ７１４か保持していた値をバッファメモリ７１６中に 記憶させるようにバッファメモリ書込み可動化信号ＲＷＥをパルス的に供給する 。この書込みアドレス値ＷＡＤＲは回路７１２内蔵のカウンタ（図示なし）で発 生させることかできる。

信号ＢＷＥは、また書込みアドレス発生器７１２によって制御回路７２０にも印 加されて、データ書込み動作が進行中であることを表示する。制御回路７２０は この信号をモニタして、データ書込み動作と干渉し合わないときにデータ読出し 動作の期間を設定する。制御回路７２０は。

読出しアドレス発生回路７１８に印加される信号ＲＲＥＱをパルス的に供給する ことによってデータ読出し動作を開始させる。この信号は１回路７１８を制御し て、バッファメモリ７１６に読出しアドレス値ＲＡＤＲを供給する内蔵カウンタ （図示なし）を増分増加させる。この読出しアドレス値に応して、バッファメモ リ７１６は８ビツトのデータ値を並列入力並列出力レジスタ７２２に印加する。

バッファメモリ７１６は、別々のデータ入力バスとデータ出力ハスおよび別々の 読出しバスと書込みバスを持っているように図示されているが、単一のデータ・ ハスと単一のアドレス・ハスを有するメモリも使用可能である。その様なメモリ を使用した場合には、読出しアドレス発生器７１８と書込みアドレス発生器７１ ２の出力ボートおよびレジスタ７１４の出力ボートを、３状態装置によってメモ リの各アドレス・バスとデータ・バスとに結合されるようにする必要かある。こ のメモリと共に用いるレジスタ７１４と回路７１２は、信号ＲＷＥより制御され て。

書込み動作の進行中に各バスにデータまたはアドレス値を印加しかつその他のハ スには高インピーダンスを示す、同様に１回路７１８は信号ＲＲＥＱにより制御 されて、読出し動作の進行中にハスにアドレス値を供給し、他のハスには高イン ピーダンスを与える。

バッファメモリ７１６からレジスタ７２２に供給されるデータ値は、制御回路７ ２０によってこのレジスタ７２２に印加される信号ＯＲＬの立下がり（ｎｅｇａ ｔｉｖ−ｇｏｉｎｇ）端縁と同期して、ロートされる。レジスタ７２２に保持さ れているデータ値はランダム・アクセス・メモリ（ＲＡＭ）７２４と並列入力直 列出力抵抗７３２に印加される。

この実施例て使用されているＲ　Ａ　Ｍ　７２４は、上述のように、統計的エン コーダ４０か生成する統計的コートで規定されるパラメータを保持している。こ れらのパラメータ値はチャンネル４５を通過して来たデータ・ストリーム中に埋 め込まれる。それは、デコーダ５０で、下記のようにコード化データを再生する ために使用される。バッファメモリ７１６からレジスタ７２２にパラメータ値が 印加されると、制御回路７２０が信号ＷＥをパルス的に供給して、カウンタ７２ ６が供給するアドレス値によってアドレスされたメモリセル中にそのパラメータ 値を蓄積するように、ＲＡ　Ｍ　７２４を制御する。ＲＡＭ７２４中にこのパラ メータ値か書込まれると、制御回路７２０は信号ＣＣＫをパルス的に供給してカ ウンタ７２６を制御しその値を増分増加させる。

これらのパラメータ値はＲＡ　Ｍ　７２４から読出されて１対のレジスタ７２８ と７３０に印加される。レジスタ７２８は１ビツト・レジスタであって、ＲＡ　 Ｍ　７２４から供給されるパラメータ値のＭＳＢを受入れるように構成されてい る。この１ビツト・レジスタに保持されている値は信号ＥＮＤとして制御回路７ ２０に印加される。レジスタ７３０は、７ビツト並列入力、並列または直列出力 レジスタで、ＲＡ　Ｍ　７２４か供給するパラメータ値の７個のＬＳＢを受入れ るように構成されている。制御回路７２０から供給される信号ＭＳＬＤに応じて 、新しいパラメータ値かレジスタ７２８と７３０中にロードされる。レジスタ７ ３０に保持されているデータ値は、制御回路７２０によりて供給される信号ＭＳ Ｈに応してより低位のビット位置側にシフトされる。シフトレジスタ７３０から 供給されるシリアル出力信号は信号ＬＢで制御回路７２０に印加される。

レジスタ７３０のこのビット・シフト能力は、データ・ストリームからコードワ ードの母集団インディクス部を抽出するのに使用される。この値が抽出されると 、レジスタ７３０中に保持されている２の整数束であるパラメータ値が、そのパ ラメータ値の２進数ｌかこのレジスタのＬＳＢ位置をとるまて、連続的により低 位のビット位置に向けてシフトされる。すなわち、その信号ＬＢの値が１になる までである。この値がシフトされるにつれて。

母集団インディクス値は、以下説明するように対をなすレジスタ７３４と７３５ 中にロックステップ的にシフトされル、信号ＬＢの値が１になると、このシフト 動作は完了し、母集団のインディクス値がレジスタ７コ４と７３５に保持される 。

レジスタ７３０から供給される７ビツト並列出力値はマルチプレクサ７３６の１ つの入力ポートに印加される。信号源７３１から供給される値かＯの１ビ・ント 信号か、マルチプレクサ７３６の上記ｌ入力ボートでこの７ビツト値のＭＳＢ位 置に連結されて８ビツト値を形成する。マルチプレクサ７３ｄの第２の入力ポー トにはレジスタ７３４と７３５からデータ値が供給される。これらのデータ値は 、下記するように、バッファメモリ７１６により供給される統計的コート化デー タから生成されるものである。

デコーディング・プロセッサ５０は統計的なコート化データを表わす８ビツト値 を要求するので、これらかバッファメモリ７１６から供給される。これらの値は 、制御回路７２０から供給される信号ＯＲＬに応じて並列入力、並列出力レジス タ７２２中にロードされる。このレジスタ７２２中に保持されているこの８ビツ ト債は、制御回路７２０によって与えられる制御信号０３ＲＬに応じて並列入力 シリアル出力レジスタ７３２に転送される。レジスタッフ２中に保持されている データ値は、制御回路７２０から供給される信号Ｏ５Ｈに応じて、より低位のビ ット位置に向ってシフトされる。

８ビツト・データ値の最終ビットかレジスタ７３２からシフト出力されると、制 御回路７２０から供給される制御信号０３ＲＬに応じてレジスタ７２２からレジ スタ７３２中に新しい８ビツト・データ値かロードされる０回路７２０は、読出 しアドレス・レジスタ７１８とレジスタ７２２を制御して、レジスタ７２２から レジスタ７３２へ１つの値が転送されると直ちにメモリ７１６から新しい８ビツ ト値をロードする。従って、レジスタ７３２は信号ＯＳＨと同期して連続的なビ ット値のストリームを供給することになる。

信号０Ｓ）ｆは、また１ビツト・レジスタ７３５にも結合され、続いて直列入力 並列出力レジスタ７３４に結合される。レジスタ７３５は、レジスタ７３２から ビット・シリアル出力信号を受入れる。このビット・シリアル信号は、レジスタ ７３５の出力端子からレジスタ７３４のＬＳＢ位置へ印加され、信号Ｏ３Ｈに応 してレジスタ７３４のより上位のビット位置へ向ってシフトされる。レジスタ７ ３５に保持されている１ビツト値は信号ＢＴとして制御回路７２０に供給される 。レジスタ７３４と７３５に保持されている８ビツト値は、上述したようにマル チプレクサ７３６の第２人力ボートに供給される。上記に加えて、レジスタ７３ ４は、制御回路７２０が供給するリセット信号Ｒ３Ｔに応じて、そのレジスタに 保持されている値の７個のビットの各々な０にセットする。デコーディング・ア ルゴリズムにより母集団インディクス値が要求されると、レジスタ７３４はリセ ットされ、Ｎ−１ビツト値がレジスタ７３２かう対をなすレジスタ７３４と７３ ５にシフトされる。

これらのビット値は、信号ＭＳＨによりロック・ステップ的にシフトされる。信 号ＭＳＩ（は、レジスタ７３０を１からＮ−１までカウントするカウンタとして 働くように、制御する。この場合、Ｎは、レジスタ７３０に保持されているパラ メータ値によって表わされるレベルの母集団の底を２とする対数で、すなわちパ ラメータ値中の２進数１のビット位置である。

マルチプレクサ７３６は、制御回路７２０から供給される信号ＭＸＣにより制御 されて、レジスタ７３０に保持されている７ビツト値と信号源７３１から供給さ れる値０のＭＳＢとを、或いはレジスタ７３４と７３５に保持されている８ビツ ト値を、加算器７３８のｌ入力ボートに供給する。

加算器７３８の出力ポートは、８ビット並列入力並列出力レジスタ７４０の入力 ポートに結合され、レジスタ７４０の出力ポートは加算器７３８の第２人力ボー トに結合されている。加算器７３８とレジスタ７４０の組合せは累算器を形成し ている。この累算器レジスタ７４０に保持された値は、制御回路７２０から信号 ＡＬＤが発生供給されたときに変化する。この信号はレジスタ７４０を制御して 加算器７３８から供給される出力値を負荷するようにする。レジスタ７４０は制 御回路７２０から供給される信号ＡＲによって値Ｏを呈するようにリセットされ る。

加算器７３８からの出力信号は、この統計的デコーダ５０の出力レジスタである ８ビット並列入力並列出力レジスタ７４２にも印加される。制御回路７２０によ りて与えられる出力負荷信号ＯＬＤに応して新しいデータ値がレジスタ７４２に ロードされる。信号ＯＬＤはデコーダ５０の出力信号て、第１図に示すようにビ デオ信号プロセッサ６０に印加されて、復号データ値をデコーダ５０から取出し 得ることをプロセッサ６０に示す。

デコーディング（復号）プロセスを要約すると、次の通りである。エンコーダ４ ０によって新しいコート・ストリームか供給されると、伝送チャンネル４５を介 して与えられるデジタル・ビット・ストリームは８ビツト値のシリーズに分割さ れて、それを受入れるハ・ソファメモリフ１６中に記憶される。このビット・ス トリーム中の最初の１６個の８ビツト値は、コートを表わしている１６個のパラ メータ値である。上述のように、このパラメータ値はビット・ストリーム中のコ ートワードに対してビット反転され、従ってレジスタ７１０にロートされたパラ メータ値のＭＳＢはそのレジスタのＭＳＢ位置に在る。ビット・ストリーム中の 残りのビットは可変長コードワードである。上述のように、ビット・ストリーム 中の各コートワードのビットは、より上位ビットかビット・ストリーム中で下位 ビットより前に生ずるように配列されている。この８ビツト値は、増分的に増加 するアドレス値を有するメモリセルに記憶される。こうして記憶された値は、１ ６個のパラメータ値の後の最初の８ビツト値のＬＳＢ位置で開始し増分的に増加 するアドレス値を有するメモリセルを通してハ・ンファ・メモリ７１６中で継続 するビット・ストリームを表わしている。

このデコーディング・プロセスにおける最初のステップは、ビット・ストリーム の先頭て生ずる１６個のパラメータ値をＲＡ　Ｍ　７２４にロートすることであ る。最初のパラメータはアドレス０に負荷され、２番目のものはアドレスｌに、 以下同様にしてアドレス１５まてにロートされる。ＲＡＭ７２４に対するアドレ ス値を発生するカウンタ７２６か、次に０にリセットされて、そのパラメータ値 かコート化データを復号するために順次使用されるようになる。

パラメータ値か−Ｈロートされると、データのデコーディングか開始される。バ ッファメモリ７１６からコート化データを表わす８ビツト値か順番に読出されて シフトレジスタ７３２にロートされる。コートワードの始点て、シフトレジスタ ７３２から供給される各２進数ｌの値がデコーディング回路を制御して、レジス タ７３０からその時のパラメータ値をレジスタ７４０に保持されている累算値に 加算するようにする。シフトレジスタ７３２から供給されるビット・ストリーム 中の最初の０が出て来るか、またはそのＥＮＤＮラビット中進数ｌを有するパラ メータか出て来たとき、その時のパラメータ値で表わされたビット数か、レジス タ７３０をビット・シフト・カウンタとしてレジスタ７３４と７３５中にシフト 入力され、デコーディング回路は、レジスタ７３４と７３５中にシフト入力され ている債を累算値に加算して復号データ値を生成するように制御される。カウン タ７２６．レジスタ７４０およびシフトレジスタ７３４は次いで、リセットされ て次のコード化データ値を復号する準備をする。レジスタ７３４中の債をレジス タ７４０中の値に加算した後、制御回路７２０は信号ＯＬＤを発生させて復号さ れた値をレジスタ７４２にロートする。

統計的デコーダ５０の動作を、時間期間Ｔ。からＴ２２まて入力データ・クロッ ク信号ＤＣＫの２３周期に亙る時間期間を示す第８図のタイミング図を参照して 説明する。

第７図の回路の説明を簡単にするため、第７図に示された回路はすべて信号ＤＣ Ｋに同期して動作するものとする。しかし、バッファメモリ７１６からコード化 データを読出す回路およびデコーディング動作を行なう回路には、別々の非同期 クロック信号を使用し得るものと理解されたい。表３に示されたコートは次の説 明通りのものとする。

第８図に示された全時間期間に、コート化データの２３ビツトが信号ＤＡＴＡと して統計的エンコーダ４０から供給される。これらのビットは、信号ＤＣＫの連 続する２３個の立下り部（ｎｅｇａｔｉｖｅ−ｇｏｉｎｇ　ｔｒａｎｓｉｔｉｏ ｎ）と同期してレジスタ７１０中にシフト入力される。そのデータ・ビットのう ち１６１１は、一度に８ビツトずつ、時間期間Ｔ７とＴ、の終りに生ずる信号Ｗ ＬＤの立下り部と同期してレジスタ７１４に転送される。これらのデー・夕偵は 、信号ＢＷＥとＷＡＤＲで示されるように、それぞれ時間期間Ｔ８とＴＩ６の期 間中にバッファメモリ７１６に書込まれる。

第８図における信号の残りは、統計的デコーダ５０かコートの最終パラメータ値 をＲＡ　Ｍ　７２４中にロートして、次にビット・ストリームｉ　ｉ　ｏ　Ｉ　 Ｊ、　ＯＩ　ＯＩ　ＯＯを復号して３個の８ビット２道値ｏｏｏｏ、ｔｏｏｉと 、００００００１０およびｏｏｏｏｏｉｏｏ　ｃすなわち、９．２および４）を 得るときの、統計的デコーダ５０の動作を示している。

１６個のパラメータ値はコート化データで伝送されるか、この列ては３個のパラ メータ値だけか関係するもので、そのパラメータ値はＰ。＝０００Ｏ０１００、 Ｐ。

＝ＯＯ００００１０およびＰｆｆ　＝１０００１０００である。

時間期間Ｔ、の間、制御回路７２０は信号ＲＲＥＱをパルス的に供給して、バッ ファメモリ７１６から８ビツト・データ値を読出すことを要求する。この信号Ｒ ＲＥＱに応して、読出しアドレス発生器７１８は、期間Ｔ１中にバッファメモリ ７１６に読出しアドレス値ＲＡＤＲを供給する。期間ＴＩの終りに、この読出し アドレス発生器７１８はその内部読出しアドレス値を増分増加させて次の読出し 動作の準備をする。印加された読出しアドレス値に応じてバッファメモリ７１６ から供給される値は、期間Ｔ。

の終りに生しる制御回路７２０からの信号ＯＲＬの立下り部と一致して、レジス タ７２２に記憶される。

第８図のｍ個タイミング図において１時点Ｔ、にバッファメモリ７１６から読出 されるデータ値は、統計的デコーダ４０が信号ＤＡＴＡを発生させるのに使用し たコードを表わす最後の（Ｉｓ番目の）パラメータ値である０時間期間Ｔ３の間 ぐ１時点Ｔｏ以前に増分増加されていたカウンタ７２６は、ＲＡ　Ｍ　７２４中 の最終パラメータ値のアドレス（１，Ｅ、＋５）を、ＲＯＭ　７２４のアドレス 入力ボートＡＤに供給する。また時間期間゛ｒ３の間に、制御回路７２０は信号 ＷＥをパルス的に供給して、そのパラメータ値をアドレスされたメモリ位置に記 憶するようにＲＡＭ７２４を制御する。

最終パラメータ値をＲＡ　Ｍ　７２４中に記憶させた後、制御回路７２０は時間 期間Ｔ４中に信号ＣＲを発生してカウンタ７２６に保持されていた値を０にリセ ットする。コード化データの最初のビットの準備をするために、制御回路７２０ は、時間期間Ｔ４の後半期間中に最初のパラメータ値Ｐ。を対をなすレジスタ７ ２８と７３０にロートするため、信号ＭＳＬＤをパルス的に供給する。

時間期間Ｔｓの間に、制御回路７２０は信号ＲＲＥＱをパルス的に供給して、バ ッファメモリ７１６から次の連続する８ビツト値を読出すことを要求する。この 値は期間Ｔ、の終りに信号ＯＲＬの立下り部と同期してレジスタ７２２中にロー ドされる。レジスタ７２２に保持されている８ビツト値は、期間Ｔ６の終りに生 ずる信号０ＳＲＬの立下り部と同期してレジスタ７コ２に転送される。

期間Ｔ６の間に、制Ｗ＠路７２０は信号ＡＲをパルス的に発生してレジスタ７４ ０中の全ビットをリセットし、累算器としての動作を始める。

期間Ｔ、の間に、制御回路７２０はバッファメモリ７１６からメモリ読出し動作 を開始し、読出した値をレジスタ７２２に記憶させる。またこの期間Ｔ７の間に 、制御回路７２０は信号０３）Ｉをパルス的に供給してレジスタ７３２のＬＳＢ 位置にあるビ・ント値（すなわち、最初のコートワードのＭＳＨ゛）をレジスタ ７３５に転送する。このビット値は、期間Ｔ７の中央て生ずる信号Ｏ３Ｈの立下 り部と同期して転送される。第８図のｍ個タイミング図で、このビット値は２進 数ｌである。従フて、期間Ｔ、の中央ては、レジスタ７３５が保持している値を 表わす信号ＢＴの値はｌである。

値ｌを有するこの信号ＢＴに応して、制御回路７２０は信号ＭＸＣの値を２進数 １に変化させ、マルチプレクサ７３６を制御してレジスタ７３０からのその時の パラメータ値を、そのＭＳＢ位置にある信号源７３１からの２進数０と共に加算 器７３８に供給する。加算器７３８はこの値をレジスタ７４０が保持するθ値と 加算する。この２つの値の和は、期間Ｔ、の中央で生ずる信号ＡＬＤの立下り点 と同期してレジスタ７４０中に記憶される。

信号ＣＣＫは期間Ｉ７中に発生してカウンタ７２６に保持されている値を増分増 加させて、ＲＡ　Ｍ　７２４の出力ボートから２番目のパラメータ値Ｐ、が取出 せるようにする０期間工、の間に、制御回路７２０は信号ＭＳＬＤを発生してこ の２番目のパラメータ値をレジスタ７２８と７３０にロードする。更に、回路７ ２０は信号Ｏ５Ｈをパルス的に発生してシフトレジスタ７３２を制御し１次のコ ードワードの連続するビットをシフトレジスタ７３５に供給する。この例では、 このビット値は２進数ｌである。

この値ｌの信号ＢＴに応じて、制御回路７２０は、マルチプレクサ７３６．加算 器７３８およびレジスタ７４０を制御して、レジスタ７３０に保持された２番目 のパラメータ値Ｐ１を既にレジスタ７４０に保持されていた値に加算する。この 加算結果は１期間工９の中央で生ずる信号ＡＬＤの負向きの変化部と同期してレ ジスタ７４０中に記憶する。

この期間Ｔ９の間に、制御回路７２０は信号ＣＣＫを発生してカウンタ７２６を 増分増加させ、ＲＡ　Ｍ　７２４にその出力ボートに３番目のパラメータＰ２を 生成する準備をさせる。

期間Ｔ９に、この３番目のパラメータはレジスタ７３Ｇ中にロードされ、コート 化データの次のビットかシフトレジスタ７３２かうレジスタ７３５に与えられる 。この例において、１ビツト・レジスタ７２８に保持されている３番目のパラメ ータ値のＥＮＤビットは２進数１である。レジスタ７２８から供給された。２進 数１の値をもっこの信号ＥＮＤに応じて、制御回路７２０は信号ＭＸＣを論理０ に変化させ、マルチプレクサ７３６を制御してレジスタ７３４と７３５に保持さ れている値を加算器７３８に供給するようにする。信号ＥＮＤの値２進数ｌは、 また制御回路７２０を制御し信号Ｒ３Ｔを発生させて、シフトレジスタ７３４の ７（Ｉｌのビットを０にセットする。

期間Ｔ９の後半の間、制御回路７２０は信号ＭＳＨをパルス的に供給して、レジ スタ７３０に保持されている３番目のパラメータ値の７個のＬＳＢを下位に向っ て１ビツト位置シフトさせる。このモードでは、レジスタ７３０は、シフ（−レ ジスタッフ２から対をなすレジスタ７３５と７３４ヘシフトされるビットの数を カウントするカウンタとして使用される。この例では、制御回路７２０は、期間 Ｔ１２の始点で２進数ｌかレジスタ７３０のＬＳＢ位置ヘシフトされるまて、期 間Ｔ　９．　Ｔ　ｔｏおよびＴ１１の開信号ＭＳＨとＯＳＨのパルスをロックス テップ的に発生し続ける。この状態になると、レジスタ７３０から供給される信 号ＬＢは値が１となり、制御回路７２０を制御して信号Ｏ３ＨとＭＳＨな２進数 Ｏの値に保持する０期間Ｔ、２の開始点で、対をなすレジスタ７３４と７３５は 最初の可変長コードワードの母集団インディクス（すなわち、ｏｏｏ。

００１１）を保持する。

マルチプレクサ７３６は、レジスタ対７３４と７３５中の８ビツト値を加算器７ ３８に供給するように制御されているので、加算器７３８の出力値は上記の値と レジスタ７４０に保持されている値との和である。この和は復号されたデータ値 である。これは１期間ＴＩ２の後半期間中に、Ｍ’ｔＨ回路７２０から発生する 信号ＯＬＤによって出力１／シスタフ４２中にロードされる。

制御回路７２０は、この出力データ値をロードするように出力レジスタ７４２を 制御するとき、信号ＡＲをパルス的に供給してレジスタ７４０の内容を０にセッ トする。

期間ＴＩ３の間、連続する次のコードワードの最初のビットである２進数０はレ ジスタ７３５にシフトされる。レジスタ７３５から供給される信号ＢＴの２進数 ０は、信号ＥＮＤの２進数ｌの値と同し作用を持っている。期間Ｔ　Ｉ４および Ｉ４の期間中、制御回路７２０は、ビット・ストリームから得られるビットをレ ジスタ７３４と７３５のより上位のビット位置にシフトし、同時にレジスタ７３ ０に保持されているパラメータ０のビットを期間ＴＩ６中に信号ＳＢか゛２進ｆ ｉｔの値をとるまで下位ビット位置にシフトする。この状態になると、レジスタ ７３４と７３５中の値は加算器７３８に供給され、レジスタ７４Ｇに保持されて いる０値と加算されて、期間Ｔｌ＆の終りに生ずる信号ＯＬＤの立下り部と時間 的に一致して出力レジスタ７４２中に記憶される。

第７図に示す回路は、残余の期間Ｔ８．乃至７２２においても上記と同様に動作 する０期間Ｔ１２とＴＩＭの終りにデコーダから供給される値はそれぞれ９と２ である。第８図のタイミング図は、期間Ｔｌ＠の終りにデータ＠１４を得るため にコード化２進値１００を復号する作用にも関連している。

統計的デコ・−ダ５０によって与えられるデータ値はビデオ信号プロセッサ６０ に供給される。プロセッサ６０はこのデータ値をフィールド記憶メモリまたはフ レーム記憶メモリ（図示なし）に記憶させ、次にこの記憶されたデータを処理し て表示装置７０に表示する。

以上説明したこの発明の実施例においては、ビクセル値かデコーダ５０から供給 されるとき、ビデオ信号プロセッサ６０はそのピクセル値を処理するに充分な速 度で動作するものと仮定している。しかし、より低速のビデオ信号プロセッサを 用いるシステムにおいては、プロセッサ６０がデコーダから供給されるデータを 受入れる用意かできていない場合にそのデコーダの動作を一時停止させる回路（ 図示なし）をデコーダ中に設けることか必要である。この回路は、制御回路７２ ０に内蔵させてプロセッサ６０から供給されるＷＡＩＴ信号（図示なし）に応じ て信号ＯＳＨ，ＭＳＨ１Ｏ５ＲＬΣよびＭＳＬＤの発生を禁止するものとするこ とができる。

ＦＩＧ、　４Ａ ＦＩＧ、４Ｂ ７４３賞更ｆ更／）ＤＰＣバテータ ２５４．２８．Ｏ，Ｏ，Ｏ，Ｏ，Ｏ，０，＋０１，０，４４．０．２７，０．２ Ｂ、ＯＦ／ｌ；＠　５ｊ４２連スアソント・フィル・チータフ 崖１５Ｍｂ！７愛１す Ｈ６，θ 国際調査報告 国際調査報告

Claims (8)

【特許請求の範囲】
1. １．デジタル・サンプルの供給源と； 上記デジタル・サンプル供給源に結合されていてそれから供給されるデジタル・ サンプルを変形して、値が順次大きくなるにつれてその統計的発生頻度が大体単 調に減少するような値をもつ変形されたデジタル・サンプルを生成する手段と； 上記変形されたデジタル・サンプルを受入れるように結合されており、また上記 変形されたデジタル・サンプルをコード化するに適する統計的コードを規定する 複数のパラメータ値であって、そのそれぞれが上記変形されたデジタル・サンプ ルの１組の連続した発生可能な値をそれぞれ表わしている１組の連続したコード 値を表わしているようなパラメータ値を発生するようにプログラムされた計算手 段を含んでいる、コード化手段と；を具備して成るデジタル・サンプルのコード 化装置。
2. ２．上記コード化手段に含まれた計算手段が、上記複数のパラメータ値を使用し て、コード化されたデータを生成しかつ上記コード化されたサンプルに上記複数 のパラメータ値を連結して上記コード化されたサンプルがデコーディング装置で 復号されるようにするように、上記変形されたデジタル・サンプルをコード化す るようプログラムされている、上記１項に記載の装置。
3. ３．上記供給源が第１と第２の極性を持つデジタル・サンプルを供給し； 上記デジタル・サンプルを変形する手段が、上記デジタル・データ値を上記第１ の極性だけを有する変形デジタル・データ値に変換する手段を含み、上記第２の 極性を有する上記デジタル・データ値は、上記第１の極性を有するデジタル・デ ータ値の間に挟まれて上記変形されたデジタル・データ値を生成するような値に その極性と大きさが変えられろ；上記２項に記載の装置。
4. ４．特定の値を有する変形されたデジタル・サンプルの統計的発生頻度がその特 定の値の大きさに逆比例する形に、デジタル・サンプルを処理して変形されたデ ジタル。サンプルを生成するステップと； 上記変形されたデジタル・サンプルの発生可能性のある各値の相対的発生頻度を 表わす値のテーブルを生成するステップと； 上記値のテーブルを処理して複数のパラメータ値を発生させる処理ステップであ って、上記パラメータ値の各々が１組のコード値を表わし、各コード値が上記変 形されたデジタル・サンプルの発生可能性のある１つの値を表わすものであり、 また成るコード値中の２進ビットの数はそのコード値で表わされる上記変形され たデジタル・サンプルの値の発生頻度の、上記変形されたデジタル・サンプルの 他の発生可能性のある値の発生頻度に対する割合にほぼ逆比例するような、ステ ップと；上記複数のパラメータ値によって規定された統計的コードを使用して上 記変形されたデシタル・サンプルをコード化し、コード化デジタル・サンプルを 発生させるステップと； 上記パラメータ値を上記コード化デジタル・サンプルに連結するステップと； より成るデジタル・サンプルのコード化法。
5. ５．上記デジタル・サンプルが第１および第２の極性を有し、上記デジタル・サ ンプルを処理して変形されたデジタル・サンプルを生成するステップが、上記第 １の極性を有する上記デジタル・サンプルの各々に所定の係数を乗算して第１の スケールされたデジタル・サンプルを生成する乗算ステップと、上記第２の極性 を有する上記デジタル・サンプルの各々に所定の係数を乗算して第２のスケール されたデジタル・サンプルを生成する乗算ステップと、を有し； 更に、上記第２のスケールされたサンプルのそれぞれに所定の値を加算して変更 されたサンプルを得る加算ステップと； 上記変更されたサンプルのそれぞれの極性を上記第１のスケールされたデジタル ・サンプルの極性と同一になるように変更するステップと；を有して成る上記４ 項に記載のコード化法。
6. ６．上記デジタル・サンプルが第１および第２の極性を有し、上記デジタル・サ ンプルを処理して変形されたデジタル・サンプルを生成するステップが、上記第 １の極性を有する上記デジタル・サンプルの各々に所定の係数を乗算して第１の スケールされたデジタル・サンプルを生成する乗算ステップと、上記第２の極性 を有する上記デジタル・サンプルの各々に所定の係数を乗算して第２のスケール されたデジタル・サンプルを生成する乗算ステップと、上記第２のスケールされ たサンプルのそれぞれの極性を上記第１のスケールされたサンプルの極性と同一 になるように変更するステップと、 上記極性変更された第２のスケールされたサンプルのそれぞれに所定の値を加え る加算ステップと、を含んでいる上記４項に記載のコート化法。
7. ７．ビデオ信号を表わすデジタル・データのデータ源と； 上記データ源に結合されて、上記デジタル・データを圧縮して圧縮デジタル・デ ータを生成する手段と；上記の圧縮デジタル・データを処理することによって、 特定値を有するデジタル・データの統計的発生頻度がデータ値の増大に伴って大 体単調に減少するような変形デジタル・データを生成する手段と；上記変形デジ タル・データを受入れるように結合されており、かつ上記変形デジタル・データ のコード化に適した統計的コードを規定する複数のパラメータ値を発生するよう にプログラムされた計算手段を含むコード化手段と；を具え、 上記パラメータ値の各々が、それぞれ上記変形されたデジタル・データの１組の 発生可能性ある値を表わしている１組の連続したコード値を表わすものである、 ビデオ信号処理システム。
8. ８．上記コード化手段中の計算手段が、更に、上記複数のパラメータ値を使用し て上記変形デジタル・データをコード化してコード化データを生成しかつデコー ディング・プロセッサへ伝送するために上記複数のパラメータ値を上記コード化 データに連結するようにプログラムされている、上記７に記載のビデオ信号処理 システム。