JPH03503384A

JPH03503384A - 電子写真形プリンタ用の光学的パターン発生装置

Info

Publication number: JPH03503384A
Application number: JP50503688A
Authority: JP
Inventors: フレツク，フリードリヒ; イエルゲンス，クラウス‐デイーター
Original assignee: ジーメンス　アクチエンゲゼルシヤフト
Priority date: 1988-03-11
Filing date: 1988-06-06
Publication date: 1991-08-01
Also published as: WO1989008895A1; EP0403476B1; DE3808219A1; EP0403476A1; DE3869425D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】

電子写真形プリンタ用の光学的パターン発生装置本発明は請求範囲１の上位概念による電子写真形プリンタ用の光学的パターン発生装置に関する。電子写真の動作１理により動作するプリンタは光学的パターン発生装置に関する。このパターン発生装置によ７では電子データの形で生じるプリント情報が、光学的像に変換され、この光゛学的像により、光導電層例えばプリンタの連続的回転する電荷蓄積ドラムの光導電層が露光されて、電荷潜像が形成される。上記電荷像は公知のように現像され、例えば紙上に転写される。上記適用例にとって有利であるのは電荷蓄積ドラムを行状に全長で露光する光学的パターン発生装置である。それというのは当該露光道程が、機械的運動なしで行なわれ得るからである。光学的パターン発生装置のそのような行状の構成では行内の各イメージポイントごとに１つの固有の光源を要する。有利にはＬＥＤ子は著しくコンパクトな配置構成を可能にするからである。その種プリンタではプリント像の高い品質が図られる。そのための前提条件は相応の分解能であり、２４０ｄｐｉ（−インチあｔ；りのドツト数）以上は電子写真形プリンタには法外なものはない。従って電子写真形プリンタ用の行（ライン）状に構成されｔ；プリンタは多数のＬＥＤ、屡々数千のＬＥＤを備える。ＬＥＤのドライブも相応に複雑なものとなり、その際それらのＬＥＤは光学的パターン発生装置に供給されるプリント情報に依存して個別にスイッチングされねばならないｓ　　Ｉ　Ｅ　Ｅ　Ｅ　　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｃｏｎｓｕｍｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ４ｏ１．ＣＥ　−３２，Ｎｏ、１　、Ｆｅｂｒｕａｒｙ　ｌ　９８６＊　ｐａｇｅｓ２６　　ａｔ　ｓｅｑ、、から公知の光学的パターン発生装置ではモリノシックに構成されたＬＥＤが、当該ＬＥＤ行の両側に配置されたＩＣの形の多数のドライブチップを介してドライブされる。上記の公知の光学的パターン発生装置は毎秒はぼ１つのＤＩＮ’Ａ４の１枚葉のプリント出力を有する電子写真形プリンタにおける適用向けに設計されている。上記出力はほぼ３ＫＨｚの行（ライン）周波数に相応する。これにより８Ｍｂｉｔ／Ｓのデータレートを要し、全部で８つの並列のデータチャネルの場合Ｉ　Ｍ　Ｈｚのデータクロック周波数が生じる。上記ドライブチップはデータレジスタのほかに、多数のドライバ段（これらは夫々ＬＥＤの各１つに配属されている）を有する集積化ドライバ回路を有する。上記ドライバ回路はチップに関連して可調整の電流源を有し、この電流源にはドライバ段が接続されている。上記ドライバ段は次のように構成されている、すなわち、個々の段を介して流れるドライバ電流により所属のＬＥＤが作用状態におかれるか、又はアース接続路を介して上記ドライバ電流が流れるように構成されている。上記手法の利点とするところは光学的パターン発生装置における電流負荷がそれぞれのプリント像に無関係に時間的に一定に保持されることである。但し、明確にしなければならないことは光学的パターン発生装置にて数１０００のＬＥＤ及び相応の数のドライバ段の場合著しく大きな電流が流れもって熱負荷全体がコンパクト構成の場合著しく大、高のものとなることである。公知手法ではそのような熱負荷は平均的に一定に保持されるが、そのような利点を得るため、電流源から供給される電流が無駄に直接的にアースを介して流し出され、それによりそれ自体回避可能な余分の熱が生ぜしめられるという欠点が甘受される更に、公知手法のすべてのドライバ段は共通にストローブ信号を介して作用状態に８かれ、上記信号の期間中作用状態に保持される。公知のように、ＬＥＤの光取率（光取出し率）がばらつき、つまり、所定の期間中送出されるビームエネルギが各ＬＥＤに対して個別の値をとるのである。このことから明らかなように、電荷蓄積ドラム上に像点にて当るビームエネルギは異なつｔ；ものとなり、これによりプリント品買が不都合な影響を受ける。電子写真法で動作する高出力プリンタには上記行（ライン）周波数の倍数が必要であり、殊に種々の紙フォーマットも処理可能でなければならない。このことには１つのＤＩＮＡ４−面（枚葉）の横フォーマットに相応する１つの行（ライン）長さを有する光学的パターン発生装置では不十分である。ＤＩＮ−Ａ３フォーマットの紙をプリントできるようにするには光学的パターン発生装置は１つのＡ４一枚葉の縦（長手）側の長さに相応する少なくとも１つの行（ライン）長を存しなければならない。そのような周辺条件のもとで、光学的発生装置はもはや公知手法によっては構成され得ない。・　従って本発明の課題とするところは、高速プリンタにて使用に好適であり、すなわち高い行（ライン）周波数でＬＥＤ行の著しく大きな長さのもとでも作動され得る、請求範囲１の上位概念ｌこよる光学的パターン発生装置を提供することにある。そのためにパターン発生装置中へのプリント情報の転送のための適合化手法のほかに、上記パターン発生装置における熱的負荷を可制御にするために、時間平均として流れるドライブ電流の低減化（微小化）も必要である。上記課題の解決は本発明によれば、請求の範囲ｌに記載のｌ１ｌＩ成要件により行なわれ得る。その場合基礎となっていることはデータ伝送レートの増大によつてプリント速度は増大され得るが、プリントの際の所要の行（ライン）周波数はドライブユニットの順次のロードによっては行なわれ得ないということである。他方ではＬＥＤの最大の接続持続時間は電荷蓄積ドラム上での相応の電荷像の生成のための所要ビームエネルギにより定められる。従って、本発明の手段では電子写真法プリンタ用の従来方式の光学的パターン発生装置とは異なる設計構成が実現される。先ず、ＬＥＤの幾何学的配置構成の場合厳密に直線的配置構成とは異なるものである。各ＬＥＤチップのＬＥＤは複数の群に細分化され、その際１つの群のすべてのＬＥＤが１つの線に沿って配置されている。個々の群はダイオード行に対して横方向の方向で幾何学に相互にずれて配置されている。上記の襞何学的ずれによって、電荷蓄積ドラム上で１つのマイクロ行の各部分を相異なる時間にて発生することが可能になる、それというのは前提によれば電荷蓄積ドラムが連続的に回転するからである。ＬＥＤの上記の特別な幾何学的配置構成に基づき光学的パターン発生装置のすべてのＬＥＤの接続時間が比較的長い期間に亙って処理サイクル中で分布せしめられ得る。それにより、次のようにすれば平均的電流負荷の低減（このことによっても低減された熱負荷も得られる）がなされる、すなわち、同時に作用状態におかれたＬＥＤの各群ができるだけ光学的パターン発生装置の長さに亙って面状に分布されているようにするのである。更に、ＬＥＤの配置構成のそのような配置構成により下記の事項に対する前提条件が充足される。即ち、ドライブチップのメモリ中でのプリント情報の転送のためと、ＬＥＤのドライバに対するドライブ信号の導出のための各過程をずらすという前提条件が充足されるのである。その際ＬＥＤの作動接続（機能）が、プリント情報に対するロード過程から全く減結合されるようにするのである。上述のように、データ転送（機能）を記憶されたデータの処理過程から減結合することにより、そのようなデータ処理をフレキシブルに行ない得るようになる、ｗして、各ＬＥＤから送出されるビームが、各ＬＥＤの個別のドライブにより、また作動接続時間により一定に保持され得る（上記の個別の微調整が多数のしＥＤに対して行なわれなければならないけれども）。所要のシーケンスの時間的ずれによって、そのような場合にも、適宜に短かい処理時間、即ち、所要の高い行（ライン）肩波数が可能になる。データの時間的にずれた処理のためには光学的パターン発生装置における内部時間パターンが必要とされる。このことは各ドライブチップに設けられたスイッチングユニットによって実現されるのであり、このスイッチングユニットはドライブチップの処理部における時間的にずれたシーケンスに対して、内部時間的制御信号を送出し、それらシーケンスの同期性を確保するものである。本発明の発展形はサブクレームに規定されており、それら発展形の意味、もって、それにより得られる利点は本発明の実施例の以降の説明は詳しく明らかにされている。上記実施例を図を用いて説明する。第１図は所定のラスタ（パターン）に従って相互に上下に配置された、個々の所定の直径の画素を有する印ＩＩ　（プリント）像の構造の一部分を略伝し、第２図は印刷（プリント）方向で相互に幾何学的にずらされたＬＥＤの個々の群を有する光学的パターン発生装置のダイオード帯状体の一部としてＬＥＤチップの構成を略伝し、第３図は複数のＬＥＤチップから成るＬＥＤ帯状体、上記ＬＥＤチップに配属されたドライブ−及びドライバーチップアドレスないしプリント情報を成すデータをドライブチップに伝送するバスシステムをブロック接続図に示し、第４図は複数の部分回路を有する処理ユニット及びスイッチングユニットから構成されたドライブチップのブロックａｍ図を示し、上記部分回路は夫々所属のＬＥＤチップのＬＥＤの群の１つの対するプリント情報を地理する。第５図は上記処理ユニットの詳細なブロック接続図を示し、第６図はＬＥＤの個々の接続時間の発生のための時間値コンパレータの接続図を示し、その際上記時間値コンパレータは第５図の処理ユニットの部分回路内の１モジユールを形成する。第７図は第６図の時間値コンパレータの動作説明用パルスダイヤグラムであり、第８図はドライブチップのスイッチングユニットの詳細ブロック接続図、第９図はスイッチングユニット中に設けられており光学的パターン発生装置のスイッチングユニットの同期化のため用いられる障害除去ロジックの回路図、第１０図は１つの処理サイクルに対して、スイッチングユニー／　トにて発生されｔ；重要な時間制御信号の多数のパルスダイヤグラムを示し、８１１図は第１０図で示す時間制御信号の発生のためのスイッチングユニットの第１のデコーディング回路の詳細回路図を示し、第１２図は別のパルスダイヤグラムを示し、このパルスダイヤグラムでは時間窓信号およびこれから導出されたテスト信号が第１１図の回路図の説明のため示しである。第１３図は処理ユニットの部分回路用の書込制御信号の発生のための、スイッチングユニットにて設けられたアドレスコンパレータの回路図を示し、第１４図はロードサイクルにて別の書込制御信号の発生のための第２のデコーディング回路図を示し、上記ロードサイクルではＬＥＤの個々の接続時間に対して更新された補正値が処理ユニットの個々の部分回路中へ伝送れる。第１５図は別の実施例の回路図を示し、この実施例では第６図の時間値コンパレータにて処理された時間別制御信号が、処理サイクルのクロック（タイミング）に対して非同期の別個のタイムベースクロック信号列から導出される。全知技術として前提にされているのは光学的パターン発生装置を有する電子写真式に動作するプリンタであり、上記発生器はライン状（行状）に配置された個別に励振制御可能な多数のＬＥＤを有する。その種光学的パターン発生装置は第１図に略伝するように、プリンタの光導電体ドラムを露光する。プリントマトリクスのパターンはピッチ間隔Ｒ１：よって定められ、行及び列方向で同じである。光導電体ドラム上のドツト直径りはピッチ間隔の２倍に相応するとよく、それにより、第１図に示す露出像が得られる。プリントマトリクスの１つの行の各マトリクスドツトに対して、光学“的パターン発生装置における１つのＬＥＤが用いられ得る。第２図にはＬＥＤチップの個々の素子の空間的配置構成を示し、上記ＬＥＤチップはその種の別の多数のチップと共に光学的パターン発生装置のＬＥＤ帯状体を形成する。空間的理由からＬＥＤ　１−ＬＥＤ　１２８が夫々、ピッチ間隔Ｒの２倍に相応する間隔をおいて配置されている。これにより、２つの行でのＬＥＤの配置が必要となり、その際、下方行のＬＥＤは上方行のそれに対して、行方向で所定ピッチ間隔例えば４Ｒだけずらされて配置されている。第１図に示すプリント像の形成のため、書込過程中先ず上方ダイオード行のＬＥＤｌ、ＬＥＤ３．ＬＥ５・・・・・・ＬＥＤ　ｌ　２７が個別に励振駆動され、その結果当該過程にて先ずピッチ間隔の２倍の間隔をおいて光ドットが光導電体ドラム上に転写される。その際、それより遅れた時点で、中間に数プリントドツトは下方ＬＥＤ行のＬＥＤ２．ＬＥＤ４〜ＬＥＤ　ｌ　２６の励振によって生ぜしめられる。能率的な非機械的な高速プリンタの場合、使用される紙フォーマットに基づき例えばほぼ４３２ｍ＋ａの書込幅が異常でないことを先ず明かにしなければならないａ　２４０　ｄｐｉ　（ｄｐｉ−インチごとのドツト）の７トリクスピツチの際既に、このことは各行ごとに４０８０マイクロドツトの数を意味する、換言すれば、光学的パターン発生装置のＬＥＤ帯状体（条体）には第２図に示すダイオードチップ３２個をも又要する。単なる大雑把の計算から明かなように、同じ書込幅のもとで６００ｄｐｉのマトリクスピッチを期する場合当該チップの数が少なくとも８０に高められる。そのような精細なパターンも、鮮確さの点でオフセット技術の印刷物と競合し得るプリント（印刷）像を生成するだめの技術設計領域内の非機械的高速プリンタ向けのものである。その場合更に考慮しなければならないことは、トレランスの理由から実際の露光領域の幅が、書込幅を更に越えるものとなり、それにより、仕様に挙げられた値が、上方に向って丸められなければならないということである。それらの例として挙げた数値は光学的パターン発生装置における制御（ドライブ）上の問題を明かにしている、それというのは、露光過程中ＬＥＤ条体（帯状体）の各々の発光ダイオードＬＥＤがマイクロ行に対して個々に制御、励振されねばならないからである。容易に判るように、各ＬＥＤごとの１５ｍＡの平均ドライブ電流でも電子回路に対する著しい電流負荷を成し、それにより、負荷全体を平均してできるだけ小さくするための手段を講じなければならない。この目的のために、導電体上に書込まれるべきマイクロ行に対する書込過程が、複数の書込サイクル（これらは時間的に相互にずらされる）に細分化される。選んだ実施例では後述するように、その種４つの書込サイクルが基礎とされる。ダイオードチップ上での発構成によって、複数ＬＥＤは発光ダイオードＬＥＤ　１〜ＬＥＤ３２．ＬＥＤ３３〜ＬＥＤ６４．ＬＥＤ６５〜ＬＥＤ９６ないしＬ　Ｅ　Ｄ　９７〜Ｉ−Ｅ　Ｄ　１２８を有する４つのダイオードブロックによって具体化されている。非機械的プリンタの光導電体ドラムは連続的に回転し、前提として、ダイオードブロックが時間的にずらして制御される。従ってそれぞれのブロックのＬＥＤが、相互に幾何的にずらされて配置されている。その場合、上記の幾何学的ずれは次のように選定されている、すなわち、電流負荷から生じる熱的負荷が、時間平均にても局所的に均一に分布するように選定されている。この理由から、左から右へ向って考察すると、先ず第１ダイオードブロツクが、次いで第３のものが、しかる後、第２ダイオードブロツク、そして、第４のものが制御される。第３図には多数のダイオードチップと相応の制御部と゛を有するダイオード帯状体（条体）から成る光学的、パターン発生装置の基本構成を示す。このパターン発生装置は面状に並置された多数の発生装置モジュールｌから構成されて８つ、すべてのモジュールが同じように構造化されていて、従って、上記モジュールの基本構成をたんに１つの例についてのみ示しである。１つのパターン発生装置モジュールｌの中心部材は夫々２行に配置された発光ダイオードＬＥＤＩ−ＬＥＤ１２８を有する第２図にて詳述したＬＥＤチップ２の１行である。スペース上の理由から各々のＬＥＤ行に１つの固有の制御（ドライブ）チップ３が配属されており、この制御チップは個々に６４の発光ダイオードＬＥＤＩ、ＬＥＤ３〜ＬＥＤ１２７ないしＬＥＤ２．ＬＥＤ４〜ＬＥＤ１２８を夫々のプリント情報に依存して作動するために本例では６４の出力線路を有している。上記プリント情報はデータバス線路４．４′を介して各制御チップ３に並列的に供給される。上記データバス線路の輻は第３図中データビットＯＯ〜ＯＦないし１Ｏ−ＩＦで示すように夫々１６ビツトである。データバス線路４．４′を介して伝送されるプリント情報の転送のため、相応の制御チップ３が、アドレスバス線路５．５′を介して伝送されるアドレスを用いて選択される。第３図にはアドレスの構成が略示しである。このアドレスはメモリレジスタアドレスＬと、モジュールアドレスＭと、チップアドレスＣとを有する。その場合、メモリレジスタアドレスＬ自体はアドレスバス線路５，５′を介して伝送されるのではなく、制御チップ３内部で内部的に形成される。概念的に考察すると、上記アドレスは２つのアドレスビットを有し、これらアドレスビットによっては相応のデータバス線路４ないし４上で供給される１６のデータビットの並列的転送のための４つの中間レジスタの各１つが選択され得る。全部で６４のデータビットは１つのダイオードチップ２の上方ないし下方半部に対するプリント情報に相応する。チップアドレスＣは５つのアドレスビットを有し、それにより、モジュ−ルｌ内部での、３２までのＬＥＤチップ２ないしこれに配属されたドライブチップ３の選択を可能にする。モジュールアドレスＭを介しては相応のパターン発生装置モジュールが選択される。３つのアドレスビットの場合パターン発生装置は８つまでのパターン発生装置モジュールを有し得る。ＬＥＤチップ２の両側でのドライブチップ３の空間的配置構成によっ°て、当該アドレス、殊に、パターン発生装置の下半部における記憶レジスタアドレスＬを反転して加工することが必要さなる。当該ステップ（手段）のためのドライブチップ３はチップアドレスＣのＬＳＢのビットによりパターン発生装置モジュール上で固定配線を介して切換えられる。それの詳細に就いては後述する。第４図には殊にドライブユニット３に対して情報流を説明するブロック接続図が示しである。わかり易くするため第４図中ドライブチップ３は処理ユニット３１と、シーケンシャルスイッチングユニット３２とに分けられている。従来のように構成されたプリンタ制御部６ではプリント情報が処理され、処理ユニット３１にデータバス線路４を介して供給される。パターン発生装置の前述の基本的構成、構造に相応して上記処理ユニット３１は実質的に、４つの相互に並列に接続された部分回路３３１０・・・・・・３３／３から構成されている。各部分回路は１６のＬＥＤに対するプリント情報から個々のドライブ信号ＤＳ（これら信号はドライバチップ３４に供給される）を生成するためすべての素子を有する。上記ドライバチップ３４は６４のドライバ回路を有しこれらのドライバ回路によっては夫々個別的に当該の６４の所属の発光ダイオードＬＥＤ　１、ＬＥＤ３〜ＬＥＤ１２７ないしＬＥＤ２．ＬＥＤ４〜ＬＥＤ１２８が選択的に作動される。ここで先ず基本的に注記すべきは光学的パターン発生装置の夫々のＬＥＤの個々の制御（ドライブ）が１つには均一なプリント品質への高い要求のための、他方ではＬＥＤの種々異なる特性のため必要である。ＬＥＤのビーム出力が異なっているので、各ＬＥＤには１つの書込サイクル中の所定の作動時間が１１当て対応づけられなければならない、シーケンシャルに供給されるプリント情報を、導電体ドラムのマイクロ行の露光（これは先ず並列的過程と見做されるべきものである）から時間的に減結合することのほかに上記は処理ユニット３１の部分回路３３の主要機能である。そのような機能を所定の時間パターンで果たし得るため部分回路３３は複数のブロック信号Ｄ−ＣＬＫ。ＣＹ−ＣＬＫないしＩ−ＣＬＫないし実質的に時間制御信号と見做さるべき別の一連の制御信号（これら制御信号はドライブユニット３のスイッチングユニット３２から伝送される）を必要とする。出力信号全体はスイッチングユニット３２にて実質的に内部カウンタにより入力信号から導出される。これらは実質的に２つのクロック信号、すなわち、データクロック信号Ｄ−ＣＬＫと、サイクルクロック信号ＣＹ−ＣＬＫ、並びに別の制御信号（これについてはスイッチングユニット３２の詳細説明に関連して詳述する）である。ここで指摘さるべきは、スイッチングユニット３２によってはプリンタ制御部によりアドレスバス線路５を介して伝送されるアドレスＡＤＤも内部的に設定されたチップ−及びモジュール− アドレスＣ，ＭＡとの比較によりデコーディングされることである。後者（モジュールアドレス）はわかり易くするため第４図ではＣないしＭで示すスイッチングユニット３２の入力線路で示されている。更にスイッチングユニット３２はドライバチップ３４のドライバ回路の動作点の微調整のために必要な制御情報を要する。プリンタ制御部６からデータバス線路４を介しても環ユニット３１内に伝送される制御情報が、そこからスイッチングユニット３２中へ６−ピッド−線路３５を介して出力結合される。第５図にはわかり易くするため処理ユニット３１の４つの部分回路のうちの２つのみが詳細に示しである、各処理ユニット３１はデータレジスタ３３０中に、データバス線路４ないし４′にて供給されたプリント情報を受けとる。４つの個別の書込制御信号ＳＷＥ　１によって、処理ユニット３１の４つのデータレジスタ３３０が選択され、上記書込制御信号はスイッチングユニット３２によりアドレス信号から発生される。プリント情報は転送りロックＤ−ＣＬＫによりデータレジスタ３３０中に転送され、上記転送りロックＤ−ＣＬＫは同様にスイッチングユニット３２を介して供給される。各データレジスタ３３０には１つの中間レジスタ３３１が接続されており、この中間レジスタによってはデータ伝送サイクルが、ドライブチップの処理サイクルから減結合される。プリント情報はスイッチングユニット３２により生ぜしめられた各１つの内部クロック信号！−ＣＬＫにより所属の中間レジスタ３３１中にデータレジスタ３３０から転送される。データレジスタ３３０及び中間レジスタ３３１は共通にリセット信号ＲＥＳ　１を介して所定状態にリセット可能であり、上記リセット信号ＲＥＳ　ｌは同様にスイッチングユニット３２により発生される。中間レジスタ３３１におけるプリント情報が、ＬＥＤの発光持続時間を個別に制御するためにビットごとに時間値とロジック結合される。個々のＬＥＤの個々の発光持続時間は８つの間隔（インターバル）に段階付けて調整されるものとし、ここにおいて、ＬＥＤの最小の発光持続時間が基本間隔（こりは７つの調整ステップ分だけ拡大可能である）を成すものとする。１つのマイクロ行濁期期間Ｔを、１つのマイクロ行の書込のために全体として用いられ得る期間と定義すれば、マイクロ行周期期間の１／２が、ドライバチップ３４の個々のドライバの最大作動接続時間Ｔ。Ｔｆｆｉとして用いられ得るものとなる。その場合、１つのＬＥＤの発その場合には０と７との間の個々の整数補正値である。２進コードでは上記補正値は３つの２進桁によって表現され得る。処理ユニットの部分回路３３の各々にて１６の個々の補正値を記憶するため、各１つの補正値メモリ３３２が設けられている。ＬＥＤの個別の発光出力に基づく補正値の検出は本発明の何らの構成部分を成すものではない。従って、プリンタ制御部６の作用接続下で、所定のテスト時点で各ＬＥＤの実際の出力の測定１こよって当該補正値の検出が行なわれるということを述べれば事足りる。その場合求められた補正値はプリンタ制御部６により１−夕情報としてデータバス線路４．４′を介して所属のドライブチップ３中に伝送される。中間レジスタ３３１がらの新たな補正値の転送のため補正値メモリ３３２が個別に、スイッチングニユニット３２により生ぜしめられた別の書込制御信号５ＷＥ２を介してイネーブルされる。補正値メモリ３３２には時間値コンパレータ３３３が接続されている。第５図に示されているところによれば、上記コンパレータは３ビツト補正値に０を相応の時間ベース値Ｂと比較して、間隔（インターバル）信号ＴＳを生じさせ、この間隔信号によっては所属のＬＥＤの発光持続時間Ｔ０．が定められる。第６図には補正値の処理のための部分回路の形の時間値コンパレータの実施例が示しである。図示されている補正値メモリ３３２からは個々の補正値Ｋｉが、時間値コンパレータ３３３の上記部分回路に供給される。図示のスイッチングニユニット３２は所要の時間制′＃傷信号送出する。それらの信号の機能が第７図のダイヤグラムに示しである。時間値コンパレータ３３３の機能に対する本来の基準量はサイクルクロック信号ＣＹ−ＣＬＫであり、この信号はスイッチングニユニット３２にて内部の同期２進カウンタによって時間制御信号５ＣＩ−５Ｃ４に連峰される。それらの第１の時間制御信号は第６図にて簡単化してＳＣ１，４として示しである。それらの信号から時間値コンパレータ３３３の時間基本値Ｂが得られる。別の時間制御値ＳＣ３によっては時間値コンパレータ３３３の段の、遮断モードが制御される。時間値コンパレータ３３３の部分回路が、一般的に、書込サイクルの始めにて、第２時間制御信号ＳＣ５のリセットによって投入接続され、上記第２時間制御信号は第１インバータ３３３１を介して反転されて跳躍段３３３２リセット入力側に供給される。次いでこの跳躍段はそのリセット入力側にてリセット信号を受取るまで、個々の間隔信号ＴＳｉを送出する。跳躍段３３３２のリセット入力側にはオア素子３３３４を介して２つのリセット条件が供給される。スイッチングユニット３２からはリセット信号ＲＥＳ２が発生され、このリセット信号によってはエラーの際、跳躍段３３３２が処理サイクルの始めにて所定の初期状態にリセットされる。通常作動状態において、切換段３３３２に対するリセット条件がアンド素子３３３３により生ぜしめられる。第７図に示すように、アンド素子３３３３は時点ｔ７０まではいずれにしろリセットされる第２の時間制御信号ＳＣ５によって阻止される。この時点以降切換段３３３２は供給される個別の補正値Ｋｉに依存し、てリセット可能である。アンド素子３３３３の別の入力側にはｅｘｃｌｕｓｉｖｅ　−ｏｒ回路３３３５の出力側が接続されている。上記結合素子に３３３５には一方では第１の時間制御信号ＳＣＩ〜ＳＣ４が、他方では個別の補正値に１が供給される。当該結合条件は次のように解さるべきものである、すなわち、２連結合に基づき各入力信号の和においてロジック′１″が生じるときは常に高い信号レベルを有する初期条件が満たされるというように解さるべきものである。例えば個別の補正値、ｌＯ道値“ｌＯ″を仮定すると、上述の関係式（１）に従って所属の個別のＬＥＤの発光持続時間Ｔ、１、は基本間隔（インターバル）と一致すべきである。その場合個別の補正値Ｋｉは２進的に表わすどビット列″０００＃に相応する。時点ｔ７０ではｅｘｃｌｕｓｉｖｅ　−ｏｒ回路３３３５の各入力信号の和は第７図からも明かなように、２０″である。時点ｔ７１では最高周波の第１の時間制御信号ＳＣＩはその信号状態を変化される。それにより、ｅｘｃｌｕｓｉｖｅ−ｏｒ回路３３３５に対する結合条件が充足される。更に、アンド素子３３３３には別のインバータ３３３６を介してサイクルクロック信号ＣＹ−ＣＬＫが反転されて供給され、従って、時点ｔ７２にてサイクルクロックの立下り側縁により導通接続する。時点ｔ７２では基本間隔は第７＠にて間隔信号ＴＳｉにて基準シンボル“０″で示すように、終了される。これに反して、個別の補正値ＫｉがＩＯ進的に表わされて値“２”に相応する場合、相応のビット列は“０１０″となる。このビット列は低肩波の最初の時間制御信号ＳＣ４，ＳＣ３，ＳＣ２に関しては時点ｔ７３以降に現われる。時点ｔ７４では最高周波の第１の時間制御信号ＳＣ１はやはりその信号状態が変わり、その結果法の反転されたサイクルクロック信号ＣＹ−ＣＬＫにより時点ｔ７５にてアンド素子３３３３は１つのクロック周期期間に対して導通状態にされ、切換段３３３２をリセットする。他のすべての補正値について同様の形態で当該経過過程が行なわれる。最高周波の補正値Ｋｉ＝７によっても間隔（インターバル）信号ＴＳｉが遅くとも時点ｔ７６で、時点ｔ７７での所属のドライバ回路に対する最大作動接続時間の経過直前にリセットされる。第６図及び第７図を用いての時間値コンパレータ３３３の構成及び動作の説明がなされたので、アンド回路３３４（これは一方では所属の中間レジスタ３３１ないし相応の時間値コンパレータ３３３に接続されている）の機能、動作（第５図）がそれ自体明らかである。アンド回路３３４は個別のインターバル信号ＴＳｉの各１つを中間レジスタ３３１の出力信号の１つと結合するための１６のアンド素子を有していて、その結果プリント情味が５，１つのＬＥＤの個別の発光持続時間とロジック結合される。同様に構成された別のアンド回路３３５はアンド回路３３４に接続されており、このアンド回路は夫々２つの入力側を有する１６のアンド素子から構成されている。最初の入力側は夫々アンド回路３３４の相応の出力側と接続されている。第２入力端には並列的にスイッチング信号ＳＧが供給され、このスイッチング信号によっては時間パターンでのドライバチップ３４のドライバ回路の最大接続時間が定められる。アンド回路３３５の１つに対する上記スイッチング信号のパルス波形は既に第７図の最後の行のパルスダイヤグラムＴ　、Ａ、、に示されている。処理ユニット３１の各部分回路３３中に、ドライバチップ３４と別のアンド回路３３５との間に、夫々１６のスイッチング素子を有するアナログスイッチ３３６が設けられている。アンド回路３３５の出力側の１つと接続された、アナログスイッチ３３６の入力側の各々が、スイッチング素子の１つに対する１つの制御入力側を形成し、上記スイッチング素子は出力側にて並列線路を介してドライバ回路３４に接続されている。上記スイッチング素子の被制御入力側には並列的に１つのアナログ信号ＡＳＷが供給される。このアナログ信号はスイッチングユニット３２によって発生される。上記アナログ信号のレベルを用いて、ドライバチップ３４のすべてのドライバ回路の動作点が微調整され得、これについては詳細を後述する。差当り注記すべきは上記の微調整（校正）が調整値に基いて行なわれるのであり、この調整値は６ビツト幅のデータ線路３５を介して供給されるということである。その際そのデータ線路３５は同様に処理回路３１の複数部分回路３３のうちの１つの中間（バッファ）レジスタ３３１の出力側に＃！統されている。もって、上記調整値はデータバス４ないし４′を介してプリ”ンタ制御部６により１つのロードサイクルにて供給され得る。さらに補足的に付言すべきは処理ユニット３１のすべての部分回路３３が同じように構成されており、但し、唯１つの部分回路のみが、そのようなデータ信号線路接続路３５を付加的に冑するのである。第８図には第４図のドライバチップのスイッチングユニットの構成がブロック接続図で示しである。そこに既に示しであるように、スイッチングユニット３２はクロック信号としてプリンタ制御部６からサイクロツタ信号ＣＹ−ＣＬＫ及びデータクロック信号Ｄ−ＣＬＫの供給を受ける。精確に云えばそれらのクロック信号は対称的信号Ｄ−ＣＬＫＡ及びＤ−ＣＬＫＢないしＣＹ−ＣＬＫＡ及びＣＹ− ＣＬＫＢとしてスイッチングユニット３２にて受信アンプ３２０ないし３２１により受信される。それらのアンプ段は夫々のクロック信号の差信号を評価し、それの高い同一タイミング抑圧度及び入力ヒステリシス特性によって起こり得るノイズを除去する。データクロツク信号Ｄ−ＣＬＫ、即ちデータレジスタ３３０に対する転送りａツク信号としての受信アンプ３２０のうちの一方の出力信号の意味については既に説明しである。殊に第６図を用いての時間値コンパレータ３３３の説明に関連して、インターバル信号ＴＳｔの形成のためのタイムベースとしてのサイクルクロック信号ＣＹ−ＣＬＫの機能について説明しである。更にサイクルクロック信号は書込サイクルに対する重要なりロック信号であり、上記クロック信号から、ドライブユニット３におけるすべての時間的に制御される処理ステップが導出される。而して、上記クロック信号はスイッチングユニット３２における内部の同期２進カウンタ３２２に対するクロック信号として用いられる。この８ビツトカウンタはその出力信号により、データバス４を介してドライブチップ３中に伝送されるプリント情報のＳ理を制御する。当該情報の誤りのない処理のため個々のドライブチップ３２のすべての２進カウンタ３２２が同期動作しなければならない。このことは障害除去ロジック３２３によって確保され、その際そのロジックは夫々のカウンタを、カウントサイクル（カウンタ状ａＯ〜２５５）にお１する同期動作について監視する。障害除去ロジック３２３の詳細回路を第９図に示す、監視切換回路３２３０はリセット信号ＣＹ−ＲＥＳ（これはプリンタ制御部６から供給される）により、所定の初期状態にセットされる。光学的パターン発生装置にてすべての２進カウンタ３２２の同期動作を確保するため、プリンタ制御部６は処理サイクルの終りにて、同期化信号５ＹＮＣを送出する。障害除去ロジック３２３にて、上記信号はキャリイ（桁上げ）信号ｃｙ−ｓ　（これは個々の２進カウンタ３２２かもそれのキャリイ出力側ＣＹに送出される）と同時に生じているかについて評価される。このために別のアンド素子３２３１が設けられており、この別のアンド素子にはキャリイ（桁上げ）信号ｃｙ−ｓと、インバータ３２３２を介して反転された同期化信号５ＹＮＣが供給される。キャリイ信号ＣＹ−Ｓ及び同期化信号５ＹＮＣに対する時間条件が維持されれば、アンド素子３２３１は阻止状態におかれる。２進カウンタ３２２のキャリイ信号ＣＹ−５が時間的にずれて生じると、上記アンド素子３２３１は作動される。このアンド素子３２３１は監視切換段３２３０のセット入力側に接続されているので、上記監視切換段３２３０はセットされる。この監視切換段の出力によって、オア素子３２３３を介して、開放状態のコレクタ出力側を有するトランジスタ３２３４が導通制御され、その結果上記の開放状態のコレクタ出力側から同期誤差（障害）信号５ＹＮＣ−ＥＲＲが送出される。オア素子の別の入力側に供給されるエラー信号ＴＢ−ＥＲＲは第１５図に関連して説明する。障害除去ロジック３２３のそれらの出力信号がオア供給素子にて固定的に配線されてまとめられており、プリンタ制御部６に戻されることについては第９図にはもはや示されていない、２進カウンタ３２２のうちの同期性に異常がある場合、プリンタ制御部６は処理サイクルを中断し、すべてのドライブチップをサイクルリセット信号ＣＹ−ＲＥＳを介して再び所定の初期状態にセットする。再度第８図に関連して、２進カウンタ３２２によりトリガされるすべての制御過程について説明する。わかり易くするためまたよりよい理解のため、先ず、詳細シーケンスなしで、スイッチングユニット３２の基本的スイッチング機能をまとめて示すのが好適であるように思われる。前述の実施例ではドライブチップ３の基本機能とするところは直列的に供給されるプリント情報を所属のＬＥＤチップ２の６４の発光ダイオードＬＥＤに対する個別のドライバ電流Ｉに変換することである。関係式（１）を用いて既に説明したように、ドライバチップ３４におけるドライバ回路に対する最大接続時間Ｔ。Ａ、が、マイクロ行周期期間Ｔの１７２である。全部で１６の発光ダイオード例えば、ＬＥＤｌ、ＬＥＤ３．・・・・・・ＬＥＤ３１を有するＬＥＤブロックに関して、１つの処理サイクルの他方の半部が、プリント情報のシリアルな転送のため用いられ得る。この実施例では処理ユニット３１の各部分回路３３に対して、時間窓が定められ、この時間窓はアドレスにより制御されるプリント情報を転送するためマイクロ行周期期間Ｔの１／４である。１つのマイクロ行周期期間Ｔはサイクルクロック信号ＣＹ−ＣＬＫの６４周期期間に相応する。この時間窓は要するに１６のサイクルクロック周期期間の長さである。この時間間隔中に１つの時間パターン発生器モジュールｌの相対応するすべての部分回路３３１０．３３／１．３３／２．３３／３が直列的に（シリアルに）チップアドレスに基づきプリント情報の転送のため選択され得る。更にデータクロック信号Ｄ−ＣＬＫの周波数がサイクルクロック信号のｎ倍である場合、１つのサイクルクロック周期期間内で相対応する部分回路３３はｎの異なるパターン発生装醍モジュールｌによりモジュールアドレスＭを」いて選択され得る。第２図を用いてＬＥＤチップ２の基本的な構造について説明がなされている。各１６のＬＥＤ、例えばＬＥＤＩ、ＬＥＤ３．・・・・・・ＬＥＤ３１を有する４つのＬＥＤブロックの面状のずれに対応するのは夫々１つのＬＥＤブロックに対応づけられた４つの部分回路３３１０．３３／１．３３／２．３３／３への処理ユニット３１の細分化である。ＬＥＤの幾何学的配置及び複数の同種の部分回路３３の使用により、上記実施例において１つのマイクロ行の生成のための４つの時間的ずれに経過する書込サイクルが可能となる。個々のドライブユニット３に関連してスイッチングユニット３２のそのような基本的動作が第１Ｏ図に示すパルスダイヤグラムを用いて説明しである。サイクルクロック信号ＣＹ−ＣＬＫは１つのマイクロ行周期期間に対するタイムベースを成す。上述の２進カウンタ３２２は上記のクロック信号を分周し、その際第１Ｏ図の時間制御信号ＳＣＩ〜Ｓ０６を形成する。時間制御信号のロジック結合によりスイッチング信号ＳＣＯ〜ＳＣ３が形成されこれらスイッチング信号により、所属のドライバチップ３４にてドライバ段の最大接続時間が設定される。第１０図に示すように、それらスイッチング信号は夫々マイクロ行周期期間の１７２の開状態、”１”におかれる。よって、ＬＥＤチップ２における各ドライバ電流■ の和は時間平均でほぼ一定であり、その結果所定値を越えることはない。部分回路３３の１つが、先に受信されｔ；プリント情報を、ドライバチップ３４に対する制御信号ＤＳに変換すると直ちに、当該部分回路はやはり後続する次のマイクロ行のプリント情報の転送のため用いられ得る。転送期間は４つの時間窓信号ＥＮＯ〜ＥＮ３のうちの１つによって規定されており、その際それらの４つの時間窓信号は夫々Ｔ／４の期間中所属のスイッチング信号５ＧＯ−３Ｇ３の接続時間に直ぐつづくものである。スイッチングユニット３２の既述のスイッチング機能は第８図にて示すように、第１のデコーディング回路３２４と組合された２進カウンタ３２２１：より行なわれ得る。上記デコーディング回路は上記２道カウンタから２進制御信号ＳＣ３，３Ｃ４，並びにＳＣ５゜ＳＣ６を受取る。更に上記デコーディング回路には固定的に配線された信号線路上でチップアドレスＣのＬＳＢビットが供給される。この入力信号は特別な意義を有する。第３図を用いて、個々のＬＥＤ例えばＬＥＤＩ、ＬＥＤ３〜ＬＥＤ１２７ないしＬＥＤ２．ＬＥＤ４〜ＬＥＤＩ２８の２並行の配置のＬＥＤチップ２について説明しである。上記両ＬＥＤ行には鏡像的配置関係で夫々１つのドライブユニット３が配属されている。鏡対称性のため一方のＬＥＤ行のドライブチップ３が非反転でアドレスを処理しなければならず、他方のＬＥＤ行のドライブチップ３は反転して、アンド回路３３３ないしデータレジスタ３３０に対するアドレスを加工処理しなければならない。そのような切換えはドライブチップにおいてチップアドレスＣのＬＳＢアドレスピッ）ＣＢＯを介して行なわれる　。第１のデコーディング回路３２４の別の入力信号はプリンタ制御部６か９供給される制御信号５−ＥＮである。上記信号のリセットされた状態によっては光学的パターン発生装置のすべてのドライバ回路が並列的に作動接続可能ないし逆に、セットされた状態によっては遮断可能である。第１のデコーディング回路３２４の詳細が第１１図のブロック図に示しである。第１のデコーダ３２４゜には時間制御信号ＳＣ５，ＳＣ６が供給されて、それらの信号組合せから４つの時間窓信号ＥＮＯ−ＥＮ３が導出される。それらの時間窓信号のパルス位置は第１Ｏ図に示しである。それらの時間窓信号は対として組合されて４つのすア回路３２４１のうちの１つに供給される。上記オア回路にはマルチプレクサチップ３２４２が接続されている。上記マルチプレクサチップは４つの２ｔｏｌマルチプレクサ段から成る。上記チップアドレスのＬＳＢビットＣＢＯが信号状態“０″におかれると上記マルチプレクサ段の入力側０が選択される。上記ピッ）ＣＢＯが状態“ｌ”におかれると上記マルチプレクサチップ３２４２の入力側“１′が導通接続される。上記マルチプレクサチップ３２４２の各々には４つのアンド素子３２４３が１つに入力側を以て接続されている。上記アンド素子の第２の入力側はインバータ３２４４を介して反転された接続信号５ −ＥＮを受取る。上記アンド素子３２４３の出力信号は第１Ｏ図に示すパルス波形を有するスイッチング信号ＳＧＯ〜ｓｃ３を形成する。更に第１のデコーディング回路３２４は時間窓信号ＥＮＯ〜ＥＮ３を用いて別の制御信号（これまで一般に内部クロック信号と称される）を発生する。詳述すればそれらの制御信号としては中間レジスタ３３１に対するクロック信号！−ＣＬＫＯ〜夏−ＣＬＫ３ないし補正メモリ３３２に対するクロック信号１−ＣＬＫ４ −１−ＣＬＫ７（それの時間経過は第１２図に示しである）。第１２図には再度時間制御信号ＳＣ３〜Ｓ０６が図示しである。既述のように両時間制御信号ＳＣ３とＳＣ６から時間窓信号ＥＮＯ〜ＥＮ３が導出される。それにより、データレジスタ３３０中へのプリント情報の転送用の時間フレームが定められている。例としてドライブチップ３の処理ユニット３１の第４の部分回路３３／３を考察すると、所属の時間窓信号ＥＮ３によってマイクロ行濁期期間ＴのＭｌの１／４におけるプリント情報の転送が設定される。それにつづく第２の１／４のマイクロ行周期期間では後続の中間レジスタ３３１中へプリント情報が転送され得る。当該転送時点は期間Ｔ／１６中作用中層用状態れた転送りロック信号１−ＣＬＫＳによって定められる。第１２図がより精確に示しているように、転送りロック信号ＩＣＬＫ３の立上がり側縁が時間窓信号ＥＮ２の作用状層中時点ｔ１２０として次のような場合に生じる、即ち、第３の時間窓信号ＳＣ３がリセットされそれと同時に第４の時間制御信号ＳＣ４が信号状態″１″をとる場合生じるのである。その際時点ｔ１２１での上記転送りロック信号の立下り側縁は第３の時間窓ＳＣ３の後続の状態変化と一致する。当該回路技術上の実現手法は第１１図に示しである。別のアンド素子３２４６には第３の時間制御信号が、別のインバータ３２４３を介して供給される。上記アンド素子３２４６は並列的に４つの別のアンド素子３２４７の第１の入力側と接続されている。それの第２の入力側には夫々時間窓信号ＥＮＯ，ＥＮ１．ＥＮ２、ＥＮ３の１つが加えられる。上記アンド素子は夫々内部クロック信号１−ＣＬＫ４〜Ｉ−ＣＬＫ７のうちの１つを送出する。更に第２のマルチプレクサチップ３２４８が設けられておりこのチップはやはり第１す、同様にチップアドレスＣのＬＳＢビットＣＢ　Ｏニよって切換えられる。上記マルチプレクサチップ３２４８の個々のマルチプレクサ段の入力側へのアンド素子３２４７の出力側の配線は中間レジスタ３３１に対する転送りロック信号！−ＣＬＫＯ〜Ｉ−ＣＬＫ３の時間条件に対する上述の説明事項から必然的に得られる。第１２図に示すように、相互に対応する、即ち、同一の部分回路３３に配属された転送りロック信号例えば、中間レジスタ３３１ないし補正値メモリ３３２に対する転送りロック信号！−ＣＬＫ３及び！−ＣＬＫ７は夫々相互にＴ／４ずつ時間的にずらされている。（１２０と（１２１との間で転送りロック信号１−ＣＬＫ３が作用している場合、時点

【１２０とｔ１２１との間で転送りロック信号１−ＣＬＫ７が生じる。要するに、上述のデコーディング回路３２４は２進カウンタ３２２から供給されるタイムベースを用いて、転送されたデータの処理と、ドライバチップ３４のＬＥＤドライバに対する本来の制御信号ＤＳの形成とから、データ転送を減結合するための重要なスイッチング信号を送出する。個々の部分回路３３のデータレジスタ３３０中へのプリント情報の転送が所定の時間窓中のみ行なわれるために、第８図に示すように、スイッチングユニット３２中にアドレスコンパレータ３２５が設けられている。このコンパレータは制御信号として時間窓信号ＥＮＯ−ＥＮ３を受取り、更に、アドレス線路５．５′を介して伝送されたアドレス信号ＡＤＤを受取る。モジュールアドレスＭ及びチップアドレスＣはアース電位に対する固定的配線によって規定されている。配線されていない端子ないし接続部には自動的に信号状態″１＃が調整される。このことは第８図に、アドレスコンパレータ３２５に配属されたＣ＋ＭＡで示す信号線路で暗示されている。アドレスコンパレータ３２５の詳細回路を第１３図に示しである。コンパレータチップ３２５０は７つの最初の信号入力側にて、プリンタ制御部６から伝送されるアドレスＡＤＤが供給される。７つの第２の入力側が、上述のように、チップアドレスの形成のため固定的に配線されており、その際、ＬＳＢのアドレスビットＣＢＯの端子がひき出されている。コンパレータチップ３２５０は上記の２つの供給されたアドレスを比較し、相等しい場合正の出力信号を送出する。この正の出力信号は４つの別のアンド素子３２５１の第１の並列の入力側に供給され、それの第２入力端は夫々時間窓信号ＥＮＯ〜ＥＮ３のうちの各１つを受取る。上記アンド素子は夫々第１の書込制御信号ＳＷＥ　１０．５ＷＥＬＬ、５ＷＥ１２ないし５ＷＥｌ　３の各１つを生じさせる。これらの信号の各々によってデータ転送のためデータレジスタ３２０のうちの１つがイネーブル化される。種々のドライバユニット３４にて製作偏差に基因する全電流の平均値の分散（ばらつき）が、前述のように、ドライバ段のアナログ制御信号ＡＳＷの微調整によって除去さるべきものである。この目的のため第８図に示すスイッチングユニット３２はプログラミング可能なり／Ａ変換器３２６を有し、この変換器にはプリンタ制御部６から伝送される制御電圧Ｖ／Ｉ　　ＬＥＤが供給される。Ｄ／Ａ変換器３２６には微調整のためのデジタル値の記憶のための６−ピッド−レジスタ３２７が配属されている。チップ個別の調整値の転送のため上記レジスタが、データ信号線路３５を介して処理ユニット３１の第４の部分回路３３の中間レジスタ３３１の出力側と接続されている。記憶された調整値によっては供給された制御電圧Ｖ／１−ＬＥＤがＤ／Ａ変換器３２６にて補正され、アナログ信号ＡＳＷとして処理ユニット３１のアナログスイッチ３３６に供給される。以上、実質的に、書込サイクルにおけるスイッチングユニット３２及び処理ユニット３１の動作に就いて説明しである。上記書込サイクルにおいてはプリント情報がドライバチップ３４に対する制御信号ＤＳに変換される。その際、チップに関連しており、立冬被制御ＬＥＤに対して個別的な補正情報が処理される。微調整値のためレジスタ３２７中に、ないし補正値メモリ３３２中に蓄積記憶された上記情報はドライブチップ３中に固定的に記憶されているのではなく、テストルーチン中グローバル（汎用的）ないし個別の測定に基づき、何度も、新たに求められて、老化の現象が考慮されるようになる。従って上述の通常の書込サイクルのほかに、補正値メモリ３３２内での変化された補正値の記憶のためないし、レジスタ３２７内での更新されｔ；調整値の記憶のためロードサイクルが設定されるべきである。基本的に上記ロード過程はそれの時間的インターリ−ピング（フレーム化）に関して、先に詳述した処理サイクルにおけると類似のように経過する。このことは唯次の条件でのみ成立つ。即ち、プリント情報が、個別の発光ダイオードＬＥＤに関連して、たんに１つのビットを有するが、これに反し、各々の被制御ＬＥＤに対しての個２りの補正値が３ビツトから成るという条件下でのみ成立つ。更に、ロードサイクルにおいて、微調整値に対して、レジスタ３２７のロードのための更新されｔ：情報が伝送されなければならない。ロードサイクルにおいても、更新された補正値ないし調整値のデータ伝送のための上述のアドレッシングパターンが用いられる。ロード過程の時間的ずれ、オフセットも、書込−及びロードサイクルにおし１て同じように配置構成されている。それにより直ちに明らかなように、被制？１ｉＬＥＤの各々に対して個別の補正値の３つのビット桁及びチップ関連の調整値を順次伝送し夫々のレジスタ中にロードするため、１つのロードサイクルが４つの順次連続するロードシーケンスから成る。１つのロードシーケンスの時間長（持続時間）はマイクロ行濁期期間Ｔと一致するすなわち、１つの書込サイクルの長さにより規定される。各ロードシーケンス中、１つの書込サイクルの際にも生じる転送過程、即ちデータバス線路４，４′ を介して供給される情報がデータレジスタ３３０中へ、それにひきつづいて、中間レジスタ３３１中への転送過程が、同様にアドレスバス線路５．５′を介して伝送されるアドレス、及び、ドライブチップ３のスイッチングユニット３２から送出される制御信号の処理下で行なわれる。その程度までは書込サイクルに比して差異はない。従って夫々の個別過程の再度の考察をする必要はない。従って次に書込サイクルにおけるシーケンスとの差異について説明する。ロードサイクルは第４図ないし第８図において示すようにプリンタ制御部６により、スイッチングユニット３２に伝送されたロード制御信号ＬＤ−ＥＮにより初期設定される。第８図においては上記ロード制御信号ＬＤ−ＥＮは第２のデコーディング回路３２８に供給されこの第２デコーディング回路によってロードサイクルにおける過程が制御される。上記デコーディング回路は２進カウンタ３２２の比較的高いウェイトの出力側と接続され、それにより第３の時間制御信号ＳＣ７ないしＳＣ８を受取る。第２のデコーディング回路３２８の出力信号は第２書込制御信号５ＷＥ２であり、この制御信号によっては補正値メモリ３３２が補正値にのビットごとの書込を行なうようにイネーブルされ、ないし微調整値のためのレジスタ３２７が、データ信号線路３５を介して新たな調整値の書込を行なうようにイネーブルされる。次に第１４図の詳細回路を用いて第２デコーディング回路３２８の制御機能について詳述する。２進カウンタ３２２から送出される２つの第３の時間制御信号ＳＣ７、ＳＣ６は第２デコーダ３２８１４′−おいて１つのロードサイクルの順次連続するロードシーケンスに対する４つの窓信号ＬＤ　　ＳＱＯ〜ＬＤ　　ＳＱ３に変換される。その際そのロードシーケンスは夫々１つのマイクロ行周期期間の長さである。従って、１つのロードシーケンス内で時間的にずらされて次のようなすべての過程が経過され得る、すなわち、第１１図及び第１２図を用いて説明しｔ；ように、第１デコーディング回路３２４により時間的に制御されるすべての過程が時間的にずらされて経過し得るそこでロードシーケンスのそれらの窓信号は第２の書込制御信号ＳＷＥ　２に変換され、それら制御信号により、補正値メモリ３３２の３つのレジスタのうちの夫々がデータ転送の行なわれるよう準備されなければならない。このため、７つの２ｔ０１マルチグレクサ段を有する別のマルチプレクサチップ３２８２が設けられている。このマルチプレクサチップはロード制御信号ＬＤ−ＥＮを介して作動され、スイッチ制御信号として、チップアドレスのＬＳＤビットＤＢＯを受取る。上記ＬＳＤビットについては既に説明しである。上記マルチプレクサチップの６つの段は夫々第２の書込制御信号５ＷＥ２のうちの夫々、詳しくはＳＷＥ　２０〜ＳＷＥ　２５を送出する。第１４図は補正値メモリ３３２の夫々のレジスタ段へのそれらの第２の書込制御信号の夫々のものの作用上の対応づけを示す。第４図によれば各処理ユニット３】は４つの部分回路３３１０〜３３／３を有する。第５図には詳細に示すように、各部分回路は夫々３つの１６ビツトレジスタを有する１つの補正値メモリ３３２を宵する。それは第１４図中第２の書込制御信号ＳＷＥ　２０〜ＳＷＥ　２５に対する夫々の機能の内容の表示に係わっている。例えば、書込制御信号ＳＷＥ　２０は部分回路３３１０ないし３３／ｌの補正値メモリ３３２の各第２レジスタに対する準備信号である。同様にして、書込制御信号５ＷＥ２１は部分回路３３／２〜３３／３の補正値メモリ３３２の相応のレジスタに対する準備信号である。チップアドレスＣのＬＳＢビットＣＢＯが“０ ″である場合を考察すると、別のマルチプレクサチップ３２８２の入力側の配線から明らかなように、書込制御信号ＳＷＥ　２０は時間的に第１のロードシーケンスの窓信号ＬＤ　　ＳＱと一致するが、さらに挙げた第２の書込制御信号ＳＷＥ　２１は窓信号ＬＤ　　ＳＱＬによりマーキング識別されている次に続くロードシーケンスに時間的に対応づけられ（ＩＩ当てられ）なければならない。上記のことに機能上意味するところは仮定した場合において、最初の２つのロードシーケンス中、４つの部分回路３３１０〜３３／３の補正メモリ３３２が準備されてそれによりそのつと最初のレジスタにて変化された補正値にの第１ビツトが収容される。データ転送自体は時間的にずらされて、第１のデコーディング回路を用いて個々の転送りロック信号１−ＣＬＫ４〜１−ＣＬＫ７により制御されるのであり、これについては第１１図及び第１２図について説明しである。上記と類似して、第１４図から導出できるように、別の第２の書込制御信号ＳＷＥ　２２及び５ＷＥ２３によって補正値レジスタ３３２の第２レジスタがデータ転送のための準備状態におかれる。その際書込制御信号ＳＷＥ　２２は第２０− ドシーケンスの第２窓信号ＬＤＳＱ　ｌと一致し、一方、書込制御信号５ＷＥ２３は第３０−ドシーケンスの窓信号ＬＤＳＱ２から導出される。類似の形態で別の第２の書込制御信号ＳＷＥ　２４ないしＳＷＥ　２５によっては補正値メモリ３３２がデータ転送のできるよう準備状態におかれる。上記第２書込制御信号は第３ないし第４のロードシーケンスの窓信号ＬＤＳＱ２．ＬＤＳＱ３と時間的に一致している。第４０−ドシーケンスの窓シーケンスＬＤＳＱ３からは第３の書込制御信号５ｗＥ　３が導出され、この制御信号によっては微調整値に対してレジスタ３２７はデータ転送できるよう準備状態におかれる。個々のレジスタ中への本来のデータ転送が、夫々別の転送信号、例えばＩ−ＣＬＫ４〜Ｉ−ＣＬＫ７により制御される。それら信号の発生については第１１１！Ｉないし第１２図を用いて第１のデコーディング回路３２４の説明と関連して記載しである。従って再度の説明は不要である。前述の実施例は本発明の１つの可能な実施例を表わしているが、本発明の枠内ではほかの多数の実施例が可能である。そのような１つの可能な例を以下詳述する。上述の実施例ではすべての内部的処理過程が、ドライブチップ３において１つの処理サイクル中、プリント制御ＩＳ６により発生されるサイクルクロック信号ＣＹ−ＣＬＫにより制御される。発光ダイオードＬＥＤのドライブ（制御）に直接像わる過程をドライブチップ３における残りの処理過程から時間的に切離せば、ＬＥＤのドライブの構成設計のためのさらなる自由度が得られる。上述の実施例（この実施例の動作は同期動作と称され得る）の発展形態では例えばプリンタ制御部６は次のように構成することができる、即ち、サイクルクロック信号ＣＹ−ＣＬＫのほかに付加的に、それに対して非同期的なりロック信号列ＴＢ−ＣＬＫを送出しこのクロック信号列はタイムベースクロツタ信号と称せられて上述の基本機能を維持しかつ時間値コンパレータ３３３の機能を制御するために用いられるようにするのである。その際１つのＬＥＤの発光持続時間Ｔいに対する上述の関係式（１）は関係式（２）の形態をとる。は上記タイムベースクロツタ信号列の周波数であり、この周波数に対しては別の制約条件として下記のことが成立つ。即ち、ドライバチップ３４の個々のドライバの最大作動接続時間ＴＧｈＴＲがという条件を充足すべきであるとの制約条件が成立つ。上記の付加的クロック信号を用いては１つのマイクロ行に対するプリント情報の地理用の時間条件から解き放たれてＬＥＤの個別の接続時間が定められ得、そのことは非同期動作と称せられる。上記タイムベースクロック信号列ＴＢ−ＣＬＫの周波数の選定を介してはＬＥＤに対するドライバ段の比較的短かい最大接続時間ｒａｇの場合、動作点がそれの電流／光出力−特性の直線的領域にむいて可調整である。それにより、光学的パターン発生装置の機能が、使用されるＬＥＤの特性に益々影響を受は難くなる。付加的タイムベースクロック信号列ＴＢ−ＣＬＫからインターバル信号ＴＳｉを導出するための回路装置の１実施例が第１５図に示しである。ここで、仮定しであるのは上記クロック信号列はサイクルリセット信号ＣＹ−ＲＥＳにおけると同様に、プリンタ制御部６から送出されることである。実質的に上記時間制御信号ＳＣ５によっては１つの鬼理サイクル中に次のような時点が定められる、即ち、ＬＥＤのドライブインターバルが群ごとに開始さるべき時点が定められる。そのような機能を実現するため２つの状！１７リツプフロツプ１５００ないし１５０１が設けられている。第２時間制御信号ＳＣ５は２つの７リツプ７０ツグのクロック入力側に供給される。それの出力側は５段の同期カウンタ１５０２のイネーブル入力側ＥＮないしクリア入力側ＣＬＲに接続されており、上記同期カウンタはタイムベース−クロック信号列ＴＢ−ＣＬＫによりクロック制御される。上記クロックパルス列は第２時間制御信号ＳＣ５の時間的経過に非同期状態におかれている。従って、第２時間制御信号ＳＣ５の正の側縁により先ず２つの状態７リツプ７０ツブ１５００ないし１５０１がセットされる。それにより同期カウンタ１５０２は第１の状態フリップ７０ツブ１５００を介して作用状態におかれる。その際上記第１状態フリツプ７０ツブはすべてのカウント段において次のクロックパルスにより第２状態フリツプ７０ツブ１５０１の出力信号に基づきリセットされる。従って、同期カウンタの５つのカウント段の出力信号ＴＢＩ−ＴＢ４は低レベルを有し、この低レベルは反転入力側を宵するアンド素子（このアンド素子は零検出器として働く）を介して検出される。上記アンド素子の出力信号は別のアンド素子１５０４に供給され、この別のアンド素子には別のインバータ１５０５を介して、タイムベース−クロック信号が供給される。上記の別のアンド素子１５０４（この別のアンド素子はクロックパルスの負の側縁で導通接続される）の出力側にはビットゼネレータ１５０６が接続されている。このビットゼネレータは上記のスタチックな出力信号から１つのビットパルスを導出し、このビットパルスは別のインバータ１５０７により反転され、別のオア素子１５０８を介して第２状想フリツグ７０ツブ１５０１のリセット入力側に供給される。もって、上記７リツプ７０ツブ１５０１は再びリセットされ、クリア機能を果たす。上記の別のクロック信号列Ｔ　Ｂ　＝　ＣＬ　Ｋの次に続く正の側縁によっては同期カウンタ１５０２がシフトアッグされていて、結局は第３１のカウントパルスの後縁と共にキャリイ出力側ＣＲＹにてキャリイ信号ＣＡＲＲＹが送出される。このキャリイ信号によって別の７リツプ７０ツブ１５０９がセットされ、この別の７リツプフロツプの出力側には別の７リツプフロツグ１５１０及び別のインバータ１５１１が接続されている。それによりインバータ１５１１は同期カウンタ１５０２のキャリイ信号から導出された出力信号を送出し、この出力信号はリセット信号としてオア素子１５０８を介して第２状ＮＡ７リツプ７０ツブ１５０１に、また第１状８７リツプ７０ツブ１５００のリセット入力側に供給される。第１状態７リツプ７０ツブ１５００のリセットと共に同期カウンタ１５０２が非作用状態におかれる。付与さるべきは第２の時間制御信号Ｓ０５が付加的に、インバータ１５１３の接続された別のビットゼネレータ１５１２に供給される。上記インバータ１５１３は別の７リツプ７０ツブ１５０９のリセット入力側に接続されている。それにより、上記７リツグ７０ツブ１５０９は各キャリイ信号ＣＡＲＲＹごとに新たにセットされる。エラー監視のため、非同期動作用の上記ドライブ回路は別の回路切換段１５１４を有する。この監視切換段は同期カウンタ１５０２の正常な機能を監視する。この同期カウンタは各処理サイクルの前にサイクルリセット信号ＣＹ−ＲＥＳにより所定の初期状態にリセットされる。同期カウンタ１５０２に供給されるイネーブル信号は別のインバータ１５１６を介して監視切換段のＤ入力側に供給される。それにより、上記り入力側に、同期カウンタ１５０２が作用状態におかれている間、高レベルの信号が加わる。同期カウンタ１５０２のキャリイ信号ＣＡＲＲＹＩこよりトリガされて第１の状態フリップフロップ１５００がリセットされると、上記監視切換段の４Ｄ入力側においても信号状態が変化する。第２時間制御信号ＳＣ５の正の側縁が当該の状態変化の前に上記監視切換段１５１４のＤ入力側に生じると、上記監視切換段の出力側にエラー信号ＴＢ−ＥＲＲが生ぜしめられ、このエラー信号は同期カウンタ１５０２が誤動作をしていることを指示する。上記エラー信号はオア素子３２３３を介［７て第９図に示す既述の障害除去ロジック中に、そこに述べられた順序を以て供給される。よりよい理解のため、第１５図にはさらに第６図を用いて既に説明しｔ；時間値コンパレータ３３３及び補正値メモリ３３２のうちの１つが示しである。このことから明らかなように、同期カウンタ１５０２の４つの低いウェイトの出力信号ＴＢ１〜ＴＢ４により、処理サイクルの時間パターンに対して非同期的に時間値コンパレータ３３３に対する時間制御信号が形成されており、その際それらの時間制御信号はその機能の点で、第６図の説明に関連して詳述した第１の時間制御信号５ＣＩ−３Ｃ４と同等である。同期カウンタ１５０２の第５カウント段の出力信号ＭＯＤはインバータ３３３１ないしアンド素子３３３３を介して切換段３３３２のセット−ないしリセット入力側に供給され、上記切換段によってはやはり機能上向等のインターバル信号ＴＳｉが送出される。それの詳細は第６図から明らかであり、再度の説明を要しない。更に、処理ユニット３１の４つの部分回路３３１０〜３３／３の各々は１つの時間値コンパレータ３３３を有する。それらの４つの時間値コンパレータ３３３の作動、遮断モードの時間的ずれにより上述のドライブ回路は非同期動作のため２重に設けられなければならない。前述したようなドライブ回路は部分回路３３／ｌ及び３３／３の時間値コンパレータに配属されねばならない。同じように構成されたドライブ回路は反転された第２の時間制御信号ＳＣ５で制御され、部分回路３３１０及び３３／２の時間値コンパレータ３３３に配属されている。ドライバチップ３４の接続が選択的に処理サイクルに対して同期的又は非同期的に行なわれ得るようにドライブチップ３を構成すると好適である。この場合、時間値コンパレータに第１の時間制御信号ＳＣＩ〜ＳＣ４及び第２の時間制御信号ＳＣ５ないし同期カウンタ１５０２のうちの１つの出力信号ＴＢＩを選択的番：供給する別のマルチプレクサチップを設けるとよし１゜よって異なったプリント出力を有する一連の同種の電子写真プリンタに対する上述の光学的／（ターン発生装置を使用することが可能となる。低いプリント出力の機器の場合、ＬＥＤの動作点を比較的高（１ところ１．セツティングするのである。高速プリンタの場合、ＬＥＤの動作点それ自体は既に高いところにおかれており、それによりこの場合同期動作が好適である。ＩＧ　１ＦＩＧ　９ＦＩＧ　１２国際調査報告 ―ｖ−−〜Ｉ八へ”””ｋ　ＰＣＴ／ＤＥ　８Ｂ１００３３５国際調査報告

Claims

【特許請求の範囲】１．電子写真プリンタの連続的に回転する電荷蓄積ドラム上に潜像−電荷像を生じさせるための光学的パターン発生装置であって、行（ライン）状に密に実装された複数のＬＥＤチップ（２）と、該ＬＥＤチップに両側に配属されたドライバチップ（３４）と、該ドライバチップに接続されたドライブチップ（３）とを有し該ドライブチップはプリンタ制御部（６）からバスシステム（４，４′及び５，５′）を介して供給されるプリント情報を、ＬＥＤチップのＬＥＤの選択的接続のためのドライバチップに対する並列的ドライブ信号（ＤＳ）に変換するように構成されているものにおいて、各ＬＥＤチップはＬＥＤのｎ個の群（例えばＬＥＤ１，ＬＥＤ３，ＬＥＤ５…ＬＥＤ３１ｂｚｗ・ＬＥＤ９８，ＬＥＤ１００… …ＬＥＤ１２８）に細分化されており、ここにおいて上記群は夫々ダイオード行の主方向に対して横断方向に相互に幾何学的にずらされて配置されており、上記ドライブチップは内部時間制御信号（例えばＳＷＥ１，ＳＷＥ２，Ｉ−ＣＬＫ）の発生のためのスイッチングユニット（３２）と、ＬＥＤのｎ個の群に配属されたｎの部分回路（３３／０〜３３／３）を有し該部分別路はプリント情報を時間的にずらされたドライブ信号に同時に処理するものであり、上記のドライブ信号によっては所属のＬＥＤ群がそれの幾何学的ずれに依存して時間的にずらされて作用状態におかれ、それにより、電荷蓄積ドラム上で電荷像のセクションごとに合成された行が形成されるように構成されていることを特徴とする光学的パターン発生装置。２．複数のＬＥＤチップ（２）が所属のドライブチップ（３）及びドライバチップ（３４）と共に、行に従って順次連続するモジュール（１）にまとめられており、更に、プリント情報を供給するためのバスシステムはデータバス（４，４′ ）と、所属のモジュール及びチップアドレス（Ｍ，ＣＡ）を同時に伝送するためのアドレスバス（５，５′）と、複数の制御線路（例えばＤ−ＣＬＫ）とから成り、上記データバスでは並列的にＬＥＤチップのＬＥＤの各群に対してそのつどプリント情報が伝送可能であり、更に、上記ドライブチップは上記アドレスをデコーディングするための各１つの装置（３２５）と、データレジスタ（３３０）と、このデータレジスタに接続された中間レジスタ（３３１）とを有しており、前記中間レジスタはプリント情報の伝送と機能を、ドライブチップ内でなされる処理機能から減結合するものであり、前記データシステムはデータバスに接続されていてデコーディングされたアドレスを介してイネーブル可能でありデータクロック（Ｄ−ＣＬＫ）を介して制御されるように構成されている請求項１記載の装置。３．各ドライブチップ（３）において所属のモジュール及びチップアドレス（Ｍ，ＣＡ）が固定的配線により設定され、更にアドレスバス（５，５′）に接続されたアドレスコンバータ（３２５）が、伝送された実際のアドレスを上記の固定的に設定されたアドレスと比較するため設けられている請求項２記載の装置。４．上記ドライブチップ（３）のスイッチングユニット（３２）は内部クロック発生器（３２２）と、デコーディング装置（３２４，３２８）を有し、上記内部クロック発生器はプリンタ制御部（６）から供給されるサイクルクロック信号（ＣＹ−ＣＬＫ）によって制御されるように構成され、上記デコーディング装置はＬＥＤのｎの群ないし部分回路（３３／０〜３３／３）に相応して後者（該部分回路）に、時間制御信号（例えばＳＷＥ１又はＳＷＥ２）を送出するものであり、それら時間制御信号はｎ倍設けられており、相互間で、夫々、所定の周期期間長（Ｔ）の１つのサイクル周期の１／ｎ（Ｔ／ｎ）だけ時間的にずらされている請求項１から３までのいずれか１項記載の装置。５．各スイッチングユニット（３２）の内部クロック発生器（３２２）は多段２進カウンタとして構成されており、該２進カウンタはプリンタ制御部（６）から送出されるリセット信号（ＣＹ−ＲＥＳ）を介して所定の初期状態にリセット可能であり、またサイクルクロック信号（ＣＹ−ＣＬＫ）によって制御されて、それの２進段にて出力信号を送出するものであり、該出力信号は時間制御信号（ＳＣ０…ＳＣ７）を形成し、該時間制御信号はサイクルクロック信号に対してそれの周波数の点で逓降されており、相互間で夫々２倍化された周期期間を有し、更に、デコーディング装置として２倍カウンタにデコーディング回路（３２４）が接続されており、該デコーディング回路はサイクル周期期間（Ｔ）ないしそれの１／２に相応する周期期間長を有する時間制御信号（ＳＣ６，ＳＣ５）の組合せにより時間窓信号（ＥＮＯ…ＥＮ３）を導出し、該時間窓制御信号によってサイクリックに順次連続してサイクル周期期間がｎの時間区分に細分される請求項４記載の装置。６．ＬＥＤチップ（２）に関して鏡対称のドライブチップ（３）の配列関係上の補償のためと、シーケンスの異なった順序を得るため、夫々ＬＥＤチップの異なった側に配置されたドライブチップにおいて、カウント方向にて切換可能な２進カウンタ（３２２）が設けられており、該２進カウンタは相互に鏡対称的に対向するドライブチップにおいて夫々逆のカウント方向で作動され、それにより、それの出力信号が夫々相互に反転されており、更に、デコーディング回路において、時間窓信号（ＥＮ０…ＥＮ３）を生じさせるデコーダ（３２４０）及び２ｔｏｌマルチプレクサ段から成るマルチプレクサチップ（３２４２）が設けられており、更に、上記の２進カウンタ及びマルチプレクサチップに夫々１つのカウント方向−ないし選択信号が１つの切換制御信号（ＣＢＯ）の形で固定的に配線されて供給され、更に、上記２進カウンタの出力側が対ごとにマルチプレクサチップの入力側と、サイクリックな入れ替え（交換）作用のもとで接続されており、ここにおいて、書込制御信号（ＳＷＥ１，ＳＷＥ２）ないし内部転送クロック信号（Ｉ−ＣＬＫ）として上記部分回路（３３／０……３３／３）に供給される相対応する制御信号が、鏡対称的に配置されたドライブチップにて時間的に逆の順序で現われるように当該の入れ替え接続構成がなされている請求項４又は５記載の装置。７．ドライブチップ（３）の同期化のため、２進カウンタ（３２２）として構成されたクロック発生器はキャリイ出力側（ＣＹ）を有し、更に、障害除去ロジック（３２３）が設けられており、該ロジックはキャリイ出力側に接続されており、さらに入力側を有し、この入力側には処理サイクルの終りにてプリンタ制御部（６）から送出される同期化信号（ＳＹＮＣ）が供給され、更に、上記障害除去ロジックはキャリイ信号及び同期化信号の時間順序の評価のため、ロジックネットワーク（３２３０…３２３３）を有し、該ネットワークはキャリイ信号の進みの場合、エラー信号（ＳＹＮＣ−ＥＲＲ）をプリンタ制御部（６）に送出し、更に、上記障害除去ロジックはリセット入力側を有し、このリセット入力側には同期化エラーの場合にもプリンタ制御部（６）より発生されるリセット信号（ＣＹ −ＲＥＳ）が、所定の初期状態へのリセットのため供給されるように構成されている請求項４から６までのいずれか１項記載の装置。８．個々の夫々のＬＥＤの（作動）接続インターバル（ＴＯＮ）が個別に設定されており、異なる個別のビーム出力でＬＥＤのドライブの際統一的なビームエネルギが確保され、更に、上記ドライブチップ（３）の各部分回路（３３／０〜３３／３）が、データレジスタ（３３０）及びこれに接続された中間レジスタ（３３１）のほかに、インターバル制御部（３３２，３３３）を有し、該制御部は部分回路に配属された各々のＬＥＤ（例えばＬＥＤ１，ＬＥＤ３…ＬＥＤ３１）に対して接続インターバルを定める個別のインターバル信号（ＴＳｉ）を送出し、更に、アンド回路が設けられており、このアンド回路では各１つのアンド素子が、入力側にて、インターバル制御部及び所属中間レジスタの各１つの出力側に接続されており、出力側にてドライバチップ（３４）の入力側の１つと接続されている請求項２から７までのいずれか１項記載の装置。９．上記インターバル制御部は補正値メモリ（３３２）とこれに接続された時間値コンパレータ（３３３）を有し、更に、上記時間値コンパレータはクロック信号列（ＣＹ−ＣＬＫないしＴＢ−ＣＬＫ）から分周によって導出された時間制御信号（ＳＣ１，４ＳＣ５ないしＴＢ１…ＴＢ４，ＭＯＤ）の供給を受けるように構成され、また、上記時間制御信号からタイムベースインターバル（Ｂ）が導出可能であるように構成されており、更に、上記補正値メモリ中に各所属のＬＥＤ（ＬＥＤｉ）に対して１つの個別の補正値メモリ（Ｋｉ）が記憶されており、該補正値によってはタイムベースインターバルが延長される分の大きさの補正インターバルが定められ、その際各ＬＥＤの個別の接続信号（ＴＳｉ）の持続時間が、制御作用をするクロック信号列の周期期間の倍数である請求項８記載の装置。１０．上記補正値メモリ（３３２）は各補正値（Ｋｉ）に対して、所定のビット容量を有するメモリロケーションを有し該所定ビット容量は所定の最大長さまで２進コーディングで、補正インターバルを制御クロック信号列（ＣＹ−ＣＬＫｂｚｗ・ＴＢ−ＣＬＫ）の倍数として表わすことを可能にするものであり、更に、上記時間値コンパレータ（３３３）は部分回路から構成され、該部分回路の数は所属のＬＥＤ（例えばＬＥＤ１，ＬＥＤ３…ＬＥＤ３１）の数に相応しており、更に、各部分回路中にＲＳフリップフロップ（３３３２）のほかに、さらに、ｅｘｃＩｕｓｉｖｅ　ｏｒ回路（３３３３）が設けられており、前記ＲＳフリップフロップはＬＥＤの最大接続時間の長さを有する周期期間の状態信号（ＳＣ３ないしＭＯＤ）によりセットされ、もってインターバル信号（ＴＳｉ）を送出するものであり、また、前記ｅｘｃｌｕｓｉｖｅ　ｏｒ回路の入力側には並列的に、補正値メモリのメモリロケーションの各出力側が接続されており、さらにＬＥＤの最大接続時間の夫々分子が偶数である（分数）部分の大きさの周期期間を有する時間制御信号（ＳＣ１〜ＳＣ４ないしＴＢ１…ＴＢ４）が導かれるように構成されており、また上記ｅｘｃｌｕｓｉｖｅ　ｏｒ回路の出力側は上記ＲＳフリップフロップのリセット入力側に接続されている請求項９記載の装置。１１．時間値コンパレータ（３３３）に対するタイムベースインターバルの導出のためプリンタは制御部（６）から伝送されるサイクルクロック信号（ＣＹ−ＣＬＫ）が用いれら、その際上記スイッチングユニット（３２）の２進カウンタ（３２２）は第１の時間制御信号（ＳＣ１…ＳＣ４）及び別の第２の時間制御信号（ＳＣ５）と、それの５つの低ウエイトのカウント段の出力信号として送出し、もって、上記時間値コンパレータは処理サイクルのシーケンス経過に同期して制御されるように構成されている請求項９又は１０記載の装置。１２．別の同期カウンタ（１５０２）が設けられており、該カウンタはプリンタ制御部（６）から送出される別のクロック信号列（ＴＢ−ＣＬＫ）によって制御され、該別のクロック信号列はサイクルクロック信号（ＣＹ−ＣＬＫ）に対して非同期的であり、その周波数の点で少なくとも上記サイクルクロック信号列と同じ高さであり、ここにおいて当該投入、遮断モードにおいて第２状態信号（ＳＣ５）により制御される同期カウンタはそれのカウント段の出力側において時間制御信号（ＴＢ１…ＴＢ４，ＭＯＤ）を送出するように構成され、上記時間制御信号は時間値コンパレータ（３３３）のうちの１つに供給され、もって、処理サイクルの経過シーケンスに対して非同期的に上記の１つのコンパレータを制御するように構成されている請求項９又は１０記載の装置。１３．上記同期カウンタ（１５０２）に、それの投入、遮断モードの設定のための状態フリップフロップ（１５００）が配属されており、該フリップフロップは第２時間制御信号（ＳＣ５）によってセットないし同期カウンタのキャリイ信号（ＣＡＲＲＹ）によってリセットされ、上記フリップフロップの出力側は同期カウンタのイネーブル入力側に接続されている請求項１２記載の装置。１４．上記同期カウンタ（１５０２）に所定初期状態の調整のための別の状態フリップフロップ（１５０１）が配属されており、該別の状態フリップフロップは同様に第２時間制御信号（ＳＣ５）によってセットされ、それの出力側は同期カウンタ（１５０２）のクリア入力側と接続されており、上記別の状態フリップフロップは同期カウンタのすべてのカウント段のリセット状態を監視するデコーディングネットワーク（１５０３　ｂｉｓ　１５０８）によってリセット可能である請求項１３記載の装置。１５．インバータ制御部（３３２，３３３）の補正値メモリ（３３２）が、更新された補正値（Ｋｉ）のセットごとのロードのため部分回路（３３／０．３３／１．３３／２．３３／３）の所属の中間レジスタ（３３１）の並列出力側に接続されており、上記補正値はロードサイクルにて上記ドライブチップ（３）中に伝送され、また、上記インターバル制御部は夫々１つのイネーブル入力側（ＥＮ）を有し該イネーブル入力側には第２の書込制御信号（ＳＷＥ２１〜ＳＷＥ２５）のうちの１つの補正値のビットごとの転送のイネーブルのため供給され、上記第２書込制御信号はスイッチングユニット（６）において、プリンタ制御部（６）から送出されるロード制御信号（ＬＤ−ＥＮ）の生起の際発生されるように構成されている請求項９から１４までのいずれか１項記載の装置。１６．上記スイッチングユニット（３２）はｍ桁の補正値（Ｋｉ）の仮定下で、第２の書込制御信号（ＳＷＥ２０〜ＳＷＥ２５）の生起のための別のデコーディング回路（３２８）を有し、該デコーディング回路では窓信号（ＬＤＳＱ０〜ＬＤＳＱ３）によってマーキングされた順次連続するｍのロードシーケンスの設定のため１つの周期期間の倍数に相応する周期期間を有する時間制御信号（ＳＣ７，ＳＣ８）の供給を受けるデコーダ（３２８１）が設けられており、更に、別のマルチプレクサチップ（３２８２）が設けられており、この別のマルチプレクサにはイネーブル信号としてロード制御信号（ＬＤ−ＥＮ）が、また、選択信号として切換制御信号（ＣＢＯ）が供給され、さらに、上記の別のマルチプレクサは複数の２ｔｏｌマルチプレクサ段を有しこのマルチプレクサ段の入力側にデコーダの出力信号が対ごとにサイクリックな入れ替えで接続されていて、それにより当該マルチプレクサ段の出力側に第２書込制御信号（ＳＷＥ２１〜ＳＷＥ２５）が送出され、該第２書込制御信号によっては切換制御信号に依存して相互に逆の時間順序で、部分回路（３３／０〜３３／１）の個々の補正値メモリ（３３１）が補正値のビットごとの入力記憶できる準備可能である請求項１５記数の装置。１７．各ドライブチップ（３）のスイッチングユニット（３２）中に、ドライバチップ（３４）におけるドライバ電流のチップ関連の調整のため調整装置（３２６，３２７）が設けられており、この調整装置にはプリンタ制御部（６）から送出される制御電圧（Ｖ／Ｉ−ＬＥＤ）が供給され、上記調整装置は所属のドライブチップにとって個別の徴調整値に依存して上記制御電圧を補正してアナログ信号（ＡＳＷ）を送出し、更に、アンド回路（３３４）と所属のドライブチップの並列入力側との間に処理ユニット（３）の各部分回路（３３／０〜３３／３）中にアナログスイッチ（３３６）が設けられており、該アナログスイッチの被制御入力（側）には並列的にアナログ信号が供給され、上記アナログスイッチの制御入力側は所属のアンド回路の各１つの出力側に接続され、それの出力側からはドライバチップの夫々所属の入力側へドライブ信号（ＤＳ）の各１つが送出されるように構成されている請求項８から１６までのいずれか１項記載の装置。１８．上記調整装置はメモリとしてロード可能なレジスタ（３２７）と、プログラミング可能なＤ／Ａ変換器（３２６）とを有し、前記ロード可能レジスタはロードサイクルの経過中、第２書込制御信号（ＳＷＥ２６）のうちの別のものによりイネーブルされて、デジタル化徴調整値によりロード可能であり、更に、プログラミング可能なＤ／Ａ変換器（３２６）を有しこの変換器は上記レジスタから読出された徴調整値に依存して、プリンタ制御部（６）から供給される制御電圧（Ｖ／Ｉ−ＬＥＤ）を補正するように構成されている請求項１７記載の装置。１９．上記処理ユニット（３）の部分回路（３３／０…３３／３）中に、アンド回路（３３４）とアナログスイッチ（３３６）との間に別のアンド回路（３３３）が設けられており、該別のアンド回路の第１入力側は夫々アンド回路（３３４）の出力側に接続されており、それの第２入力側には別のスイッチング信号（ＳＧ０…ＳＧ３）の各１つが供給され、上記スイッチング信号は所属のドライバチップ（３４）のドライバ段へのドライブ信号（ＤＳ）の被制御貫通接続供給のためスイッチングユニット（３２）の第１のデコーディング回路（３２４）によって発生されるように構成されている請求項１７又は１８記載の装置。