JPH0349207B2 - - Google Patents
Info
- Publication number
- JPH0349207B2 JPH0349207B2 JP58085281A JP8528183A JPH0349207B2 JP H0349207 B2 JPH0349207 B2 JP H0349207B2 JP 58085281 A JP58085281 A JP 58085281A JP 8528183 A JP8528183 A JP 8528183A JP H0349207 B2 JPH0349207 B2 JP H0349207B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- emitter
- transistor
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(発明の属する技術分野)
本発明はバイアス回路に関し、特に集積回路化
に適した複数の交流電圧増幅器用の直流バイアス
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical field to which the invention pertains) The present invention relates to a bias circuit, and particularly to a DC bias circuit for a plurality of AC voltage amplifiers suitable for integration into an integrated circuit.
(従来技術)
第1図は、従来よく知られた直流バイアス回路
である。これを説明すると、電流端子2の電圧が
抵抗R1,R2によつて抵抗分割され、抵抗R1,R2
の接続点4と増幅器7の入力端1との間に抵抗
R3が接続されて増幅器7の入力端1への直流バ
イアスが与えられている。増幅器9についても同
様のことが言える。信号入力端子6に与えられた
交流入力信号は、直流阻止用コンデンサC2を通
して電圧増幅器7の入力端1に与えられる。ここ
で、交流人力信号印加時における抵抗R1,R2の
接続点4への交流入力信号のもれ分v4は以下の(2)
式で与えられ、一般的にコンデンサC1の容量値
によつて支配され、他増幅器9への影響を無視で
きる値に設定される。(Prior Art) FIG. 1 shows a conventionally well-known DC bias circuit. To explain this, the voltage at the current terminal 2 is divided by the resistors R 1 and R 2 , and the voltage at the current terminal 2 is divided by the resistors R 1 and R 2 .
A resistor is connected between the connection point 4 of the amplifier 7 and the input terminal 1 of the amplifier 7.
R3 is connected to provide a DC bias to the input terminal 1 of the amplifier 7. The same can be said about amplifier 9. The AC input signal applied to the signal input terminal 6 is applied to the input terminal 1 of the voltage amplifier 7 through the DC blocking capacitor C2. Here, the leakage amount v 4 of the AC input signal to the connection point 4 of the resistors R 1 and R 2 when the AC human input signal is applied is as follows (2)
It is generally governed by the capacitance value of the capacitor C1 , and is set to a value where the influence on other amplifiers 9 can be ignored.
Z4=1/2πfC1+1/R1+1/R2 ……(1)
v4=Z4/R3+Z4×vi ……(2)
ここで、πは円周率、fは入力信号周波数、
C1は容量値、Z4は端子4から接地側を見たイン
ピーダンス、v1は交流入力信号電圧値を表わして
いる。ただし、増幅器9を見たインピーダンスは
無視できるぐらい大きいとする。実際には、一例
をあげると、f=1KHz,C1=47μF,R1=R2=
10KΩでZ4=33.9Ωとなり、R3=50KΩとして、
v4≒6.8×10-5viとなる。 Z 4 = 1/2πfC 1 +1/R 1 +1/R 2 ...(1) v 4 =Z 4 /R 3 +Z 4 ×v i ...(2) Here, π is pi and f is the input signal frequency,
C 1 represents a capacitance value, Z 4 represents an impedance viewed from the terminal 4 to the ground side, and v 1 represents an AC input signal voltage value. However, it is assumed that the impedance when looking at the amplifier 9 is so large that it can be ignored. In fact, to give an example, f = 1KHz, C 1 = 47μF, R 1 = R 2 =
At 10KΩ, Z 4 = 33.9Ω, and R 3 = 50KΩ,
v 4 ≒6.8×10 -5 v i .
ところで、集積回路においては、外部接続端子
の増加および外部付加部品(集積回路の外部接続
端子に接続されて、集積回路と共に回路を構成す
る単体部品)の増加は、その価格、形状におい
て、大きな欠点である。第1図の回路を集積回路
化した場合、破線5の内側が集積回路化され、
1,2,3,4,8,10、および11が外部接
続端子となり、コンデンサC1,C2,C3が外部付
加部品となる。つまり外部接続端子は7個、外部
付加部品は3個となる。 By the way, in integrated circuits, the increase in the number of external connection terminals and the increase in the number of external additional parts (single components that are connected to the external connection terminals of the integrated circuit and form a circuit together with the integrated circuit) are major drawbacks in terms of price and shape. It is. When the circuit in FIG. 1 is integrated, the area inside the broken line 5 is integrated.
1, 2, 3, 4, 8, 10, and 11 are external connection terminals, and capacitors C 1 , C 2 , and C 3 are external additional components. In other words, there are seven external connection terminals and three external additional parts.
次に、他の従来例として、第2図を説明する。
第2図において、第1図と対応する部分は同一番
号で示し、その説明は省略する。第1図と異なる
点は、電源端子2と接地端子3間に直列接続され
た抵抗R1,R2に、コレクターベース短絡のトラ
ンジスタQ1,Q2を直列接続した点だけで、動作
状況は、前記第1図で説明したのと同等である。
第2図の回路を集積化した場合、破線5の内側の
部分が集積回路化される。第1図と同様に1,
2,3,4,8,10および11が外部接続端子
となりコンデンサC1,C2,C3が外部付加部品と
なる。つまり外部接続端子は7個、外部付加部品
は3個となる。 Next, FIG. 2 will be described as another conventional example.
In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same numbers, and their explanation will be omitted. The only difference from Figure 1 is that transistors Q 1 and Q 2 with collector bases shorted are connected in series to resistors R 1 and R 2 that are connected in series between power supply terminal 2 and ground terminal 3. , is equivalent to that explained in FIG. 1 above.
When the circuit shown in FIG. 2 is integrated, the portion inside the broken line 5 is integrated. As in Figure 1, 1,
2, 3, 4, 8, 10 and 11 are external connection terminals, and capacitors C 1 , C 2 and C 3 are external additional components. In other words, there are seven external connection terminals and three external additional parts.
(発明の目的)
本発明の目的は、複数の電圧増幅器に電源電圧
の1/2の直流バイアスを共通に供給し、かつ互に
交流入力信号の相互影響の少い直流のバイアス回
路を提供することにある。(Object of the Invention) An object of the present invention is to provide a DC bias circuit that commonly supplies a DC bias of 1/2 of the power supply voltage to a plurality of voltage amplifiers and has little mutual influence of AC input signals on each other. There is a particular thing.
(発明の構成)
本発明のバイアス回路は、直流電源の電圧を複
数の抵抗体で分圧して直流バイアス出力端からそ
れぞれの直列抵抗を介して複数の交流電圧増幅器
の入力端に直流バイアスを供給するバイアス回路
において、エミツタをエミツタ抵抗を介して前記
直流電源の一端に接続する出力トランジスタを有
する一導電型のカレントミラー回路と、コレクタ
に前記出力トランジスタのコレクタ電流を入力し
エミツタが前記直流電源の他端に接続する入力ト
ランジスタを有しかつエミツタを前記直流電源の
他端に接続しコレクタを前記直流バイアス出力端
に接続する出力トランジスタが前記抵抗体の一方
を構成している逆導電型のカレントミラー回路
と、ベースを前記一導型のカレントミラー回路の
前記出力トランジスタのエミツタに接続しコレク
タを前記直流電源の前記一端に接続しかつエミツ
タを前記直流バイアス出力端に接続して前記抵抗
体の他方を構成するエミツタホロワ回路とを含ん
で構成されるている。(Structure of the Invention) The bias circuit of the present invention divides the voltage of a DC power supply with a plurality of resistors and supplies DC bias from the DC bias output terminal to the input terminals of the plurality of AC voltage amplifiers via the respective series resistors. The bias circuit includes a current mirror circuit of one conductivity type having an output transistor whose emitter is connected to one end of the DC power supply via an emitter resistor, and a collector current of the output transistor is input to the collector, and the emitter is connected to one end of the DC power supply. A reverse conduction type current transistor having an input transistor connected to the other end, an output transistor having an emitter connected to the other end of the DC power supply and a collector connected to the DC bias output end and forming one of the resistors. a mirror circuit, the base of which is connected to the emitter of the output transistor of the one-conductivity type current mirror circuit, the collector of which is connected to the one end of the DC power supply, and the emitter of which is connected to the DC bias output end of the resistor; and an emitter follower circuit constituting the other.
(実施例)
以下本発明について、図面を参照して詳細に説
明する。(Example) The present invention will be described in detail below with reference to the drawings.
第3図は、本発明の一実施例を示す回路図であ
る。なお第1図,第2図と対応する部分は同一番
号で示して、その説明は省略する。 FIG. 3 is a circuit diagram showing one embodiment of the present invention. Note that parts corresponding to those in FIGS. 1 and 2 are designated by the same numbers, and their explanations will be omitted.
第3図において、第2図の従来例と異なる点
は、電圧増幅器7,9の直流バイアス出力端
と、トランジスタQ1,Q2の共通接続点との間
に、PNPトランジスタQ3,Q5から構成される
PNP型のカレントミラー回路と、NPNトランジ
スタQ4とPNPトランジスタQ6のエミツタホロワ
からなるバイアス供給回路を設けたことにある。 3, the difference from the conventional example shown in FIG. 2 is that PNP transistors Q 3 and Q 5 are connected between the DC bias output terminals of voltage amplifiers 7 and 9 and the common connection point of transistors Q 1 and Q 2 . consists of
A bias supply circuit consisting of a PNP type current mirror circuit and an emitter follower of NPN transistor Q4 and PNP transistor Q6 is provided.
ここで、NPNトランジスタQ2,Q4は、エ
ミツタ抵抗R2,R5を有するNPN型のカレン
トミラー回路を構成している。 Here, the NPN transistors Q2 and Q4 constitute an NPN type current mirror circuit having emitter resistors R2 and R5.
第3図において、電源端子2の電圧が、抵抗
R1,R2とダイオードQ1,Q2により分割され、分
割点よりトランジスタQ4,Q6のエミツタホロワ
回路を介して、トランジスタQ6のエミツタとト
ランジスタQ5のコレクタとの交点に電圧増幅器
7の入力端1が抵抗R3を介して接続され、電圧
増幅器7の入力端1への直流バイアスが与えられ
る。電圧増幅器9についても同様なことが言え
る。 In Figure 3, the voltage at power supply terminal 2 is
It is divided by R 1 , R 2 and diodes Q 1 , Q 2 , and from the dividing point via the emitter follower circuit of transistors Q 4 and Q 6 , a voltage amplifier 7 is connected to the intersection between the emitter of transistor Q 6 and the collector of transistor Q 5 . The input terminal 1 of the voltage amplifier 7 is connected to the input terminal 1 of the voltage amplifier 7 via a resistor R3 , and a DC bias is applied to the input terminal 1 of the voltage amplifier 7. The same can be said about voltage amplifier 9.
信号入力端子6に与えられた交流入力信号は、
直流阻止用コンデンサC2を介して電圧増幅器7
の入力端1に与えられる。ここで、交流入力信号
印加時におけるトランジスタQ5のコレクタ、ト
ランジスタQ6のエミツタ及び抵抗R3,R4との交
点(a点)への交流入力信号のもれ分v4′は以下
の(4)式で与えられる。 The AC input signal given to the signal input terminal 6 is
Voltage amplifier 7 via DC blocking capacitor C 2
is applied to input terminal 1 of . Here, when an AC input signal is applied, the leakage of the AC input signal to the intersection (point a) with the collector of the transistor Q 5 , the emitter of the transistor Q 6 , and the resistors R 3 and R 4 (point a ) is as follows ( 4) Given by Eq.
1/Z4′=1/ZQ5+1/reQ6+R1×R2×R5/hFE
EQ6×{R1×R2+hFEQ4×R5(R1+R2)}……(3)
v4′=Z4′/R3+Z4′×vi ……(4)
ここで、ZQ5はトランジスタQ5の出力インピー
ダンス、reQ6はトランジスタQ6のエミツタ抵抗、
hFEQ4、hFEQ6はトランジスタQ4,Q6の電流
増幅率、Z4′はトランジスタQ4のエミツタから接
地側をみたインピーダンス、viは交流入力信号電
圧値を示している。一般的にZQ5は100KΩ前後、
hFEQ4,hFEQ6は100前後でreQ6は数Ω前後で
あるためZ4′はトランジスタQ6のエミツタ抵抗reQ6
に支配される。故に交流入力信号のもれ分v4′が
他の増幅器9への影響を無視できるようにR3の
抵抗値を大きく設定する。抵抗R4に関しても同
様である。実際には、一例をあげると、Z4′≒3.1
Ω,R3=50KΩとして、v4′≒6.25×10-5viとな
り、容易に従来回路よりももれ分v4′を小さくで
きる。 1/Z 4 '=1/Z Q5 +1/r eQ6 +R 1 ×R 2 ×R 5 /hFE
EQ6×{R 1 ×R 2 +hFEQ4×R 5 (R 1 +R 2 )}……(3) v 4 ′=Z 4 ′/R 3 +Z 4 ′×v i ……(4) Here, Z Q5 is the output impedance of transistor Q5 , r eQ6 is the emitter resistance of transistor Q6 ,
hFEQ4 and hFEQ6 are the current amplification factors of transistors Q4 and Q6 , Z4 ' is the impedance seen from the emitter of transistor Q4 to the ground side, and v i is the AC input signal voltage value. Generally Z Q5 is around 100KΩ,
Since hFEQ4 and hFEQ6 are around 100 and r eQ6 is around several Ω, Z 4 ' is the emitter resistance of transistor Q 6 r eQ6
ruled by. Therefore, the resistance value of R 3 is set large so that the influence of the leakage portion v 4 ' of the AC input signal on the other amplifiers 9 can be ignored. The same applies to resistor R4 . In fact, to give an example, Z 4 ′≒3.1
Ω, R 3 =50KΩ, v 4 ′≒6.25×10 −5 v i , and the leakage v 4 ′ can be easily made smaller than in the conventional circuit.
ここで抵抗R1,R2,R5の値を同一にする
と、NPN型のカレントミラー回路の出力トラン
ジスタQ4のコレクタ電流はトランジスタQ2の
エミツタ直流電流と同一となり、各トランジスタ
Q3〜Q6の直流バイアス電流と同一となる。 Here, if the values of resistors R1, R2, and R5 are made the same, the collector current of the output transistor Q4 of the NPN type current mirror circuit will be the same as the emitter DC current of transistor Q2, and will be the same as the DC bias current of each transistor Q3 to Q6. becomes.
従つて、電源端子2,3間に供給された電源電
圧が仮に変動しても二つの抵抗体をなすトランジ
スタQ5とQ6の直流抵抗は同一となり、直流バ
イアス出力端の電圧は常に電源電圧の1/2に安定
できる効果がある。 Therefore, even if the power supply voltage supplied between power supply terminals 2 and 3 fluctuates, the DC resistance of transistors Q5 and Q6, which form two resistors, will be the same, and the voltage at the DC bias output terminal will always be 1 of the power supply voltage. /2 has the effect of stabilizing it.
次に第4図に他の実施例の回路図を示す。第4
図において、第3図と相異なる点は、PNPトラ
ンジスタをNPNトランジスタに、NPNトランジ
スタをPNPトランジスタ代えた点で、回路動作
状況は第3図で示したのと同様である。 Next, FIG. 4 shows a circuit diagram of another embodiment. Fourth
The difference between this figure and FIG. 3 is that the PNP transistor is replaced with an NPN transistor, and the NPN transistor is replaced with a PNP transistor, and the circuit operation status is the same as that shown in FIG. 3.
ここで、本発明を集積回路化した場合、第3
図,第4図に示すように破線5の内側が集積回路
化され、第1図,第2図の従来例に比して外部接
続端子1個,外部付加部品1個を削減した集積回
路の提供が可能である。 Here, when the present invention is integrated into an integrated circuit, the third
As shown in Figures 1 and 4, the area inside the broken line 5 is integrated, and the integrated circuit has one external connection terminal and one external additional component reduced compared to the conventional example shown in Figures 1 and 2. It is possible to provide.
(発明の効果)
以上詳細に説明したとおり、本発明によれば、
複数の交流電圧増幅器の共通バイアス回路とし
て、NPN型とPNP型の二つのカレントミラー回
路を含んだエミツタホロワ回路を有しているので
直流バイアス出力端が常に電源電圧を2分割され
た値を保ち、かつ互に交流入力信号の影響の少な
い直流バイアス回路を提供できる。(Effects of the Invention) As explained in detail above, according to the present invention,
As a common bias circuit for multiple AC voltage amplifiers, it has an emitter follower circuit that includes two NPN type and PNP type current mirror circuits, so the DC bias output terminal always maintains the value where the power supply voltage is divided into two. Moreover, it is possible to provide a DC bias circuit that is less influenced by AC input signals on each other.
第1図及び第2図は、従来の回路図、第3図は
本発明の一実施例の回路図、第4図は本発明の他
の実施例の回路図である。
図において、1,6,11,12……入力端
子、2……電源端子、3……接地端子、4……バ
イアス端子、5……集積回路化部分、7,9……
電圧増幅器、8,10……出力端子、R1〜R5…
…抵抗、C1〜C3……コンデンサ、Q1,Q2,Q4,
Q10,Q11,Q12……NPNトランジスタ、Q3,Q5,
Q6,Q7,Q8,Q9……PNPトランジスタ。
1 and 2 are conventional circuit diagrams, FIG. 3 is a circuit diagram of one embodiment of the present invention, and FIG. 4 is a circuit diagram of another embodiment of the present invention. In the figure, 1, 6, 11, 12... input terminal, 2... power supply terminal, 3... ground terminal, 4... bias terminal, 5... integrated circuit part, 7, 9...
Voltage amplifier, 8, 10... Output terminal, R 1 to R 5 ...
...Resistance, C 1 to C 3 ... Capacitor, Q 1 , Q 2 , Q 4 ,
Q 10 , Q 11 , Q 12 ...NPN transistor, Q 3 , Q 5 ,
Q 6 , Q 7 , Q 8 , Q 9 ...PNP transistors.
Claims (1)
流バイアス出力端からそれぞれの直列抵抗を介し
て複数の交流電圧増幅器の入力端に直流バイアス
を供給するバイアス回路において、エミツタをエ
ミツタ抵抗を介して前記直流電源の一端に接続す
る出力トランジスタを有する一導電型のカレント
ミラー回路と、コレクタに前記出力トランジスタ
のコレクタ電流を入力しエミツタが前記直流電源
の他端に接続する入力トランジスタを有しかつエ
ミツタを前記直流電源の他端に接続しコレクタを
前記直流バイアス出力端に接続する出力トランジ
スタが前記抵抗体の一方を構成している逆導電型
のカレントミラー回路と、ベースを前記一導電型
のカレントミラー回路の前記出力トランジスタの
エミツタに接続しコレクタを前記直流電源の前記
一端に接続しかつエミツタを前記直流バイアス出
力端に接続して前記抵抗体の他方を構成するエミ
ツタホロワ回路とを含むことを特徴とするバイア
ス回路。1. In a bias circuit that divides the voltage of a DC power supply with multiple resistors and supplies DC bias from the DC bias output terminal to the input terminals of multiple AC voltage amplifiers via the respective series resistors, a current mirror circuit of one conductivity type having an output transistor connected to one end of the DC power supply, and an input transistor having a collector inputting the collector current of the output transistor and an emitter connected to the other end of the DC power supply; A current mirror circuit of opposite conductivity type constitutes one of the resistors, and an output transistor whose emitter is connected to the other end of the DC power source and whose collector is connected to the DC bias output terminal constitutes one of the resistors; an emitter follower circuit connected to the emitter of the output transistor of the current mirror circuit, having a collector connected to the one end of the DC power source, and having an emitter connected to the DC bias output end to constitute the other resistor. Features a bias circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58085281A JPS59211305A (en) | 1983-05-16 | 1983-05-16 | Bias circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58085281A JPS59211305A (en) | 1983-05-16 | 1983-05-16 | Bias circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59211305A JPS59211305A (en) | 1984-11-30 |
JPH0349207B2 true JPH0349207B2 (en) | 1991-07-26 |
Family
ID=13854180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58085281A Granted JPS59211305A (en) | 1983-05-16 | 1983-05-16 | Bias circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59211305A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61216504A (en) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | Reference potential generating circuit for amplifier circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS555883A (en) * | 1978-06-30 | 1980-01-17 | Nippon Signal Co Ltd:The | Method of driving exothermic element |
-
1983
- 1983-05-16 JP JP58085281A patent/JPS59211305A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS555883A (en) * | 1978-06-30 | 1980-01-17 | Nippon Signal Co Ltd:The | Method of driving exothermic element |
Also Published As
Publication number | Publication date |
---|---|
JPS59211305A (en) | 1984-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3758885A (en) | Gyrator comprising voltage-controlled differential current sources | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
JPH0349207B2 (en) | ||
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
US4791381A (en) | Integrated amplifier circuit | |
JPH02889B2 (en) | ||
JPH0479171B2 (en) | ||
JP2774120B2 (en) | Amplifier circuit layout | |
JPS6228087Y2 (en) | ||
JPS6252486B2 (en) | ||
JPS6043682B2 (en) | signal amplifier | |
US5015967A (en) | Integratable amplifier circuit | |
JPS6313575B2 (en) | ||
JPH0449701Y2 (en) | ||
JPS6242605A (en) | Amplitude limiting circuit | |
KR940002235Y1 (en) | Diff amp used for high frequency | |
JPS6122484B2 (en) | ||
JPS6119135B2 (en) | ||
JPH0716138B2 (en) | Amplifier circuit device | |
JPH0624297B2 (en) | High input impedance circuit | |
JPH0347775B2 (en) | ||
JPH03746Y2 (en) | ||
JP2693861B2 (en) | Amplifier circuit | |
JPH029729B2 (en) | ||
JPH0451094B2 (en) |