JPH0346629Y2 - - Google Patents
Info
- Publication number
- JPH0346629Y2 JPH0346629Y2 JP12083585U JP12083585U JPH0346629Y2 JP H0346629 Y2 JPH0346629 Y2 JP H0346629Y2 JP 12083585 U JP12083585 U JP 12083585U JP 12083585 U JP12083585 U JP 12083585U JP H0346629 Y2 JPH0346629 Y2 JP H0346629Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- chroma
- video signal
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、コンポジツトビデオ信号をゲイン
コントロール信号によつて任意のレベルを設定す
ることができるデジタルビデオ信号のビデオ調整
回路に関するものである。
コントロール信号によつて任意のレベルを設定す
ることができるデジタルビデオ信号のビデオ調整
回路に関するものである。
この考案は、２個の掛算回路と、Ｙ／Ｃ分離回
路と、加算回路をゲートアレーIC基板上に形成
し、デジタル化されたコンポジツトビデオ信号の
輝度信号、およびクロマ信号を任意のレベルに設
定できるような信号処理回路を形成するものであ
る。そのため、ゲートアレーIC回路のゲート数
を少なくすることができると同時に、デジタルビ
デオ信号のレベル調整回路を低価格で提供するこ
とができる。
路と、加算回路をゲートアレーIC基板上に形成
し、デジタル化されたコンポジツトビデオ信号の
輝度信号、およびクロマ信号を任意のレベルに設
定できるような信号処理回路を形成するものであ
る。そのため、ゲートアレーIC回路のゲート数
を少なくすることができると同時に、デジタルビ
デオ信号のレベル調整回路を低価格で提供するこ
とができる。
ケーブル等で転送されてきたコンポジツトビデ
オ信号や、記録再生装置によつて再生されたコン
ポジツトビデオ信号（以下単にビデオ信号とい
う）は、伝送線路、または記録装置等の周波数特
性によつて各種の歪をうけることになるため、例
えば放送施設等に使用される機器には、かかるビ
デオ信号に対して信号処理を施し、標準方式のビ
デオ信号の規格に沿つて修正することが行われて
いる。
オ信号や、記録再生装置によつて再生されたコン
ポジツトビデオ信号（以下単にビデオ信号とい
う）は、伝送線路、または記録装置等の周波数特
性によつて各種の歪をうけることになるため、例
えば放送施設等に使用される機器には、かかるビ
デオ信号に対して信号処理を施し、標準方式のビ
デオ信号の規格に沿つて修正することが行われて
いる。
この場合、アナログ信号の状態で信号処理を行
うよりは、デジタル信号の状態で信号処理を行う
方が、安定性、信頼性に優れ、雑音の影響も少な
いというメリツトがある。
うよりは、デジタル信号の状態で信号処理を行う
方が、安定性、信頼性に優れ、雑音の影響も少な
いというメリツトがある。
第２図はアナログ回路によつてビデオ信号のレ
ベルをコントロールする信号処理回路の一例を示
したもので、１０はビデオ信号Ｓ（Ｙ＋Ｃ）＝S1
（Ｙ）＋S2（Ｃ）が入力されているＹ／Ｃ分離回路、
１１はビデオゲインコントロール信号GYとクロ
マゲインコントロール信号GCが入力されている
第１の掛算回路、１２，１３は前記ビデオゲイン
コントロール信号GYおよびクロマゲインコント
ロール信号GCによつて輝度レベルおよびカラー
レベルをそれぞれコントロールする第２、第３の
掛算回路、１４は加算回路である。
ベルをコントロールする信号処理回路の一例を示
したもので、１０はビデオ信号Ｓ（Ｙ＋Ｃ）＝S1
（Ｙ）＋S2（Ｃ）が入力されているＹ／Ｃ分離回路、
１１はビデオゲインコントロール信号GYとクロ
マゲインコントロール信号GCが入力されている
第１の掛算回路、１２，１３は前記ビデオゲイン
コントロール信号GYおよびクロマゲインコント
ロール信号GCによつて輝度レベルおよびカラー
レベルをそれぞれコントロールする第２、第３の
掛算回路、１４は加算回路である。
この回路構成によると、ビデオ信号をまず、
Ｙ／Ｃ分離回路１０に供給し、輝度信号Ｙおよび
クロマ信号Ｃに分離したのち、輝度信号Ｙ、およ
びクロマ信号Ｃをそれぞれ掛算回路１２，１３に
供給されているビデオゲイン、およびクロマゲイ
ンコントロール信号GY，GCによつてコントロー
ルする。そして、所定のレベルにコントロールさ
れた輝度信号Ｙ・GYとクロマ信号Ｃ・GY・GCを
加算回路１４によつて重畳し、出力するように構
成している。
Ｙ／Ｃ分離回路１０に供給し、輝度信号Ｙおよび
クロマ信号Ｃに分離したのち、輝度信号Ｙ、およ
びクロマ信号Ｃをそれぞれ掛算回路１２，１３に
供給されているビデオゲイン、およびクロマゲイ
ンコントロール信号GY，GCによつてコントロー
ルする。そして、所定のレベルにコントロールさ
れた輝度信号Ｙ・GYとクロマ信号Ｃ・GY・GCを
加算回路１４によつて重畳し、出力するように構
成している。
ところで、ビデオ信号のレベルを調整する場合
は、クロマ信号はビデオゲインコントロール信号
とクロマゲインコントロール信号の積GY・GCで
コントロールされるので、上述した回路では第１
の掛算回路１１によつてビデオゲインを調整する
ときはクロマゲインコントロール信号GCの調整
も同時に行うようにしている。つまり、ビデオ信
号Ｓ（Ｙ＋Ｃ）はGY・S1（Ｙ）＋（GY・GC）S2（Ｃ）
というレベル制御が行なわれる。ここで、Ｓ（Ｙ
＋Ｃ）＝S1（Ｙ）＋S2（Ｃ）である。このビデオ信号
のレベル調整回路では、掛算回路が３個必要にな
るが、一般に掛算回路はデジタル処理用基本回路
の中で、最も構成が複雑で、演算時間、消費電力
が大きいため、この回路構成をデジタル回路で形
成すると、回路構成が大規模となるという問題が
ある。
は、クロマ信号はビデオゲインコントロール信号
とクロマゲインコントロール信号の積GY・GCで
コントロールされるので、上述した回路では第１
の掛算回路１１によつてビデオゲインを調整する
ときはクロマゲインコントロール信号GCの調整
も同時に行うようにしている。つまり、ビデオ信
号Ｓ（Ｙ＋Ｃ）はGY・S1（Ｙ）＋（GY・GC）S2（Ｃ）
というレベル制御が行なわれる。ここで、Ｓ（Ｙ
＋Ｃ）＝S1（Ｙ）＋S2（Ｃ）である。このビデオ信号
のレベル調整回路では、掛算回路が３個必要にな
るが、一般に掛算回路はデジタル処理用基本回路
の中で、最も構成が複雑で、演算時間、消費電力
が大きいため、この回路構成をデジタル回路で形
成すると、回路構成が大規模となるという問題が
ある。
この考案は、かかる問題点にかんがみてなされ
たもので、ゲートアレイによつてレベル調整回路
を構成し、デジタル演算を行わせるためのゲート
数が少ないビデオ信号のレベル調整回路を提供す
るものである。
たもので、ゲートアレイによつてレベル調整回路
を構成し、デジタル演算を行わせるためのゲート
数が少ないビデオ信号のレベル調整回路を提供す
るものである。
この考案のデジタルビデオ信号のレベル調整回
路は、ビデオ信号を分離する前に掛算回路によつ
て全体のレベル調整を行い、そのあと、Ｙ／Ｃ分
離回路によつて輝度信号とクロマ信号に分離した
のち、クロマ信号のみを第２の掛算回路に入力
し、クロマゲインコントロール信号によつてカラ
ーレベルを調整するようなデジタル回路をゲート
アレーIC回路によつて構成する。
路は、ビデオ信号を分離する前に掛算回路によつ
て全体のレベル調整を行い、そのあと、Ｙ／Ｃ分
離回路によつて輝度信号とクロマ信号に分離した
のち、クロマ信号のみを第２の掛算回路に入力
し、クロマゲインコントロール信号によつてカラ
ーレベルを調整するようなデジタル回路をゲート
アレーIC回路によつて構成する。
レベル調整のための掛算回路を２個備えること
によつてビデオ信号のレベル調整回路が構成され
ているため、演算回路を構成するためのゲート数
は少なくなり、小規模のゲートアレーIC回路で
ビデオ信号のレベル調整回路が構成でき、コスト
ダウンをはかることができる。
によつてビデオ信号のレベル調整回路が構成され
ているため、演算回路を構成するためのゲート数
は少なくなり、小規模のゲートアレーIC回路で
ビデオ信号のレベル調整回路が構成でき、コスト
ダウンをはかることができる。
第１図はこの考案のビデオ信号のレベル調整回
路のブロツク図を示したもので、１はビデオ信号
Ｓ（Ｙ＋Ｃ）が入力されている第１の掛算回路、
２はＹ／Ｃ分離回路、３はＹ／Ｃ分離回路２によ
つて分離されたクロマ信号Ｃが入力されている第
２の掛算回路、４は分離された輝度信号Ｙ・GY
とレベル調整されたクロマ信号C′・GCを加算す
る加算回路である。
路のブロツク図を示したもので、１はビデオ信号
Ｓ（Ｙ＋Ｃ）が入力されている第１の掛算回路、
２はＹ／Ｃ分離回路、３はＹ／Ｃ分離回路２によ
つて分離されたクロマ信号Ｃが入力されている第
２の掛算回路、４は分離された輝度信号Ｙ・GY
とレベル調整されたクロマ信号C′・GCを加算す
る加算回路である。
この考案のビデオ信号のレベル調整回路は上述
したようにデジタル処理回路によつて構成されて
いるので、まず、デジタル化されたビデオ信号Ｓ
（Ｙ＋Ｃ）＝S1（Ｙ）＋S2（Ｃ）は第１の掛算回路１
においてビデオゲインコントロール信号GYによ
つてＳ（Ｙ＋Ｃ）・GYなる所定のレベルに調整さ
れ、次にＹ／Ｃ分離回路２において輝度信号Ｙ・
GYおよびクロマ信号Ｃ・GYに分離される。分離
されたクロマ信号Ｃ・GYは、さらに第２の掛算
回路３においてクロマゲインコントロール信号
GCによつて乗算され、Ｃ・GY・GCなる演算が行
われる。したがつて、加算回路４からはGY・S1
（Ｙ）＋GY・GC・S2（Ｃ）とされたビデオ信号が得
られることになるので、この回路構成によるとビ
デオ信号のレベルおよびカラーレベルの双方がそ
れぞれ所定のレベルになるように調整することが
できる。
したようにデジタル処理回路によつて構成されて
いるので、まず、デジタル化されたビデオ信号Ｓ
（Ｙ＋Ｃ）＝S1（Ｙ）＋S2（Ｃ）は第１の掛算回路１
においてビデオゲインコントロール信号GYによ
つてＳ（Ｙ＋Ｃ）・GYなる所定のレベルに調整さ
れ、次にＹ／Ｃ分離回路２において輝度信号Ｙ・
GYおよびクロマ信号Ｃ・GYに分離される。分離
されたクロマ信号Ｃ・GYは、さらに第２の掛算
回路３においてクロマゲインコントロール信号
GCによつて乗算され、Ｃ・GY・GCなる演算が行
われる。したがつて、加算回路４からはGY・S1
（Ｙ）＋GY・GC・S2（Ｃ）とされたビデオ信号が得
られることになるので、この回路構成によるとビ
デオ信号のレベルおよびカラーレベルの双方がそ
れぞれ所定のレベルになるように調整することが
できる。
第１、第２の掛算回路１，３、Ｙ／Ｃ分離回路
２、および加算回路４を構成するデジタル演算回
路はゲートアレーIC基板としてよく知られてい
るように多数の基本の論理素子（NAND回路）
が１枚の回路基板上に集合形成されている回路基
板に配線を施すことによつて形成する。
２、および加算回路４を構成するデジタル演算回
路はゲートアレーIC基板としてよく知られてい
るように多数の基本の論理素子（NAND回路）
が１枚の回路基板上に集合形成されている回路基
板に配線を施すことによつて形成する。
この場合、デジタル演算回路として最もゲート
数が多くなる掛算回路（１，３）が本願考案のビ
デオ信号のレベル調整回路では２個形成すればよ
いから、ゲートアレーIC基板の規模が小さいも
のを使用することができ、コストダウンをはかる
ことができる。
数が多くなる掛算回路（１，３）が本願考案のビ
デオ信号のレベル調整回路では２個形成すればよ
いから、ゲートアレーIC基板の規模が小さいも
のを使用することができ、コストダウンをはかる
ことができる。
また、ゲートアレーを使用することによつて全
体を１枚の回路基板上に形成することができ、小
型化にすることできると同時に、組立てコストも
安価になるという利点がある。
体を１枚の回路基板上に形成することができ、小
型化にすることできると同時に、組立てコストも
安価になるという利点がある。
〔考案の効果〕
以上説明したように、この考案のビデオ信号の
レベル調整回路は、掛算回路の少ない回路構成と
することによつてデジタル演算回路のゲート数が
減少し、かつ、小規模のゲートアレーIC基板に
全体の回路を形成することができる。そのため、
消費電力が軽減し、回路が小型になることによつ
てコストダウンを図ることができるという効果が
ある。
レベル調整回路は、掛算回路の少ない回路構成と
することによつてデジタル演算回路のゲート数が
減少し、かつ、小規模のゲートアレーIC基板に
全体の回路を形成することができる。そのため、
消費電力が軽減し、回路が小型になることによつ
てコストダウンを図ることができるという効果が
ある。
第１図はこの考案のデジタルビデオ信号のレベ
ル調整回路のブロツク図、第２図はアナログ回路
で形成されているビデオ信号のレベル調整回路ブ
ロツク図である。 図中、１は第１の掛算回路、２はＹ／Ｃ分離回
路、３は第２の掛算回路、４は加算回路を示す。
ル調整回路のブロツク図、第２図はアナログ回路
で形成されているビデオ信号のレベル調整回路ブ
ロツク図である。 図中、１は第１の掛算回路、２はＹ／Ｃ分離回
路、３は第２の掛算回路、４は加算回路を示す。
Claims (1)
- デジタル信号に変換されたコンポジツトビデオ
信号と、ビデオゲインコントロール信号が入力さ
れている第１の掛算回路と、前記第１の掛算回路
の出力側に接続されているＹ／Ｃ分離回路と、前
記Ｙ／Ｃ分離回路により分離されたクロマ信号と
クロマゲインコントロール信号が入力されている
第２の掛算回路と、前記Ｙ／Ｃ分離回路により分
離されたＹ信号と、前記第２の掛算回路の出力を
加算する加算回路からなり、前記各回路がゲート
アレーIC基板で形成されていることを特徴とす
るデジタルビデオ信号のレベル調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083585U JPH0346629Y2 (ja) | 1985-08-08 | 1985-08-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083585U JPH0346629Y2 (ja) | 1985-08-08 | 1985-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6230487U JPS6230487U (ja) | 1987-02-24 |
| JPH0346629Y2 true JPH0346629Y2 (ja) | 1991-10-02 |
Family
ID=31009527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12083585U Expired JPH0346629Y2 (ja) | 1985-08-08 | 1985-08-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346629Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640005Y2 (ja) * | 1987-09-30 | 1994-10-19 | 豊田合成株式会社 | コントローラーの回動式調節摘み |
-
1985
- 1985-08-08 JP JP12083585U patent/JPH0346629Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6230487U (ja) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS561698A (en) | Signal converting circuit | |
| US7466831B2 (en) | Audio processing | |
| JPH0346629Y2 (ja) | ||
| US5263086A (en) | Audio accessory circuit | |
| US5124786A (en) | Color signal enhancing cirucit for improving the resolution of picture signals | |
| US4532647A (en) | Automatic dimension control for a directional enhancement system | |
| US5948052A (en) | Apparatus using a logarithm based processor and an audio amplifier | |
| EP0393812A3 (en) | Hue control for colour video systems | |
| JPS6089174A (ja) | カラーテレビジヨン受像機の輝度チヤンネル用デジタルフイルタ集積回路 | |
| KR840002796A (ko) | 디지탈 신호 분리 회로망 | |
| JPS62219899A (ja) | 残響付加方式 | |
| JPS62166614A (ja) | テレビジヨン受像機 | |
| JPS62249511A (ja) | デイジタルフイルタ | |
| JP2593367Y2 (ja) | サラウンド回路 | |
| JP2616235B2 (ja) | ロジカル・コム・フィルタ | |
| JPS61172485A (ja) | 映像信号処理回路 | |
| SU594599A1 (ru) | Телевизионный апертурный корректор | |
| JPS5742300A (en) | Sound image extension and playback device | |
| JPH01251475A (ja) | デジタルエンファシス回路 | |
| JPS6447112A (en) | Noise reducer | |
| JPS63220484A (ja) | デイジタル信号処理装置 | |
| JPS57147399A (en) | Sound reproducer for car | |
| JPH04145783A (ja) | 多次元非線形信号処理装置 | |
| JPH0497686A (ja) | Ｙ／ｃ分離フィルター一体型ノイズ軽減回路 | |
| JPS59128890A (ja) | Ｓｅｃａｍベル形フイルタ回路 |