JPH0346410A - Semiconductor relay circuit - Google Patents
Semiconductor relay circuitInfo
- Publication number
- JPH0346410A JPH0346410A JP1181730A JP18173089A JPH0346410A JP H0346410 A JPH0346410 A JP H0346410A JP 1181730 A JP1181730 A JP 1181730A JP 18173089 A JP18173089 A JP 18173089A JP H0346410 A JPH0346410 A JP H0346410A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- mosfets
- mosfet
- channel enhancement
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000003491 array Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体リレー回路に関し、特に出力スイッチ
として用いられるMOSFETの接続構造に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor relay circuit, and particularly to a connection structure for MOSFETs used as output switches.
従来、この種の半導体リレー回路は、開閉する電圧をよ
り大きくしようとする場合、開閉素子であるMOSFE
Tのドレイン、ソース電極間の耐圧の高いものを用いて
いた。、また、第3図の回路図に示すように、一つのN
チャネルエンハンスメント型MOSFET Q、のソー
ス電極Sともう一つのM OS F E T Q sの
ドレイン電極りと共通接続し、MOSFET Qtのド
レイン電極りを正極出力端子11とし、M OS F
E T Q sのソース電極Sを負極開閉端子12とし
ている。つまP)2つのMOSFET Ql、Qsを直
列接続することにより、負荷電圧を分配しリレーとして
の開閉端子間耐圧を大きくする方法がとられていた。Conventionally, in this type of semiconductor relay circuit, when trying to increase the switching voltage, the switching element MOSFE
A T having a high breakdown voltage between the drain and source electrodes was used. , and as shown in the circuit diagram of FIG.
The source electrode S of the channel enhancement type MOSFET Q is commonly connected to the drain electrode of another MOSFET Qs, and the drain electrode of the MOSFET Qt is used as the positive output terminal 11.
The source electrode S of E T Q s is used as a negative switching terminal 12 . P) A method was used in which two MOSFETs Ql and Qs were connected in series to distribute the load voltage and increase the withstand voltage between the switching terminals of the relay.
この場合、D工Pパッケージにこれらの機能を収容した
場合、第4図の内部接続図に示すような構成となってい
た。In this case, if these functions were housed in the D/P package, the configuration would be as shown in the internal connection diagram of FIG. 4.
発光ダイオードD1より発光する光を受ける受光素子ペ
レット14上に、一つの光起電力ダイオードアレイD、
のアノード側電極3より、裏面がドレイン電極でリード
フレームのアイランド15にマウントされているM O
S F E T Q +のゲート電極りにポンディング
ワイヤ20が配線され、光起電力ダイオードアレイD2
のカソード電極4からM OS F E T Q lの
ソース電極Sにポンディングワイヤ21が配線され、も
う一つのMOSFET Q、がマウントされているリー
ドフレームのアイランド部16にもポンディングワイヤ
22が配線されている。さらに、もう一つの光起電力ダ
イオードアレイD、のアノード電極5からMOSFET
Qsのゲート電極Gにポンディングワイヤ23が配線
され、そのカソード電極6からMOSFET Q、ソー
ス電極Sにポンディングワイヤ24が配線され、カソー
ド電極6より出力端子の一つと連続しているリードフレ
ームのアイランド部17ヘポンデイングワイヤ25が配
線されている。One photovoltaic diode array D is placed on the light receiving element pellet 14 that receives light emitted from the light emitting diode D1.
From the anode side electrode 3, the back side is the drain electrode and is mounted on the island 15 of the lead frame
A bonding wire 20 is wired to the gate electrode of S F E T Q +, and the photovoltaic diode array D2
A bonding wire 21 is wired from the cathode electrode 4 of the MOSFET Q1 to the source electrode S of the MOSFET Q, and a bonding wire 22 is also wired to the island portion 16 of the lead frame on which the other MOSFET Q is mounted. has been done. Furthermore, from the anode electrode 5 of another photovoltaic diode array D, a MOSFET
A bonding wire 23 is wired to the gate electrode G of the MOSFET Qs, and a bonding wire 24 is wired from the cathode electrode 6 to the MOSFET Q and the source electrode S. A floating wire 25 is wired to the island portion 17.
上述した従来の半導体リレー回路は、Nチャネルエンハ
ンスメン)WMOSFETを2m直列接続するためMO
SFET素子をマウントするリードフレームの2つのア
イランドの他に出力端子となるもう一つのアイランドが
必要で、パッケージとして余分な端子が増加することに
なり実装効率が悪く、また出力端子となるのは一つのM
OSFETのドレイン電極と他方のMOSFETのソー
ス電極となるため、回路的にみて対称性がなく、配線が
複雑となる欠点がある。The conventional semiconductor relay circuit described above uses MOSFETs to connect 2 m of N-channel Enhancement (WMOSFET) in series.
In addition to the two islands of the lead frame on which the SFET element is mounted, another island is required to serve as the output terminal, which increases the number of extra terminals in the package, resulting in poor mounting efficiency. Two M
Since it serves as the drain electrode of the OSFET and the source electrode of the other MOSFET, it has the disadvantage that there is no symmetry in terms of the circuit and the wiring is complicated.
また、耐圧の高いMOSFET素子1個で回路を組んだ
場合には、MOSFETのオン抵抗RDa(。、)と耐
電圧BVDSとの間にRH(。n> ” (B VD8
) ”の関係があるので、素子の総面積が等しい場合、
数個のMOSFET素子で組んだ時と比較してオン抵抗
が高くなるという欠点がある。In addition, when a circuit is constructed using one MOSFET element with high withstand voltage, RH (.n> ” (B VD8
) ”, so if the total area of the elements is equal,
The disadvantage is that the on-resistance is higher than when it is assembled with several MOSFET elements.
本発明の目的は、このような欠点を除き、開閉スイッチ
としてNチャネルエンハンスメントMOSFETのPチ
ャネルエンハンスメントMOS FETとを用いて内部
配線を簡単化すると共に、出力スイッチの耐圧を高めた
半導体リレー回路を提供することにある。An object of the present invention is to eliminate such drawbacks, simplify internal wiring by using a P-channel enhancement MOSFET instead of an N-channel enhancement MOSFET as an open/close switch, and provide a semiconductor relay circuit that has an increased breakdown voltage of an output switch. It's about doing.
本発明の半導体リレー回路の構成は、入力電流により発
光する発光ダイオードと、この発光ダイ−オードからの
出力光を受ける第1および第2の光起電力ダイオードア
レイと、これら光起電力ダイオードに発生する電流によ
りそれぞれ駆動され出力スイッチとなるNチャネルおよ
びPチャネルの各エンハンスメント型MOSFETとを
備え、前記NチャネルMO3FETのドレインをリレー
の正極性出力端子とし、前記PチャネルMOSFETの
ドレインをそのリレーの負極性出力端子とし、前記Nチ
ャネルおよびPチャネルMOSFETの各ゲートを前記
第1および第2の光起電力ダイオードアレイのアノード
に、その各ソースをカソードにそれぞれ接続し、前記N
チャネルおよびPチャネルの各MOSFETのソースを
共通接続したことを特徴とする。The structure of the semiconductor relay circuit of the present invention includes a light emitting diode that emits light in response to an input current, first and second photovoltaic diode arrays that receive output light from the light emitting diode, and a light emitting diode that generates light in these photovoltaic diodes. N-channel and P-channel enhancement type MOSFETs are respectively driven by currents and serve as output switches, the drain of the N-channel MO3FET is used as the positive output terminal of the relay, and the drain of the P-channel MOSFET is used as the negative terminal of the relay. the gates of the N-channel and P-channel MOSFETs are connected to the anodes of the first and second photovoltaic diode arrays, and the sources thereof are connected to the cathodes of the first and second photovoltaic diode arrays;
It is characterized in that the sources of the channel and P-channel MOSFETs are commonly connected.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
入力端子1,2に発光ダイ・オード°D、が接続され、
光起電力ダイオードアレイD2のアノード電極3からN
チャネルエンハンスメント型MO3FET Q、のゲー
ト電極Gに接続し、さらにカソード電極4よりソース電
極Sに配線されている。又、光起電力ダイオードアレイ
D、のアノード電極5からPチャネルエンハンスメント
型MOSFETQ2のソース電極Sに、カソード電極6
よりゲート電極Gに配線されている。A light emitting diode °D is connected to input terminals 1 and 2,
Anode electrode 3 to N of photovoltaic diode array D2
It is connected to the gate electrode G of the channel enhancement type MO3FET Q, and further wired from the cathode electrode 4 to the source electrode S. Further, a cathode electrode 6 is connected from the anode electrode 5 of the photovoltaic diode array D to the source electrode S of the P-channel enhancement type MOSFET Q2.
It is wired to the gate electrode G.
又、光起電力ダイオードアレイD2.D3のアノード電
極3,5とカソード電極4,6と並列に放電用抵抗Rl
、 R2が接続されており、さらにNチャネルエンハン
スメント型M OS F E T Q 1のトレイン’
[iD、!−Pチャネルエンハンスメント型MOSFE
T Q2のドレイン電極りとは、それぞれ正極性出力端
子11.負極性出力端子12となっている。モしてNチ
ャネルエンハンスメントMj1M OS F E T
Q 1およびPチャネルエンハンスメント型M OS
F E T Q 2の各ソース電極Sは共通接続され
ている。Moreover, photovoltaic diode array D2. A discharge resistor Rl is connected in parallel to the anode electrodes 3, 5 and cathode electrodes 4, 6 of D3.
, R2 are connected, and a train of N-channel enhancement type MOS FET Q1 is connected.
[ID,! -P channel enhancement type MOSFE
The drain electrode of TQ2 is the positive output terminal 11. It serves as a negative polarity output terminal 12. N-channel enhancement Mj1M OS FET
Q1 and P channel enhancement type MOS
The respective source electrodes S of FETQ2 are commonly connected.
次にこの回路の動作について説明する。Next, the operation of this circuit will be explained.
入力端子1,2間に入力信号が流れると、発光ダイオー
ドD1が発光し、この光が光起電力ダイオードアレイD
z、Dsを照らし、発生した光電流にてNチャネルエン
ハンスメント型MOSFETQ1およびPチャネル型エ
ンハンスメント型MO3FETQ2のゲート・ソース間
容量を充電し、それぞれのMOSFETをオン状態とさ
せる。この状態においては外部負荷よりの電流は正極性
出力端子11より流入し、負極性出力端子12より流出
する。When an input signal flows between input terminals 1 and 2, the light emitting diode D1 emits light, and this light is transmitted to the photovoltaic diode array D.
z and Ds, and the generated photocurrent charges the gate-source capacitance of the N-channel enhancement type MOSFET Q1 and the P-channel enhancement type MO3FET Q2, turning each MOSFET into an on state. In this state, a current from an external load flows into the positive output terminal 11 and flows out from the negative output terminal 12.
また、入力信号のない場合は、2つのMOSFET Q
、、Q、はオフ状態となるので、外9部負荷の電圧は2
つのMOSFETのドレイン・ソース間耐圧の和により
阻止され負荷には電流が流れない。Also, if there is no input signal, two MOSFET Q
,,Q, are in the off state, so the voltage of the external load is 2.
This is blocked by the sum of the drain-source breakdown voltages of the two MOSFETs, and no current flows to the load.
また、MOSFETのオン状態からオフ状態、又オフ状
態よりオン状態へ移行する時、このMOSFETのター
ンオン、ターンオフ時間に差があると、負荷回路の電圧
が片側のMOSFETだけに印加されることがある。そ
のためパルス性電圧に耐えうるMOSFETを選ぶこと
も重要である。Also, when a MOSFET transitions from an on state to an off state, or from an off state to an on state, if there is a difference in the turn-on and turn-off times of this MOSFET, the voltage of the load circuit may be applied to only one side of the MOSFET. . Therefore, it is also important to select a MOSFET that can withstand pulsed voltage.
さて次に本実施例のDIPパッケージの内部接続図を説
明する6
発光ダイオードD1より光を受ける発光素子ペレッ)1
4上に一つの光起電力ダイオードアレイD2のアノード
電極3から、裏面がドレイン電極でリードフレームのア
イランド15にマウントされているNチャネルエンハン
スメント型MOSFET Q、のゲート電極Gにポンデ
ィングワイヤ20が、光起電力ダイオードアレイD、の
カソード電極4からソース電極Sにポンディングワイヤ
21が配線されている。又、受光素子ベレッ)14上の
もう一つの光起電力ダイオードアレイD、のアノード電
極5より、裏面がドレイン電極でリードフレームのアイ
ランド16にマウントされているPチャネルエンハンス
メント型M OS F E T Q 2のソース電極S
にポンディングワイヤ22が、カソード電極6よりゲー
ト電極Gにポンディングワイヤ23が配線されている。Next, the internal connection diagram of the DIP package of this embodiment will be explained.
A bonding wire 20 is connected from the anode electrode 3 of one photovoltaic diode array D2 on the photovoltaic diode array D2 to the gate electrode G of an N-channel enhancement type MOSFET Q, whose back surface is the drain electrode and is mounted on the island 15 of the lead frame. A bonding wire 21 is wired from the cathode electrode 4 of the photovoltaic diode array D to the source electrode S. Further, from the anode electrode 5 of another photovoltaic diode array D on the light receiving element bezel 14, a P-channel enhancement type MOSFET Q whose back surface is a drain electrode and is mounted on the island 16 of the lead frame is connected. 2 source electrode S
A bonding wire 22 is wired to the gate electrode G, and a bonding wire 23 is wired from the cathode electrode 6 to the gate electrode G.
以上説明したように本発明は、出力スイッチとしてNチ
ャネルエンハンスメント型MOSFETとPチャネル型
エンハンスメント型MOSFETとを対称的に組み合わ
せることにより、内部配線が簡単で、かつ出力スイッチ
の耐圧を高めた半導体リレー回路を得られるという効果
がある。As explained above, the present invention provides a semiconductor relay circuit that symmetrically combines an N-channel enhancement type MOSFET and a P-channel enhancement type MOSFET as an output switch, thereby simplifying internal wiring and increasing the withstand voltage of the output switch. There is an effect that you can obtain.
第1図は本発明の一実施例の回路図、第2図は第1図の
半導体リレーの内部接続図、第3図は従来の半導体リレ
ーの一例の回路図、第4図は第3図の内部接続図である
。
Dl・・・・・・発光ダイオード、D2.Dl・・・・
・光起電力ダイオードアレイ% Qll Q3・・・・
・・Nチャネルエンハンスメント型M OS F E
T 、 Q 1・・・・・Pチャネルエンハンスメント
mMo S F E T −R1,R2・・・・・・放
電抵抗、1,2・・・・・・入力端子、3,5・・・・
・・アノード電極、4,6・・・・・・カソード電極、
11・・・・・・正極性出力端子、12・・・・・・負
極性出力端子、14・・・・・・受光素子ペレット、1
5〜エフ・・・・・・リードフレームアイランド部、2
0〜25・・・・・・ポンディングワイヤ。Fig. 1 is a circuit diagram of an embodiment of the present invention, Fig. 2 is an internal connection diagram of the semiconductor relay shown in Fig. 1, Fig. 3 is a circuit diagram of an example of a conventional semiconductor relay, and Fig. 4 is a circuit diagram of an example of the conventional semiconductor relay. FIG. Dl... Light emitting diode, D2. Dl...
・Photovoltaic diode array% Qll Q3...
・・N-channel enhancement type MOS F E
T, Q 1...P channel enhancement mMo S F E T -R1, R2...Discharge resistance, 1, 2...Input terminal, 3, 5...
...Anode electrode, 4,6...Cathode electrode,
11... Positive polarity output terminal, 12... Negative polarity output terminal, 14... Light receiving element pellet, 1
5~F...Lead frame island section, 2
0-25...Ponding wire.
Claims (1)
イオードからの出力光を受ける第1および第2の光起電
力ダイオードアレイと、これら光起電力ダイオードに発
生する電流によりそれぞれ駆動され出力スイッチとなる
NチャネルおよびPチャネルの各エンハンスメント型M
OSFETとを備え、前記NチャネルMOSFETのド
レインをリレーの正極性出力端子とし、前記Pチャネル
MOSFETのドレインをそのリレーの負極性出力端子
とし、前記NチャネルおよびPチャネルMOSFETの
各ゲートを前記第1および第2の光起電力ダイオードア
レイのアノードに、その各ソースをカソードにそれぞれ
接続し、前記NチャネルおよびPチャネルの各MOSF
ETのソースを共通接続したことを特徴とする半導体リ
レー回路。A light emitting diode that emits light based on an input current, first and second photovoltaic diode arrays that receive output light from the light emitting diode, and an N channel that is driven by the current generated in these photovoltaic diodes and serves as an output switch. and each enhancement type M of the P channel
OSFET, the drain of the N-channel MOSFET is used as the positive output terminal of the relay, the drain of the P-channel MOSFET is used as the negative output terminal of the relay, and each gate of the N-channel and P-channel MOSFET is connected to the first and an anode of a second photovoltaic diode array, each of which has its respective source connected to its cathode, and each of said N-channel and P-channel MOSFETs.
A semiconductor relay circuit characterized in that ET sources are commonly connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181730A JPH0346410A (en) | 1989-07-13 | 1989-07-13 | Semiconductor relay circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181730A JPH0346410A (en) | 1989-07-13 | 1989-07-13 | Semiconductor relay circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0346410A true JPH0346410A (en) | 1991-02-27 |
Family
ID=16105884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1181730A Pending JPH0346410A (en) | 1989-07-13 | 1989-07-13 | Semiconductor relay circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0346410A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0910169A2 (en) * | 1997-10-17 | 1999-04-21 | Nec Corporation | FET device for use in solid-state relay |
-
1989
- 1989-07-13 JP JP1181730A patent/JPH0346410A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0910169A2 (en) * | 1997-10-17 | 1999-04-21 | Nec Corporation | FET device for use in solid-state relay |
EP0910169A3 (en) * | 1997-10-17 | 2000-12-06 | Nec Corporation | FET device for use in solid-state relay |
US6172552B1 (en) | 1997-10-17 | 2001-01-09 | Nec Corporation | FET device for use in solid-state relay |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2733796B2 (en) | Switch circuit | |
US4564770A (en) | Solid state relay with fast turnoff | |
US4737667A (en) | Driving circuitry for a MOSFET having a source load | |
DE60122626D1 (en) | Two-terminal semiconductor overcurrent protection | |
ATE397322T1 (en) | STANDARD CMOS HIGH VOLTAGE PUSH PUSH DRIVER | |
US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
JPH0346410A (en) | Semiconductor relay circuit | |
US4423330A (en) | Normally off bilateral switch | |
JPS632422A (en) | Solid-state relay | |
JPH10308529A (en) | Semiconductor relay | |
JP2694808B2 (en) | Solid state relay | |
JPH03286620A (en) | Semiconductor relay | |
JPS63208322A (en) | Solid-state relay | |
JPH0529909A (en) | Optical microswitch | |
JPH02174419A (en) | Solid-state relay circuit | |
JP2003249676A (en) | Optically coupled semiconductor relay device | |
JPH11298310A (en) | Solid-state relay | |
JPS62195918A (en) | Semiconductor relay circuit | |
JP2757438B2 (en) | Optically coupled relay circuit | |
JPH0420010A (en) | Optical coupling type relay circuit | |
JPH05206507A (en) | Solid state relay | |
JPH05206508A (en) | Solid state relay | |
JPS63236411A (en) | Solid-state relay | |
JP2002026710A (en) | Switching circuit, relay circuit and its drive method | |
JP2007281934A (en) | Semiconductor relay |