JPH0346038A - Real chip mounting system - Google Patents

Real chip mounting system

Info

Publication number
JPH0346038A
JPH0346038A JP18172789A JP18172789A JPH0346038A JP H0346038 A JPH0346038 A JP H0346038A JP 18172789 A JP18172789 A JP 18172789A JP 18172789 A JP18172789 A JP 18172789A JP H0346038 A JPH0346038 A JP H0346038A
Authority
JP
Japan
Prior art keywords
chip
real
real chip
signal bus
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18172789A
Other languages
Japanese (ja)
Inventor
Katsunori Yamazaki
克則 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18172789A priority Critical patent/JPH0346038A/en
Publication of JPH0346038A publication Critical patent/JPH0346038A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To reduce the manhour of preparation before simulation is started by selecting a necessary signal bus among plural real chip signal buses. CONSTITUTION:When a chip which is required for executing simulation is selected, a real chip signal bus control line 4 controls a real chip signal bus control part 1, connects only the signal bus of the required chip among the real chip signal buses 61-6n to an external signal bus 5. Then, signals are transferred between the chip and a simulator so as to execute simulation using the real chip. Since the signal bus of the chip required for simulation is selected among plural real chip signal buses 61-6n, the manhour of preparation can be reduced before simulation is started.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はハードウェアシミュレータのリアルチップ搭載
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a real chip mounting system for a hardware simulator.

〔従来の技術〕[Conventional technology]

従来、この種のハードウェアシミュレータのリアルチッ
プ搭載方式は、1つのリアルチップ搭載用ボードに1〜
D個のリアルチップを搭載し、必要に応じてリアルチッ
プ搭載ボードまたはリアルチップを差し替えて使用して
いた。
Traditionally, this type of hardware simulator's real chip mounting method has been to mount one to one real chip on one real chip mounting board.
It was equipped with D real chips and was used by replacing the real chip mounting board or real chips as necessary.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のリアルチップ搭載方式は、シミューレー
ションを開始する前にリアルチップの搭載、シミュレー
タ側の信号ビンとリアルチップの接続および電源配線を
行なわなければならないので、シミュレーションを開始
する前に多大な工数がかかる欠点がある。
The conventional real chip mounting method described above requires mounting the real chip, connecting the signal bins on the simulator side to the real chip, and wiring the power supply before starting the simulation. The disadvantage is that it requires a lot of man-hours.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のリアルチップ搭載方式は、ハードウェアシミュ
レータのリアルチップ搭載方式において、リアルチップ
用信号バス制御部と、リアルチップ搭載部と、リアルチ
ップ用電源供給線と、リアルチップ用信号バス制御線と
、外部信号バスと、複数のリアルチップ用信号バスとを
備え、前記複数のリアルチップ用信号バスの中からシミ
ュレーションに必要なチップの信号バスを選択すること
を特徴とする。
The real chip mounting method of the present invention includes a real chip signal bus control section, a real chip mounting section, a real chip power supply line, and a real chip signal bus control line in the real chip mounting method of a hardware simulator. , comprising an external signal bus and a plurality of real-chip signal buses, and selects a chip signal bus necessary for simulation from among the plurality of real-chip signal buses.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

リアルチップ搭載用ボード7にはリアルチップ用信号バ
ス61〜6n、リアルチップ用電源供給線3.リアルチ
ップ用信号バス制御線4および外部信号バス5がリアル
チップ搭載部21〜2nとリアルチップ用信号バス制御
部1との間に予め配線されている。リアルチップ搭載部
21〜2nにはチップを搭載しておき各チップにはリア
ルチップ用電源供給線3により電源とグランドが供給さ
れている。
The real chip mounting board 7 includes real chip signal buses 61 to 6n, real chip power supply lines 3. A real chip signal bus control line 4 and an external signal bus 5 are wired in advance between the real chip mounting sections 21 to 2n and the real chip signal bus control section 1. Chips are mounted on the real chip mounting parts 21 to 2n, and each chip is supplied with power and ground through a real chip power supply line 3.

シミュレーションを実行する上で必要とするチップを選
択する場合は、リアルチップ用信号バス制御線4により
、リアルチップ用信号バス制御部1を制御して、リアル
チップ用信号バス61〜6nのうち必要とするチップの
信号バスだけを外部信号バスラに接続し、チップとシミ
ュレータとの間で信号の授受が行ない、リアルチップを
用いたシミュレーションを実行する。
When selecting a chip required for executing a simulation, control the real chip signal bus control unit 1 using the real chip signal bus control line 4 to select the necessary chip from among the real chip signal buses 61 to 6n. Only the signal bus of the chip to be used is connected to an external signal busler, signals are exchanged between the chip and the simulator, and a simulation using a real chip is executed.

なお、シミュレーションに使用していないチップにも電
源が供給されているが、それらのチップはリアルチップ
用信号バス制御部1により外部信号バスラと完全に切り
離されているので、動作しているチップに悪影響はない
Note that power is also supplied to chips that are not used in the simulation, but these chips are completely separated from the external signal bus controller by the real chip signal bus control unit 1, so no power is supplied to the chips that are operating. There are no negative effects.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、複数のリアルチップ用信
号バスの中から必要な信号バスを選択することにより、
シミュレーションを開始する前に、リアルチップの搭載
、シミュレータ側の信号ピンとリアルチップの接続およ
び電源配線を行なう必要が無いので、シミュレーション
を開始する前の準備工数を削減できる効果がある。また
、1枚のリアルチップ搭載ボードに複数のチップの搭載
することができるので、リアルチップ搭載ボードの共用
化が図れる。
As explained above, the present invention enables the selection of a necessary signal bus from a plurality of signal buses for real chips.
Since there is no need to mount a real chip, connect signal pins on the simulator side to the real chip, and perform power wiring before starting a simulation, there is an effect that the number of preparation steps before starting a simulation can be reduced. Furthermore, since a plurality of chips can be mounted on one real chip mounting board, the real chip mounting board can be shared.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図である。 〕・・・リアルチップ用信号バス制御部、21〜2n・
・・リアルチップ搭載部、3・・・リアルチップ用電源
供給線、4・・・リアルチップ用信号バス制御線、5・
・・外部信号バス、61〜6n・・・リアルチップ用信
号バス、7・・・リアルチップ搭載用ボード。
FIG. 1 is a block diagram of one embodiment of the present invention. ]...Real chip signal bus control section, 21~2n・
...Real chip mounting part, 3. Power supply line for real chip, 4. Signal bus control line for real chip, 5.
...External signal bus, 61-6n...Signal bus for real chip, 7...Board for mounting real chip.

Claims (1)

【特許請求の範囲】[Claims] ハードウェアシミュレータのリアルチップ搭載方式にお
いて、リアルチップ用信号バス制御部と、リアルチップ
搭載部と、リアルチップ用電源供給線と、リアルチップ
用信号バス制御線と、外部信号バスと、複数のリアルチ
ップ用信号バスとを備え、前記複数のリアルチップ用信
号バスの中からシミュレーションに必要なチップの信号
バスを選択することを特徴とするリアルチップ搭載方式
In the real chip mounting method of a hardware simulator, there is a signal bus control section for the real chip, a real chip mounting section, a power supply line for the real chip, a signal bus control line for the real chip, an external signal bus, and multiple real A real chip mounting method, comprising a signal bus for a chip, and selecting a signal bus for a chip necessary for simulation from among the plurality of signal buses for real chips.
JP18172789A 1989-07-13 1989-07-13 Real chip mounting system Pending JPH0346038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18172789A JPH0346038A (en) 1989-07-13 1989-07-13 Real chip mounting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18172789A JPH0346038A (en) 1989-07-13 1989-07-13 Real chip mounting system

Publications (1)

Publication Number Publication Date
JPH0346038A true JPH0346038A (en) 1991-02-27

Family

ID=16105827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18172789A Pending JPH0346038A (en) 1989-07-13 1989-07-13 Real chip mounting system

Country Status (1)

Country Link
JP (1) JPH0346038A (en)

Similar Documents

Publication Publication Date Title
JPH1185219A (en) Programmable controller
JPH0346038A (en) Real chip mounting system
JPH0393494A (en) Group operation of inverter
JPS62105594A (en) Plural equipments group control system
JP2612636B2 (en) I / O terminal unit
JP2773846B2 (en) Electronic control wiring system
JPS5953583B2 (en) switching device
JP2735019B2 (en) How to debug
JPS62160543A (en) Emulator
JPS61105251A (en) Control device of electric furnishing in vehicle
JPH11154296A (en) Interface board
JPS5952330A (en) Interface circuit
JPH06161987A (en) Simulator for controller
JPS61231646A (en) Diagnosis system for input and output controller
JPH02114416A (en) System of suppressing current consumption of hold type relay
JP2661364B2 (en) Test circuit method
JPH04213489A (en) Simulation data input device
JPS6353607A (en) Computer numerical controller
JPS647148A (en) Processor
JPS60204062A (en) Multidata processing system
JPS6020651A (en) Control system of optical multiplex transmitter
JPH05242056A (en) Unit control system
JPH01263322A (en) Control device for construction machine
JPS60140402A (en) Measurement controller of duplicating system of central processing unit
JPH0212357A (en) Bus control system