JPH0345926A - アクティブマトリックス―アドレス指定液晶表示装置 - Google Patents
アクティブマトリックス―アドレス指定液晶表示装置Info
- Publication number
- JPH0345926A JPH0345926A JP2178520A JP17852090A JPH0345926A JP H0345926 A JPH0345926 A JP H0345926A JP 2178520 A JP2178520 A JP 2178520A JP 17852090 A JP17852090 A JP 17852090A JP H0345926 A JPH0345926 A JP H0345926A
- Authority
- JP
- Japan
- Prior art keywords
- row
- active matrix
- liquid crystal
- conductors
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 24
- 239000004020 conductor Substances 0.000 claims abstract description 166
- 239000000463 material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000002950 deficient Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- -1 ITO Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は各々が第１および第２の離間された電極並びに
その間の液晶を有し、かつ各々が表示素子にデータ信号
を供給するスイッチング信号によって作動し得る２つの
トランジスタと関連する表示素子の行および列アレイと
、行および列導体の組とを具え、この導体組にはその端
部に接続された行および列駆動回路によってそれぞれス
イッチング゛信号およびデータ信号を供給し、１行の各
表示素子の２つのトランジスタをそれぞれ２つの異なる
行導体にそれぞれ接続して成るアクティブマトリックス
−アドレス指定液晶表示装置に関するものである。
その間の液晶を有し、かつ各々が表示素子にデータ信号
を供給するスイッチング信号によって作動し得る２つの
トランジスタと関連する表示素子の行および列アレイと
、行および列導体の組とを具え、この導体組にはその端
部に接続された行および列駆動回路によってそれぞれス
イッチング゛信号およびデータ信号を供給し、１行の各
表示素子の２つのトランジスタをそれぞれ２つの異なる
行導体にそれぞれ接続して成るアクティブマトリックス
−アドレス指定液晶表示装置に関するものである。
（従来の技術）
トランジスタを、バルクトランジスタ、例えば、装置の
半導体基板に形成されたＭＯ８型電界効果トランジスタ
（ＭＯＳＦＥＴ）、または、大面積表示装置に対しては
ガラス基板に堆積された薄膜トランジスタとし得る上述
したアクティブマトリックス−アドレス指定液晶表示装
置は英国特許願ＧＢ−Ａ−２１１５１９９号明細書から
既知である。この装置によれば、各表示素子に対するス
イッチとして作動する単一トランジスタを用いる表示装
置の簡単な形状に亘り有利である。この簡単な形状では
、同一列の全部のトランジスタのソース電極を１組の列
導体の個別の導体に接続して、この１組の列導体にデー
タ信号を供給するとともに同一行の全部のトランジスタ
のゲート電極を１組の行導体の個別の導体に接続してこ
の１組の行導体にスイッチング（ゲーティング）電圧を
供給してトランジスタのスイッチングを制御し得るよう
にする。各表示素子の電極を個別のトランジスタのドレ
イン電極に結合する。行導体は１度に１回走査して各行
のトランジスタの全部を順次にターンオンし得るように
し、この際データ信号は各行に対し同期して適宜に順次
供給して表示を構成し得るようにするとともにトランジ
スタはこれらが次に走査されるまでの期間に表示素子を
分離し得るようにする。これがため、任意の表示素子の
性能は個別のトランジスタおよびアドレス導体の適宜の
作動に依存する。
半導体基板に形成されたＭＯ８型電界効果トランジスタ
（ＭＯＳＦＥＴ）、または、大面積表示装置に対しては
ガラス基板に堆積された薄膜トランジスタとし得る上述
したアクティブマトリックス−アドレス指定液晶表示装
置は英国特許願ＧＢ−Ａ−２１１５１９９号明細書から
既知である。この装置によれば、各表示素子に対するス
イッチとして作動する単一トランジスタを用いる表示装
置の簡単な形状に亘り有利である。この簡単な形状では
、同一列の全部のトランジスタのソース電極を１組の列
導体の個別の導体に接続して、この１組の列導体にデー
タ信号を供給するとともに同一行の全部のトランジスタ
のゲート電極を１組の行導体の個別の導体に接続してこ
の１組の行導体にスイッチング（ゲーティング）電圧を
供給してトランジスタのスイッチングを制御し得るよう
にする。各表示素子の電極を個別のトランジスタのドレ
イン電極に結合する。行導体は１度に１回走査して各行
のトランジスタの全部を順次にターンオンし得るように
し、この際データ信号は各行に対し同期して適宜に順次
供給して表示を構成し得るようにするとともにトランジ
スタはこれらが次に走査されるまでの期間に表示素子を
分離し得るようにする。これがため、任意の表示素子の
性能は個別のトランジスタおよびアドレス導体の適宜の
作動に依存する。
（発明が解決しようとする課題）
表示区域が大きく増大するにつれて、表示素子の数、従
って、所望のスイッチングトランジスタの数が対応して
増大するようになる。
って、所望のスイッチングトランジスタの数が対応して
増大するようになる。
これがため、大面積の表示装置を形成し、する問題が生
じてくる。また、行導体が断線しまたはトランジスタが
欠陥すると、装置は不良品となる。
じてくる。また、行導体が断線しまたはトランジスタが
欠陥すると、装置は不良品となる。
欠陥の性質によっては、トランジスタが１つでも欠陥に
なると、表示装置の完全な行および列を使用し得なくな
る。
なると、表示装置の完全な行および列を使用し得なくな
る。
個別の異なる行導体に接続された各表示素子に対し２つ
のトランジスタを有する英国特許願ＧＳ−Ａ−２１１５
１９９号明細書に記載したこの種の表示装置は成る程度
の故障公差を有する。上述した特定の配置では各行導体
を表示素子の２つの隣接行に関連するトランジスタに接
続して、実際に各行導体が表示素子の２つの行により共
有されるようにする。
のトランジスタを有する英国特許願ＧＳ−Ａ−２１１５
１９９号明細書に記載したこの種の表示装置は成る程度
の故障公差を有する。上述した特定の配置では各行導体
を表示素子の２つの隣接行に関連するトランジスタに接
続して、実際に各行導体が表示素子の２つの行により共
有されるようにする。
１つの表示素子を考慮し、関連するトランジスタおよび
その個別の行導体の双方が故障していないものとすると
、１つのトランジスタが作動して表示素子に１行アドレ
ス周期中データ信号電圧をロードし、その後次の行アド
レス周期生能のトランジスタを作動させてデータ電圧に
補正データ信号電圧をほぼ同時に重ね書きする。１つの
トランジスタまたは欠陥品への接続並びに開放回路への
接続の場合には、装置は単一トランジスタの駆動の場合
のように作動する。池のトランジスタが欠陥となり、回
路を開放する場合には、隣接表示素子に対する情報がこ
の素子に書込まれ、重ね書きされなくなる。これがため
、故障の場合に表示素子が、この素子に対する特定の効
果とは相違して、他の素子と同様の表示効果を生じるよ
うになる場合でも、これは視聴者にとって識別し得ない
ものであり、許容し得る表示が生じるようになる。
その個別の行導体の双方が故障していないものとすると
、１つのトランジスタが作動して表示素子に１行アドレ
ス周期中データ信号電圧をロードし、その後次の行アド
レス周期生能のトランジスタを作動させてデータ電圧に
補正データ信号電圧をほぼ同時に重ね書きする。１つの
トランジスタまたは欠陥品への接続並びに開放回路への
接続の場合には、装置は単一トランジスタの駆動の場合
のように作動する。池のトランジスタが欠陥となり、回
路を開放する場合には、隣接表示素子に対する情報がこ
の素子に書込まれ、重ね書きされなくなる。これがため
、故障の場合に表示素子が、この素子に対する特定の効
果とは相違して、他の素子と同様の表示効果を生じるよ
うになる場合でも、これは視聴者にとって識別し得ない
ものであり、許容し得る表示が生じるようになる。
原理的にはこの技術によってトランジスタまたは行導体
の開放回路を補正または部分的に補正することができる
。しかし、行導体がその長さに沿うある点で開放回路と
なり、即ち、例えば不連続となる場合には、行導体のこ
の不連続以外の区分に関連する表示素子に対し表示品質
の問題が生じるようになる。
の開放回路を補正または部分的に補正することができる
。しかし、行導体がその長さに沿うある点で開放回路と
なり、即ち、例えば不連続となる場合には、行導体のこ
の不連続以外の区分に関連する表示素子に対し表示品質
の問題が生じるようになる。
本発明は上述した欠陥公差を改善するようにした上述し
た種類のアクティブマトリックス−アドレス指定液晶表
示装置を提供することをその目的とする。
た種類のアクティブマトリックス−アドレス指定液晶表
示装置を提供することをその目的とする。
（課題を解決するための手段）
本発明は各々が第１および第２の離間された電極並びに
その間の液晶を有し、かつ各々が表示素子にデータ信号
を供給するスイッチング信号によって作動し得る２つの
トランジスタと関連する表示素子の行および列アレイと
、行および列導体の組とを具え、この導体組にはその端
部に接続された行および列駆動回路によってそれぞれス
イッチング信号およびデータ信号を供給し、１行の各表
示素子の２つのトランジスタをそれぞれ２つの異なる行
導体にそれぞれ接続して成るアクティブマトリックス−
アドレス指定液晶表示装置において、行導体は各々を前
記行駆動回路とは反対側の端部で所定電位点に抵抗を経
て接続するようにしたことを特徴とする。
その間の液晶を有し、かつ各々が表示素子にデータ信号
を供給するスイッチング信号によって作動し得る２つの
トランジスタと関連する表示素子の行および列アレイと
、行および列導体の組とを具え、この導体組にはその端
部に接続された行および列駆動回路によってそれぞれス
イッチング信号およびデータ信号を供給し、１行の各表
示素子の２つのトランジスタをそれぞれ２つの異なる行
導体にそれぞれ接続して成るアクティブマトリックス−
アドレス指定液晶表示装置において、行導体は各々を前
記行駆動回路とは反対側の端部で所定電位点に抵抗を経
て接続するようにしたことを特徴とする。
これがため、行導体の１つがその長さに沿い不連続部分
を有する場合には予定電位への接続を行うことによって
、不連続部分以外の区分に対するこのラインの電位があ
るレベルに保持されるようになり、このレベルはこの区
分に関連するトランジスタを“オフ”状態にする保持す
るに充分となるように選定する。この所定電位の値は抵
抗値およびトランジスタの動作特性に関連させて選定す
るのが好適である。かかる接続のない場合には不連続部
分以外の行導体の区分はフローティング除去され、かつ
、例えばソースおよびゲート間の特にトランジスタ漏洩
により、ゲートの接続されたトランジスタが完全に“オ
フ状態”□とならない電圧にフローティングされ、これ
により順次の行アドレス周期中正しくないデータ信号で
ロードされるようになり、誤りのある表示効果を生じる
ようになる。かかる効果をは実際に観察されるようにな
る。本発明によれば、かようにして行導体がフローティ
ングするのを防止し、従って、更に欠陥公差をもたらす
ようになる。行導体の不連続区分に関連する表示素子は
池の関連する行導体に接続されたトランジスタの作動に
よって許容し得る表示を発生するようになる。行導体に
接続されたトランジスタのゲートの電圧が変化するのを
防止するために、前記抵抗の値は行導体の抵抗よりも充
分に高くなるように選定する。行導体の抵抗の値は行導
体を形成するために用いる技術に依存するようになる。
を有する場合には予定電位への接続を行うことによって
、不連続部分以外の区分に対するこのラインの電位があ
るレベルに保持されるようになり、このレベルはこの区
分に関連するトランジスタを“オフ”状態にする保持す
るに充分となるように選定する。この所定電位の値は抵
抗値およびトランジスタの動作特性に関連させて選定す
るのが好適である。かかる接続のない場合には不連続部
分以外の行導体の区分はフローティング除去され、かつ
、例えばソースおよびゲート間の特にトランジスタ漏洩
により、ゲートの接続されたトランジスタが完全に“オ
フ状態”□とならない電圧にフローティングされ、これ
により順次の行アドレス周期中正しくないデータ信号で
ロードされるようになり、誤りのある表示効果を生じる
ようになる。かかる効果をは実際に観察されるようにな
る。本発明によれば、かようにして行導体がフローティ
ングするのを防止し、従って、更に欠陥公差をもたらす
ようになる。行導体の不連続区分に関連する表示素子は
池の関連する行導体に接続されたトランジスタの作動に
よって許容し得る表示を発生するようになる。行導体に
接続されたトランジスタのゲートの電圧が変化するのを
防止するために、前記抵抗の値は行導体の抵抗よりも充
分に高くなるように選定する。行導体の抵抗の値は行導
体を形成するために用いる技術に依存するようになる。
従来はかかる行導体は、ＩＴＯ，ドープされたポリシリ
コン、広範囲に異なる抵抗値を有するアルミニウムまた
はシリサイドのような金属とすることができる。
コン、広範囲に異なる抵抗値を有するアルミニウムまた
はシリサイドのような金属とすることができる。
かかる抵抗値は、装置の共通基板の行アドレス導体とと
もに設けるのが特に好適である。またこれら抵抗は抵抗
材料の堆積層から基板上に、行導体、トランジスタ、ま
たは、素子電極と同時に形成することができる。この目
的のために、抵抗を構成するように選定した材料は、ト
ランジスタ、素子電極またはアドレス導体の製造に用い
る技術に依存する。例えば、アドレス導体または表示素
子電極にＩＴＯを用いる場合には抵抗をＩＴＯから製造
するとともに、行導体を例えば単一堆積層からの画成に
よってＩＴＯにより製造する場合には、行導体とともに
集積化することができる。必要な抵抗値を得るためには
、抵抗を行導体よりも狭い幅の細条の形態とすることが
でき、また、メアンダパターンの形態に延在して全体の
長さを最小とすることができる。
もに設けるのが特に好適である。またこれら抵抗は抵抗
材料の堆積層から基板上に、行導体、トランジスタ、ま
たは、素子電極と同時に形成することができる。この目
的のために、抵抗を構成するように選定した材料は、ト
ランジスタ、素子電極またはアドレス導体の製造に用い
る技術に依存する。例えば、アドレス導体または表示素
子電極にＩＴＯを用いる場合には抵抗をＩＴＯから製造
するとともに、行導体を例えば単一堆積層からの画成に
よってＩＴＯにより製造する場合には、行導体とともに
集積化することができる。必要な抵抗値を得るためには
、抵抗を行導体よりも狭い幅の細条の形態とすることが
でき、また、メアンダパターンの形態に延在して全体の
長さを最小とすることができる。
トランジスタとしてアモルファスシリコン薄膜トランジ
スタ（ＴＰＴ）を用いる表示装置に対しては、抵抗は好
適にドープしたアモルファスシリコンから製造すること
ができる。また、材料の感光特性の利点を考慮する場合
には、表示装置の背景光にさらされる未ドープアモルフ
ァスシリコン材料をも用いることができる。
スタ（ＴＰＴ）を用いる表示装置に対しては、抵抗は好
適にドープしたアモルファスシリコンから製造すること
ができる。また、材料の感光特性の利点を考慮する場合
には、表示装置の背景光にさらされる未ドープアモルフ
ァスシリコン材料をも用いることができる。
ポリシリコン薄膜トランジスタに例えば金属またはシリ
サイド行導体を用いる表示装置では、同様に抵抗をドー
プされたポリシリコン材料を用いて造ることができる。
サイド行導体を用いる表示装置では、同様に抵抗をドー
プされたポリシリコン材料を用いて造ることができる。
上述した考察の全てにおいて抵抗を設けるのは極めて簡
単である。その理由は装置の他の標準素子の画成と同時
に適宜の延在する写真食刻画成のほかは余分の処理を殆
ど必要としないからである。
単である。その理由は装置の他の標準素子の画成と同時
に適宜の延在する写真食刻画成のほかは余分の処理を殆
ど必要としないからである。
表示装置の１例では、抵抗の行導体とは反対側を導体手
段を経て所定電位源に接続する。例えば、各抵抗から共
通レールまで延在する導体ラインを基板上に形成し、こ
の共通レールに１つ以上の接点パッドを経て電圧を供給
し、この電圧が駆動回路により行導体に供給される信号
から分離されるようにする。この配置によって設けた抵
抗の値にある程度の柔軟性を持たせることができる。
段を経て所定電位源に接続する。例えば、各抵抗から共
通レールまで延在する導体ラインを基板上に形成し、こ
の共通レールに１つ以上の接点パッドを経て電圧を供給
し、この電圧が駆動回路により行導体に供給される信号
から分離されるようにする。この配置によって設けた抵
抗の値にある程度の柔軟性を持たせることができる。
他の例では、前記抵抗または抵抗の個別の群をその前記
行導体とは反対側で導電手段によって相互接続し、これ
により前記所定の電位を前記行駆動回路により前記行導
体に供給される瞬時駆動信号によって決めるようにする
。導体手段は例えば導電ラインを具え、この導電ライン
を行導体と同時に形成することができる。従って、任意
の所定時には、通常の駆動手段を用いる際行駆動回路に
よって１つの行導体にのみ比較的高い電位、即ち、選択
電圧を供給する。池の行導体の全部は、行駆動回路によ
って決まり、これら他の行導体に結合されたトランジス
タをその“オフ”状態に保持するに充分な低い電位とす
る。任意時点に行導体に現れる電圧の平均値が低いと云
う事実を用いることにより、行導体が不連続である場合
に抵抗間の相互接続を行うことによって駆動回路から分
離された行導体の区分の電位が低くなり、従ってこの区
分に結合されたトランジスタをオフ状態に保持すること
ができる。
行導体とは反対側で導電手段によって相互接続し、これ
により前記所定の電位を前記行駆動回路により前記行導
体に供給される瞬時駆動信号によって決めるようにする
。導体手段は例えば導電ラインを具え、この導電ライン
を行導体と同時に形成することができる。従って、任意
の所定時には、通常の駆動手段を用いる際行駆動回路に
よって１つの行導体にのみ比較的高い電位、即ち、選択
電圧を供給する。池の行導体の全部は、行駆動回路によ
って決まり、これら他の行導体に結合されたトランジス
タをその“オフ”状態に保持するに充分な低い電位とす
る。任意時点に行導体に現れる電圧の平均値が低いと云
う事実を用いることにより、行導体が不連続である場合
に抵抗間の相互接続を行うことによって駆動回路から分
離された行導体の区分の電位が低くなり、従ってこの区
分に結合されたトランジスタをオフ状態に保持すること
ができる。
抵抗の群のみを簡単のために相互接続し得るも、抵抗の
全部を互いに接続するのが好適である。
全部を互いに接続するのが好適である。
しかし、好適な例では、各遅延素子に関連する２つのト
ランジスタを個別の異なる列導体並びに個別の異なる行
導体に接続し、従って、列導体の１つをその長さに沿っ
たある点で不連続となる場合には冗長となる。３つの隣
接する表示素子よりなる群の各々が３原色の各々を表示
し、対角線上に隣接する表示素子が同一の色成分を表示
するようにしたカラー表示装置では、表示素子の正しい
行導体、列導体またはスイッチングトランジスタが開放
回路を有効とする場合には表示素子は関連する第２スイ
ツチングトランジスタの作動を経て、同一の色の最も近
い表示素子の表示効果と同一の効果を呈するようになる
。
ランジスタを個別の異なる列導体並びに個別の異なる行
導体に接続し、従って、列導体の１つをその長さに沿っ
たある点で不連続となる場合には冗長となる。３つの隣
接する表示素子よりなる群の各々が３原色の各々を表示
し、対角線上に隣接する表示素子が同一の色成分を表示
するようにしたカラー表示装置では、表示素子の正しい
行導体、列導体またはスイッチングトランジスタが開放
回路を有効とする場合には表示素子は関連する第２スイ
ツチングトランジスタの作動を経て、同一の色の最も近
い表示素子の表示効果と同一の効果を呈するようになる
。
列導体は表示素子の隣接する列により共有し得るか、ま
たは既知のように表示素子の個別の列にのみ関連し得る
ようになる。
たは既知のように表示素子の個別の列にのみ関連し得る
ようになる。
行導体と表示素子の個別の列との相互接続は既知の好適
な手段によって行う。簡単な例では、各行導体は、例え
ば、各行導体を、表示素子の２つの隣接する行に関連す
る個別のトランジスタに相互接続し得るか、またはこれ
らトランジスタにより共有し得るようにする。他の例で
は、表示素子の行を隣接する対の群に配列し、２つの行
の各群をこの群にのみ関連する３つの行導体を経て駆動
し、行導体の２つを表示素子の個別の行のトランジスタ
に接続し、中間の行導体を表示素子の双方の行により共
有するとともに表示素子の双方の行のトランジスタに接
続する。駆動手段は使用する行導体および例ではに依存
して変更する必要がある。
な手段によって行う。簡単な例では、各行導体は、例え
ば、各行導体を、表示素子の２つの隣接する行に関連す
る個別のトランジスタに相互接続し得るか、またはこれ
らトランジスタにより共有し得るようにする。他の例で
は、表示素子の行を隣接する対の群に配列し、２つの行
の各群をこの群にのみ関連する３つの行導体を経て駆動
し、行導体の２つを表示素子の個別の行のトランジスタ
に接続し、中間の行導体を表示素子の双方の行により共
有するとともに表示素子の双方の行のトランジスタに接
続する。駆動手段は使用する行導体および例ではに依存
して変更する必要がある。
（実施例）
図面につき本発明の詳細な説明する。
第１図に示す本発明アクティブマトリックス−アドレス
指定液晶表示装置はテレビジョン画像を表示するに好適
とし、各々がｎ個の水平に配列された表示素子１２（１
〜ｎ）を有するｍ行（１〜ｍ）のマトリックス配置の表
示素子よりなる表示パネル１１を具える。図面には、説
明の便宜上、５行の表示素子、行１〜３、ｍ−１、およ
びｍと、各行に４つの表示素子のみを示す。実際上、マ
トリックス配置の表示素子（ｍｘｎ）の総数は２００．
０００以上とすることができる。これら表示素子には、
符号ＬＣｙ、 ｘを付し、ここにｙおよびＸは表示素子
の行および列の位置をそれぞれ示す。表示素子は行導体
および列導体の組ＲおよびＣを経てアドレス指定し、こ
れら導体を表示素子間のスペースに延在させるとともに
その端部で通常のようにスイッチング信号およびデータ
信号を発生する行駆動回路および列駆動回路３０および
３２にそれぞれ接続する。
指定液晶表示装置はテレビジョン画像を表示するに好適
とし、各々がｎ個の水平に配列された表示素子１２（１
〜ｎ）を有するｍ行（１〜ｍ）のマトリックス配置の表
示素子よりなる表示パネル１１を具える。図面には、説
明の便宜上、５行の表示素子、行１〜３、ｍ−１、およ
びｍと、各行に４つの表示素子のみを示す。実際上、マ
トリックス配置の表示素子（ｍｘｎ）の総数は２００．
０００以上とすることができる。これら表示素子には、
符号ＬＣｙ、 ｘを付し、ここにｙおよびＸは表示素子
の行および列の位置をそれぞれ示す。表示素子は行導体
および列導体の組ＲおよびＣを経てアドレス指定し、こ
れら導体を表示素子間のスペースに延在させるとともに
その端部で通常のようにスイッチング信号およびデータ
信号を発生する行駆動回路および列駆動回路３０および
３２にそれぞれ接続する。
欠陥公差に対しては、最初のものを除く表示素子の全部
を２つの行導体の関連させるようにする。
を２つの行導体の関連させるようにする。
同様に、第１列の表示素子以外の表示素子の全部を２つ
の列導体に関連させるようにする。これら表示素子の各
々へのデータ（ビデオ）信号の供給は、表示素子に関連
する行および列導体の対のそれぞれに接続された２つの
スイッチングトランジスタＴＡｙ、 ｘおよびＴＢｙ、
ｘによって制御する。従って、単一行導体および列導
体にのみ関連する第１行および第１列の表示素子は単一
スイッチングトランジスタに関連する。その理由はこれ
ら特定の表示素子が同一の欠陥公差を有さないからであ
る。しかし、パネルの周縁部の表示素子が視点から垂直
にマスクされているため、これら表示素子の作動時にお
ける欠陥は見ることができない。他の行および列の全部
に対し、各個別の行の表示素子に関連するスイッチング
トランジスタを行導体の各々の共通対に接続する。同様
に、同一の列の表示素子の全部に関連するスイッチング
トランジスタを列導体の同一の各共通対に接続する。
の列導体に関連させるようにする。これら表示素子の各
々へのデータ（ビデオ）信号の供給は、表示素子に関連
する行および列導体の対のそれぞれに接続された２つの
スイッチングトランジスタＴＡｙ、 ｘおよびＴＢｙ、
ｘによって制御する。従って、単一行導体および列導
体にのみ関連する第１行および第１列の表示素子は単一
スイッチングトランジスタに関連する。その理由はこれ
ら特定の表示素子が同一の欠陥公差を有さないからであ
る。しかし、パネルの周縁部の表示素子が視点から垂直
にマスクされているため、これら表示素子の作動時にお
ける欠陥は見ることができない。他の行および列の全部
に対し、各個別の行の表示素子に関連するスイッチング
トランジスタを行導体の各々の共通対に接続する。同様
に、同一の列の表示素子の全部に関連するスイッチング
トランジスタを列導体の同一の各共通対に接続する。
特定の配列では行導体および列導体は最後のものを除い
てそれぞれ表示素子の２つの隣接する行導体および２つ
の隣接する列導体に各々関連するとともに共有するよう
になる。
てそれぞれ表示素子の２つの隣接する行導体および２つ
の隣接する列導体に各々関連するとともに共有するよう
になる。
この例におけるスイッチングトランジスタはアモルファ
スシリコン、または、ポリシリコン技術を用いて通常の
ように形成した薄膜トランジスタ（ＴＰＴ）を具える。
スシリコン、または、ポリシリコン技術を用いて通常の
ように形成した薄膜トランジスタ（ＴＰＴ）を具える。
ＴＰＴのゲートおよびソース端子はその関連する行導体
および列導体にそれぞれ接続する′。
および列導体にそれぞれ接続する′。
第２図に断面で示すように代表的な表示素子１２は透明
なパッド電極１４（第１図に簡単な矩形電極として示す
）を具え、この電極１４は表示装置の透明基板１０上に
、行導体および列導体並びにＴＰＴとともに支持し、か
つ、その関連する２つのスイッチングトランジスタ（そ
のうちの１つを示す）のドレイン端子に接続する。更に
、この電極１４には第２の離間された透明基板■６上に
その間に配設された液晶材料１７とともに支持された透
明な対向電極１５をも設ける。第２基板上に設けた表示
素子のこれら対向電極は通常のようにパッド電極により
占められた区域と同一の広がりを有する共通対向電極の
個別の部分を具える。ガラスより成る２つの基板には通
常のように偏光層１８および１９並びに配向層２０およ
び２１を設ける。液晶材料はこれに供給されるデータ電
圧の値に従って表示素子を透過する光を変調し、各表示
素子は装置を個別に透過する光を変化するように作動す
る。
なパッド電極１４（第１図に簡単な矩形電極として示す
）を具え、この電極１４は表示装置の透明基板１０上に
、行導体および列導体並びにＴＰＴとともに支持し、か
つ、その関連する２つのスイッチングトランジスタ（そ
のうちの１つを示す）のドレイン端子に接続する。更に
、この電極１４には第２の離間された透明基板■６上に
その間に配設された液晶材料１７とともに支持された透
明な対向電極１５をも設ける。第２基板上に設けた表示
素子のこれら対向電極は通常のようにパッド電極により
占められた区域と同一の広がりを有する共通対向電極の
個別の部分を具える。ガラスより成る２つの基板には通
常のように偏光層１８および１９並びに配向層２０およ
び２１を設ける。液晶材料はこれに供給されるデータ電
圧の値に従って表示素子を透過する光を変調し、各表示
素子は装置を個別に透過する光を変化するように作動す
る。
カラー表示を行うためには、各表示素子にカラーフィル
タを設けるとともに３つの隣接する表示素子の群の各々
によってカラートリプレットを形成する。このトリブレ
ットを適宜構成してアレイにおける対角線上の隣接する
表示素子によって同一の原色、赤、緑または青のいずれ
かを表示し得るようにする。
タを設けるとともに３つの隣接する表示素子の群の各々
によってカラートリプレットを形成する。このトリブレ
ットを適宜構成してアレイにおける対角線上の隣接する
表示素子によって同一の原色、赤、緑または青のいずれ
かを表示し得るようにする。
行導体Ｒ１〜Ｒ７の各々を駆動回路３０とは反対側の端
部で個別の抵抗４０に接続する。これら抵抗４０の他側
は倒伏に延在するレール４１を経て互いに相互接続する
。
部で個別の抵抗４０に接続する。これら抵抗４０の他側
は倒伏に延在するレール４１を経て互いに相互接続する
。
作動に当たり、表示素子は一番上側の行から下側に向か
って出発するスイッチング信号により行導体Ｒを順次走
査し各行のスイッチングトランジスタを順次導通状態に
することによって、およびデータ信号をスイッチング信
号と同期して適宜に列導体に供給して完全な表示画像を
形成することによって、１行をある時間軸で駆動する。
って出発するスイッチング信号により行導体Ｒを順次走
査し各行のスイッチングトランジスタを順次導通状態に
することによって、およびデータ信号をスイッチング信
号と同期して適宜に列導体に供給して完全な表示画像を
形成することによって、１行をある時間軸で駆動する。
スイッチング信号およびデータ信号を発生する行および
列駆動回路３０および３２は通常の形態のものとする。
列駆動回路３０および３２は通常の形態のものとする。
第３図は３つの順次の行導体、この場合最後の３つの行
導体の代表的な群に対する行駆動回路３０によって供給
される波形のタイミング関係を示す。
導体の代表的な群に対する行駆動回路３０によって供給
される波形のタイミング関係を示す。
テレビジョン表示を行うために、データ信号はビデオ情
報信号を具え、表示素子の各行にはテレビジョンライン
に対応するビデオ情報信号を供給する。１行をある時間
アドレス指定時に用いて表示素子の単一行に関連するス
イッチングトランジスタＴＡｙ、 ｘおよびＴＢｙ、
ｘの群の１つをある時間周期Ｔ１に亘ってスイッチオン
し、この周期中ビデオ情報信号をこれらトランジスタに
関連する列導体から表示素子に転送する。このフィール
ド周期Ｔｆ （このＴｆはｍ４１にほぼ等しい）の残部
中、トランジスタをターンオフして表示素子を列導体か
ら分離し得るようにする。
報信号を具え、表示素子の各行にはテレビジョンライン
に対応するビデオ情報信号を供給する。１行をある時間
アドレス指定時に用いて表示素子の単一行に関連するス
イッチングトランジスタＴＡｙ、 ｘおよびＴＢｙ、
ｘの群の１つをある時間周期Ｔ１に亘ってスイッチオン
し、この周期中ビデオ情報信号をこれらトランジスタに
関連する列導体から表示素子に転送する。このフィール
ド周期Ｔｆ （このＴｆはｍ４１にほぼ等しい）の残部
中、トランジスタをターンオフして表示素子を列導体か
ら分離し得るようにする。
更に、表示素子の各行は２つの順次の行導体を走査する
ことによってアドレス指定する。例えば、表示素子ＬＣ
２，１＝Ｌｃ２． ｎを具える第■図の表示素子の第２
行（ｙ＝２）を考慮するに、行導体Ｒ１に供給されるス
イッチング信号ＷｏｎによってトランジスタＴＡ２．２
〜ＴＡ２． ｎをターンオンさせて列導体０１〜Ｃｎ−
１に現れるビデオ情報信号を、表示素子ＬＣ２，２〜Ｌ
Ｃ２，ｎにそれぞれ供給せしめるようにする。行導体Ｒ
１を表示素子（ＬＣＩ、 １〜ＬＣＩ、 ｎ）の前の行
に対するスイッチングトランジスタ（ＴＢＩ、 １〜Ｔ
Ｂ１． ｎ）にも接続するため、これら素子には関連す
るビデオ情報電圧をも供給されるようになる。その後、
スイッチング信号Ｗｏｎを行導体Ｒ１から除去し、接地
電位または零電圧とし得る基準電圧Ｖｏｆｆを供給し、
これによりトランジスタＴＡ２．２〜ＴＡＩ、ｎ（およ
び同様にトランジスタＴＢ１．１〜ＴＢ１． ｎ）をタ
ーンオフし、表示素子ＬＣ２，２〜ＬＣ２，ｎ（および
トランジスタＬＣ１，１〜ＬＣ１，ｎ）をそれぞれ分離
し得るようにする。これと同時に、スイッチング信号Ｖ
ｏｎを行導体Ｒ２に供給してトランジスタＴＢ２．１〜
ＴＢ２． ｎをターンオンし、これにより列導体Ｃ１〜
Ｃｎに存在するビデオ情報信号を表示素子ＬＣ２，１〜
ＬＣ２，ｎにそれぞれ供給し得るようにする。これがた
め、これら素子の前にロードされたビデオ情報はこれら
素子に適宜に供給する信号値に重ね書きするようになる
。同時に、行導体Ｒ２に供給されるスイッチング信号Ｗ
ｏｎによっても次の表示素子の行のトランジスタＴＡ３
．２〜ＴＡ３． ｎターンオンして、列導体Ｃ１〜Ｃｎ
−１の同一のビデオ情報信号を表示素子ＬＣ３，２〜Ｌ
Ｃ３，ｎにもそれぞれ供給し得るようにする。
ことによってアドレス指定する。例えば、表示素子ＬＣ
２，１＝Ｌｃ２． ｎを具える第■図の表示素子の第２
行（ｙ＝２）を考慮するに、行導体Ｒ１に供給されるス
イッチング信号ＷｏｎによってトランジスタＴＡ２．２
〜ＴＡ２． ｎをターンオンさせて列導体０１〜Ｃｎ−
１に現れるビデオ情報信号を、表示素子ＬＣ２，２〜Ｌ
Ｃ２，ｎにそれぞれ供給せしめるようにする。行導体Ｒ
１を表示素子（ＬＣＩ、 １〜ＬＣＩ、 ｎ）の前の行
に対するスイッチングトランジスタ（ＴＢＩ、 １〜Ｔ
Ｂ１． ｎ）にも接続するため、これら素子には関連す
るビデオ情報電圧をも供給されるようになる。その後、
スイッチング信号Ｗｏｎを行導体Ｒ１から除去し、接地
電位または零電圧とし得る基準電圧Ｖｏｆｆを供給し、
これによりトランジスタＴＡ２．２〜ＴＡＩ、ｎ（およ
び同様にトランジスタＴＢ１．１〜ＴＢ１． ｎ）をタ
ーンオフし、表示素子ＬＣ２，２〜ＬＣ２，ｎ（および
トランジスタＬＣ１，１〜ＬＣ１，ｎ）をそれぞれ分離
し得るようにする。これと同時に、スイッチング信号Ｖ
ｏｎを行導体Ｒ２に供給してトランジスタＴＢ２．１〜
ＴＢ２． ｎをターンオンし、これにより列導体Ｃ１〜
Ｃｎに存在するビデオ情報信号を表示素子ＬＣ２，１〜
ＬＣ２，ｎにそれぞれ供給し得るようにする。これがた
め、これら素子の前にロードされたビデオ情報はこれら
素子に適宜に供給する信号値に重ね書きするようになる
。同時に、行導体Ｒ２に供給されるスイッチング信号Ｗ
ｏｎによっても次の表示素子の行のトランジスタＴＡ３
．２〜ＴＡ３． ｎターンオンして、列導体Ｃ１〜Ｃｎ
−１の同一のビデオ情報信号を表示素子ＬＣ３，２〜Ｌ
Ｃ３，ｎにもそれぞれ供給し得るようにする。
次いで、行導体Ｒ２に供給する電圧をＹｏｎからＶｏｆ
ｆに変化させるとともに、スイッチング電圧信号Ｙｏｎ
を次の行導体Ｒ３に供給する場合には、トランジスタＴ
Ｂ２．１〜ＴＢ２． ｎがターンオフして表示素子ＬＣ
２，１〜ＬＣ２，ｎを分離し、最後に供給したビデオ情
報信号を保持するとともに表示素子の対向電極に供給し
てされる基準電圧に従って、所望の表示効果か表示から
得られるようにする。
ｆに変化させるとともに、スイッチング電圧信号Ｙｏｎ
を次の行導体Ｒ３に供給する場合には、トランジスタＴ
Ｂ２．１〜ＴＢ２． ｎがターンオフして表示素子ＬＣ
２，１〜ＬＣ２，ｎを分離し、最後に供給したビデオ情
報信号を保持するとともに表示素子の対向電極に供給し
てされる基準電圧に従って、所望の表示効果か表示から
得られるようにする。
これがため、ＰＡＬシステムテレビジョン表示装置の１
２８μｓに対応する２つの順次のラインアドレス指定周
期Ｔ１内に、表示素子ＬＣ２，１＝Ｌｃ２． ｎがまず
最初前の行の関連する表示素子にも所定のように供給さ
れた個別のビデオ情報信号でロードされ、次いで、この
行の表示素子に特に予定されていたビデオ情報信号でロ
ードされることは明らかである。
２８μｓに対応する２つの順次のラインアドレス指定周
期Ｔ１内に、表示素子ＬＣ２，１＝Ｌｃ２． ｎがまず
最初前の行の関連する表示素子にも所定のように供給さ
れた個別のビデオ情報信号でロードされ、次いで、この
行の表示素子に特に予定されていたビデオ情報信号でロ
ードされることは明らかである。
従って、トランジスタＴＢ２．１〜ＴＢ２． ｎの１つ
が開放回路となり、影響を受ける表示素子に適宜のビデ
オ情報信号が供給されるのが防止される場合にはこのト
ランジスタが、池のトランジスタを経てロードされるビ
デオ情報信号に従って表示効果を生じ続けるようになる
。従って影響を受ける表示素子はこれらの状況の元で前
の行の対角的に隣接する表示素子により得られる表示効
果と同様の表示効果を生じるようになる。対角的に隣接
する表示素子が同一の色を表示するように配置されてい
るため、影響を受ける表示素子は同一の色の最も近い表
示素子のように表示効果を再現する。トランジスタが短
絡されない場合には、これをレーザスクライブ等により
遮断することができ、従って開放回路型の故障を生じる
ようになる。
が開放回路となり、影響を受ける表示素子に適宜のビデ
オ情報信号が供給されるのが防止される場合にはこのト
ランジスタが、池のトランジスタを経てロードされるビ
デオ情報信号に従って表示効果を生じ続けるようになる
。従って影響を受ける表示素子はこれらの状況の元で前
の行の対角的に隣接する表示素子により得られる表示効
果と同様の表示効果を生じるようになる。対角的に隣接
する表示素子が同一の色を表示するように配置されてい
るため、影響を受ける表示素子は同一の色の最も近い表
示素子のように表示効果を再現する。トランジスタが短
絡されない場合には、これをレーザスクライブ等により
遮断することができ、従って開放回路型の故障を生じる
ようになる。
行導体Ｒが順次走査され、上述した駆動手段を表示素子
の各行に対して順次繰返し、表示素子によって生じる表
示効果をこれら表示素子が次のフィールド周期で次にア
ドレス指定されるまで保持し得るようにする。
の各行に対して順次繰返し、表示素子によって生じる表
示効果をこれら表示素子が次のフィールド周期で次にア
ドレス指定されるまで保持し得るようにする。
これがため、第１行および列の表示素子は別として、表
示素子の全部に対しそのトランジスタＴＡを経て電圧を
通常のように書込み、次いでトランジスタＴＢを経て補
正電圧をほぼ瞬時に重ね書きする。トランジスタＴＡま
たはその接続部を開放回路とする場合には装置は通常の
ように作動する。トランジスタＴＢを開放回路とする場
合には隣接する表示素子の情報が書込まれ、重ね書きさ
れなくなる。従って“エラー“は殆ど感知されなくなる
。
示素子の全部に対しそのトランジスタＴＡを経て電圧を
通常のように書込み、次いでトランジスタＴＢを経て補
正電圧をほぼ瞬時に重ね書きする。トランジスタＴＡま
たはその接続部を開放回路とする場合には装置は通常の
ように作動する。トランジスタＴＢを開放回路とする場
合には隣接する表示素子の情報が書込まれ、重ね書きさ
れなくなる。従って“エラー“は殆ど感知されなくなる
。
行導体Ｒが例えばその長さに沿うある箇所で破断され、
破断箇所を越えてこれに接続されていた１つ以上のトラ
ンジスタが駆動回路３０からスイッチング信号を受は得
なくなると、行導体の端部の抵抗を経る相互接続によっ
て、行導体の切断区分を、結合されたトランジスタが可
能なトランジスタの漏洩および容量効果のため、完全に
はオフ状態にならなくなるような電圧にフローティング
するようになることを禁止しする。遮断区分は、Ｖｏｆ
ｆのような充分低い電圧に保持され、結合されたトラン
ジスタをその“オフ”状態に保持せしめるようにする。
破断箇所を越えてこれに接続されていた１つ以上のトラ
ンジスタが駆動回路３０からスイッチング信号を受は得
なくなると、行導体の端部の抵抗を経る相互接続によっ
て、行導体の切断区分を、結合されたトランジスタが可
能なトランジスタの漏洩および容量効果のため、完全に
はオフ状態にならなくなるような電圧にフローティング
するようになることを禁止しする。遮断区分は、Ｖｏｆ
ｆのような充分低い電圧に保持され、結合されたトラン
ジスタをその“オフ”状態に保持せしめるようにする。
次いで関連する表示素子が関連する他の行導体に接続さ
れたトランジスタを経てのみ駆動され、従って、充分な
表示効果を呈する表示素子の作動が保持されるようにな
る。任意瞬時に１つを除くすべての行導体が、低電圧、
Ｖｏｆｆにあり、他の行導体に供給される電圧の平均値
によって決まると云う事実から低電圧が得られる 抵抗は表示素子の他の行除く適宜の作動との干渉を防止
するために必要である。また、行導体に沿って接続され
たトランジスタのゲートの電圧が変化するのを防止し得
るようにすることも必要である。この目的のため、各抵
抗の値を、行導体自体の抵抗値よりも充分高く、はぼ１
０倍またはそれ以上となるように選定する。行導体の抵
抗はその製造に用いられる技術および材料に依存するよ
うになる。はぼ６インチ平方の表示パネルに対し行導体
の抵抗は代表的には１にΩ（例えば金属）〜１００にΩ
（例えばポリシリコン）である。抵抗４０は行導体と接
触して基板１０上の層として製造する。
れたトランジスタを経てのみ駆動され、従って、充分な
表示効果を呈する表示素子の作動が保持されるようにな
る。任意瞬時に１つを除くすべての行導体が、低電圧、
Ｖｏｆｆにあり、他の行導体に供給される電圧の平均値
によって決まると云う事実から低電圧が得られる 抵抗は表示素子の他の行除く適宜の作動との干渉を防止
するために必要である。また、行導体に沿って接続され
たトランジスタのゲートの電圧が変化するのを防止し得
るようにすることも必要である。この目的のため、各抵
抗の値を、行導体自体の抵抗値よりも充分高く、はぼ１
０倍またはそれ以上となるように選定する。行導体の抵
抗はその製造に用いられる技術および材料に依存するよ
うになる。はぼ６インチ平方の表示パネルに対し行導体
の抵抗は代表的には１にΩ（例えば金属）〜１００にΩ
（例えばポリシリコン）である。抵抗４０は行導体と接
触して基板１０上の層として製造する。
レール４■およびこれに抵抗４０を接続する個別の短絡
ラインは、所望に応じこれら部分に対し種々の異なる導
電材料を用いるも、同一の堆積層から行導体と同時に写
真食刻法により画成することができる。所望に応じ、抵
抗は、行導体と同一材料または基板１０上にトランジス
タまたは表示素子の電極のような池の部品を製造する際
に用いられる堆積材料から造るのが好適である。この際
これら材料はこの目的に対し好適なものであるとする。
ラインは、所望に応じこれら部分に対し種々の異なる導
電材料を用いるも、同一の堆積層から行導体と同時に写
真食刻法により画成することができる。所望に応じ、抵
抗は、行導体と同一材料または基板１０上にトランジス
タまたは表示素子の電極のような池の部品を製造する際
に用いられる堆積材料から造るのが好適である。この際
これら材料はこの目的に対し好適なものであるとする。
通常ＩＴＯが表示素子の電極に用いられるが、行導体に
対してもしばしば良好に用いられる。この場合には、Ｉ
ＴＯを用いて抵抗を形成するが、行導体がＩＴＯを具え
る場合には、行導体、抵抗４０およびレール４１を共通
の層から互いに一体に形成することができる。抵抗自体
は行導体と比較し細長い細条の形態とするとともにジグ
ザグメアンダパターンの形態とすることもできる。また
、ドープされたポリシリコンを用いて数百にΩまでの抵
抗を形成することもできる。
対してもしばしば良好に用いられる。この場合には、Ｉ
ＴＯを用いて抵抗を形成するが、行導体がＩＴＯを具え
る場合には、行導体、抵抗４０およびレール４１を共通
の層から互いに一体に形成することができる。抵抗自体
は行導体と比較し細長い細条の形態とするとともにジグ
ザグメアンダパターンの形態とすることもできる。また
、ドープされたポリシリコンを用いて数百にΩまでの抵
抗を形成することもできる。
同様に、トランジスタを形成するＴＰＴの製造にアモル
ファスシリコン使用する池の例では、例えば燐でドープ
されたこの材料を抵抗に対して用いて抵抗材料および行
導体並びにレール４１間をオーバラップすることにより
再び接点を形成し得るようにする。抵抗を構成するドー
プされたアモルファスシリコンは行導体よりも広い幅で
細条状に形成することができる。或は又、遮蔽しないま
まの未ドープアモルファスシリコンを用いて、装置の作
動時に装置の背景光により放出される光にさらされて抵
抗値が小さくなり、従ってその極めて高い抵抗値がこの
目的に好適なレベルまで減少し得るようにする。双方の
場合に、数ＭΩ以上の値を有する抵抗を形成することが
できる。
ファスシリコン使用する池の例では、例えば燐でドープ
されたこの材料を抵抗に対して用いて抵抗材料および行
導体並びにレール４１間をオーバラップすることにより
再び接点を形成し得るようにする。抵抗を構成するドー
プされたアモルファスシリコンは行導体よりも広い幅で
細条状に形成することができる。或は又、遮蔽しないま
まの未ドープアモルファスシリコンを用いて、装置の作
動時に装置の背景光により放出される光にさらされて抵
抗値が小さくなり、従ってその極めて高い抵抗値がこの
目的に好適なレベルまで減少し得るようにする。双方の
場合に、数ＭΩ以上の値を有する抵抗を形成することが
できる。
アモルファスシリコンおよびポリシリコンＴＰＴを用い
る表示装置に対しては照明された未ドープアモルファス
シリコンおよびドープされたポリシリコンの各々によっ
て生じる抵抗が有利であるとされる。その理由はその規
準に対して余分の処理を必要としないからである。
る表示装置に対しては照明された未ドープアモルファス
シリコンおよびドープされたポリシリコンの各々によっ
て生じる抵抗が有利であるとされる。その理由はその規
準に対して余分の処理を必要としないからである。
上述した列によれば、追加の必要な構成素子、即ち、抵
抗およびその相互接続を形成して装置の標準の構成素子
の製造に既に必要とされる材料を用いる行導体の不連続
性に対する追加の故障公差保護を提供するが、抵抗を他
の材料を用いて形成することができる。これは、池の標
準の構成素子に用いる材料が好適でない場合に必要とな
る。その理由は例えばこれら抵抗が追加の処理を更に必
要としないからである。
抗およびその相互接続を形成して装置の標準の構成素子
の製造に既に必要とされる材料を用いる行導体の不連続
性に対する追加の故障公差保護を提供するが、抵抗を他
の材料を用いて形成することができる。これは、池の標
準の構成素子に用いる材料が好適でない場合に必要とな
る。その理由は例えばこれら抵抗が追加の処理を更に必
要としないからである。
この特定の例では、表示素子の第１行および第１列が各
々単一の行導体および単一の列導体、即ち、ＴＲＩ、
１〜ＴＢＩ、 ｎおよびＴＢｌ、 １〜ＴＢｍ、 １に
それぞれ接続されたただ１つのトランジスタを経て制御
されるからである。これらトランジスタのｌっが故障し
ているものとすると、関連する個別の素子が故障するよ
うになる。しかし、この可能性は臨界的である。その理
由はこれら素子が表示区域の周縁に位置し、通常視界か
ら遮蔽されているからである。
々単一の行導体および単一の列導体、即ち、ＴＲＩ、
１〜ＴＢＩ、 ｎおよびＴＢｌ、 １〜ＴＢｍ、 １に
それぞれ接続されたただ１つのトランジスタを経て制御
されるからである。これらトランジスタのｌっが故障し
ているものとすると、関連する個別の素子が故障するよ
うになる。しかし、この可能性は臨界的である。その理
由はこれら素子が表示区域の周縁に位置し、通常視界か
ら遮蔽されているからである。
表示装置のこの例の変形では、表示素子の第１行（ＬＣ
Ｉ、 １は除く）もそれぞれ残存する行と同様に２つの
スイッチングトランジスタに関連するからである。これ
は、追加の行導体を設けてこの行導体の数が表示素子の
行の数よりも１だけ多くなるようにして達成することが
できる。更に個別の追加のトランジスタＴＡを経て第１
列の表示素子に接続された追加の列導体を設けることが
できる。これらの変形を組込んだ表示装置の等価の回路
図を第４図に示す。
Ｉ、 １は除く）もそれぞれ残存する行と同様に２つの
スイッチングトランジスタに関連するからである。これ
は、追加の行導体を設けてこの行導体の数が表示素子の
行の数よりも１だけ多くなるようにして達成することが
できる。更に個別の追加のトランジスタＴＡを経て第１
列の表示素子に接続された追加の列導体を設けることが
できる。これらの変形を組込んだ表示装置の等価の回路
図を第４図に示す。
上述した例に対し種々の変形例が可能であることは勿論
である。例えば切断行導体の電位を低く保持してトラン
ジスタがオフ状態に保持されるように接続せしめること
ができる。レール４１により全部が相互接続されている
抵抗４０を第■図に示すが、これら抵抗を個別の群にお
いて相互接続することもでき、この場合、各群の数を選
定するに当たり、まず最初、関連する行導体の多くとも
１つのみを高い電圧Ｗｏｎとし、次いで、他の行導体に
現われる電圧から行導体の破断区域に対し充分低い電圧
を発生させる必要がある。また、行導体の電圧の平均値
を用いて破断行導体に供給する電圧を単に決めるよりも
むしろ、外部電圧源を、抵抗４゜の行導体とは反対側に
、抵抗と相互接続された基板ＩＯに形成された１つ以上
の接点パッドを経て接続する。かかる接点パッドを第１
図に破線５０で示す。従って使用時にはこの接点パッド
を行駆動電圧から分離された電圧源に接続する。
である。例えば切断行導体の電位を低く保持してトラン
ジスタがオフ状態に保持されるように接続せしめること
ができる。レール４１により全部が相互接続されている
抵抗４０を第■図に示すが、これら抵抗を個別の群にお
いて相互接続することもでき、この場合、各群の数を選
定するに当たり、まず最初、関連する行導体の多くとも
１つのみを高い電圧Ｗｏｎとし、次いで、他の行導体に
現われる電圧から行導体の破断区域に対し充分低い電圧
を発生させる必要がある。また、行導体の電圧の平均値
を用いて破断行導体に供給する電圧を単に決めるよりも
むしろ、外部電圧源を、抵抗４゜の行導体とは反対側に
、抵抗と相互接続された基板ＩＯに形成された１つ以上
の接点パッドを経て接続する。かかる接点パッドを第１
図に破線５０で示す。従って使用時にはこの接点パッド
を行駆動電圧から分離された電圧源に接続する。
更に、各表示素子に対し２つのトランジスタを用いる故
障公差表示装置に対し従来既知のように行および列アド
レス導体の種々の構成のものを用いた。これがため、上
述した例におけるように、表示素子の少なくとも殆どを
２つの異なる行導体および２つの異なる列導体に接続さ
れた２つのトランジスタを経て駆動し、これらトランジ
スタが同一の列導体に接続されている特定の表示素子に
関連する各対のトランジスタの代わりに配列されるよう
にする。また、列導体は、前述した表示素子の隣接する
列により共有させる必要はなく、表示素子の１つの列に
のみ関連させることができる。
障公差表示装置に対し従来既知のように行および列アド
レス導体の種々の構成のものを用いた。これがため、上
述した例におけるように、表示素子の少なくとも殆どを
２つの異なる行導体および２つの異なる列導体に接続さ
れた２つのトランジスタを経て駆動し、これらトランジ
スタが同一の列導体に接続されている特定の表示素子に
関連する各対のトランジスタの代わりに配列されるよう
にする。また、列導体は、前述した表示素子の隣接する
列により共有させる必要はなく、表示素子の１つの列に
のみ関連させることができる。
更に、表示素子の行を、隣接する対に群別し、各群が３
つの個別の行導体に関連し、これら３つの個別の行導体
を表示素子のたの行に対し用いないようにした既知の行
導体構体を用いることができる。表示素子の他の任意の
１つの群に関連する３つの行導体のうちの２つの行導体
を表示素子の２つの行の第１トランジスタにのみ接続し
、第３の中間の行導体は表示素子の双方の行の第２のト
ランジスタに接続し、従って、双方の行で共用するよう
になる。かかる構体によれば、行および列導体に供給さ
れる駆動波形は適宜に変形されるようになることは明ら
かである。
つの個別の行導体に関連し、これら３つの個別の行導体
を表示素子のたの行に対し用いないようにした既知の行
導体構体を用いることができる。表示素子の他の任意の
１つの群に関連する３つの行導体のうちの２つの行導体
を表示素子の２つの行の第１トランジスタにのみ接続し
、第３の中間の行導体は表示素子の双方の行の第２のト
ランジスタに接続し、従って、双方の行で共用するよう
になる。かかる構体によれば、行および列導体に供給さ
れる駆動波形は適宜に変形されるようになることは明ら
かである。
【図面の簡単な説明】
第１図は表示素子およびその関連するアドレス指定トラ
ンジスタ並びに導体を示す本発明表示装置の１例を示す
説明図、 第２図は代表的な表示素子の中央領域における断面図、 第３図は３つの代表的な行導体に供給されるスイッチン
グ信号を示す波形図、 第４図は第１図の表示装置の変形を示す説明図である。 ＩＯ・・・ １２ ・・・ １４ ・・・ １５ ・・・ １６ ・・・ １８．１９ ２２ ・・・ ３０ ・・・ ４０ ・・・ 基板、 １１ ・−・ 表示パネル 表示素子 透明なバンド電極（表示素子電極） 対向透明電極 透明基板、 １７ ・・・ 液晶材料・・・ 偏光層
、 ２０．２１ ・・・ 配向層カラーフィルタ 行駆動回路、 ３２ ・・・ 列駆動回路抵抗、 ４
１ ・・・ レール
ンジスタ並びに導体を示す本発明表示装置の１例を示す
説明図、 第２図は代表的な表示素子の中央領域における断面図、 第３図は３つの代表的な行導体に供給されるスイッチン
グ信号を示す波形図、 第４図は第１図の表示装置の変形を示す説明図である。 ＩＯ・・・ １２ ・・・ １４ ・・・ １５ ・・・ １６ ・・・ １８．１９ ２２ ・・・ ３０ ・・・ ４０ ・・・ 基板、 １１ ・−・ 表示パネル 表示素子 透明なバンド電極（表示素子電極） 対向透明電極 透明基板、 １７ ・・・ 液晶材料・・・ 偏光層
、 ２０．２１ ・・・ 配向層カラーフィルタ 行駆動回路、 ３２ ・・・ 列駆動回路抵抗、 ４
１ ・・・ レール
Claims (1)
- 【特許請求の範囲】 １、各々が第１および第２の離間された電極並びにその
間の液晶を有し、かつ各々が表示素子にデータ信号を供
給するスイッチング信号によって作動し得る２つのトラ
ンジスタと関連する表示素子の行および列アレイと、行
および列導体の組とを具え、この導体組にはその端部に
接続された行および列駆動回路によってそれぞれスイッ
チング信号およびデータ信号を供給し、１行の各表示素
子の２つのトランジスタをそれぞれ２つの異なる行導体
にそれぞれ接続して成るアクティブマトリックス−アド
レス指定液晶表示装置において、行導体は各々を前記行
駆動回路とは反対側の端部で所定電位点に抵抗を経て接
続するようにしたことを特徴とするアクティブマトリッ
クス−アドレス指定液晶表示装置。 ２、前記抵抗は行導体およびトランジスタとともに装置
の基板に設けるようにしたことを特徴とする請求項１に
記載のアクティブマトリックス−アドレス指定液晶表示
装置。 ３、前記抵抗は基板に堆積された抵抗材料の層から形成
するようにしたことを特徴とする請求項２に記載のアク
ティブマトリックス−アドレス指定液晶表示装置。 ４、前記抵抗はＩＴＯ材料を具えることを特徴とする請
求項３に記載のアクティブマトリックス−アドレス指定
液晶表示装置。 ５、前記行導体はＩＴＯを具え、従って、前記抵抗は共
通堆積層から個別の行導体と一体に形成するようにした
ことを特徴とする請求項４に記載のアクティブマトリッ
クス−アドレス指定液晶表示装置。 ６、前記トランジスタは多結晶薄膜トランジスタを具え
、前記抵抗はドープされた多結晶材料で形成するように
したことを特徴とする請求項３に記載のアクティブマト
リックス−アドレス指定液晶表示装置。 ７、前記トランジスタはアモルファスシリコン薄膜を具
え、前記抵抗はドープアモルファスシリコン材料で構成
するようにしたことを特徴とする請求項３に記載のアク
ティブマトリックス−アドレス指定液晶表示装置。 ８、前記トランジスタをアモルファスシリコン薄膜トラ
ンジスタとし、前記抵抗を未ドープアモルファスシリコ
ン材料から構成するとともに装置の作動時光に曝すよう
にしたことを特徴とする請求項３に記載のアクティブマ
トリックス−アドレス指定液晶表示装置。 ９、各抵抗の前記行導体とは反対側を導体手段を経て所
定の電圧源に接続するようにしたことを特徴とする請求
項２〜８の何れかの項に記載のアクティブマトリックス
−アドレス指定液晶表示装置。 １０、前記導体手段は前記基板に支持された導電材料を
具え、かつ所定の電圧を供給する１つ以上の接点パッド
を設けるようにしたことを特徴とする請求項９に記載の
アクティブマトリックス−アドレス指定液晶表示装置。 １１、前記抵抗または抵抗の個別の群はその前記行導体
とは反対側で導電手段によって相互接続し、これにより
前記所定の電位を前記行駆動回路により前記行導体に供
給される駆動信号によって決めるようにしたことを特徴
とする請求項２〜８の何れかの項に記載のアクティブマ
トリックス−アドレス指定液晶表示装置。 １２、前記導体手段は、前記抵抗またはその個別の群の
側を相互接続する前記基板に画成された導電材料の１ラ
インを具えることを特徴とする請求項１１に記載のアク
ティブマトリックス−アドレス指定液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8915610A GB2234103A (en) | 1989-07-07 | 1989-07-07 | Active matrix liquid crystal display device |
| GB8915610.3 | 1989-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0345926A true JPH0345926A (ja) | 1991-02-27 |
Family
ID=10659693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178520A Pending JPH0345926A (ja) | 1989-07-07 | 1990-07-07 | アクティブマトリックス―アドレス指定液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0406975A2 (ja) |
| JP (1) | JPH0345926A (ja) |
| KR (1) | KR910003562A (ja) |
| GB (1) | GB2234103A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100346201C (zh) * | 2004-09-21 | 2007-10-31 | 友达光电股份有限公司 | 液晶显示器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891981A (en) * | 1973-02-20 | 1975-06-24 | Olivetti & Co Spa | Drive circuit for a liquid crystal display |
-
1989
- 1989-07-07 GB GB8915610A patent/GB2234103A/en not_active Withdrawn
-
1990
- 1990-07-02 EP EP19900201766 patent/EP0406975A2/en not_active Withdrawn
- 1990-07-06 KR KR1019900010200A patent/KR910003562A/ko not_active Application Discontinuation
- 1990-07-07 JP JP2178520A patent/JPH0345926A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR910003562A (ko) | 1991-02-27 |
| GB2234103A (en) | 1991-01-23 |
| GB8915610D0 (en) | 1989-08-23 |
| EP0406975A2 (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7081770B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| US5132677A (en) | Active matrix-addressed display devices | |
| RU2042973C1 (ru) | Жидкокристаллическая цветная дисплейная панель с активной матрицей | |
| US6037923A (en) | Active matrix display device | |
| JP2003162265A (ja) | 液晶表示装置 | |
| TW200409078A (en) | Display device | |
| US5298891A (en) | Data line defect avoidance structure | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| JPH0772513A (ja) | アクティブマトリックス表示装置 | |
| JPH0345926A (ja) | アクティブマトリックス―アドレス指定液晶表示装置 | |
| EP0423887A2 (en) | Active matrix-addressed display devices | |
| US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JPH02245740A (ja) | 液晶表示装置 | |
| KR950008938B1 (ko) | 액정 표시장치 | |
| JPH01169430A (ja) | 液晶表示装置 | |
| USRE41873E1 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JP3474240B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 | |
| JPH0823642B2 (ja) | 液晶表示装置 | |
| JPH02234119A (ja) | カラー液晶表示装置 | |
| JPH0468607B2 (ja) | ||
| JP2002023194A (ja) | アクティブマトリクス液晶パネルの欠陥検出方法 | |
| JPH02234125A (ja) | 液晶表示装置 | |
| JPH0640251B2 (ja) | アクテイブマトリクス型表示装置 |