JPH0345566B2 - - Google Patents

Info

Publication number
JPH0345566B2
JPH0345566B2 JP56005866A JP586681A JPH0345566B2 JP H0345566 B2 JPH0345566 B2 JP H0345566B2 JP 56005866 A JP56005866 A JP 56005866A JP 586681 A JP586681 A JP 586681A JP H0345566 B2 JPH0345566 B2 JP H0345566B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
current
diode
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56005866A
Other languages
Japanese (ja)
Other versions
JPS57121305A (en
Inventor
Yojiro Fukushima
Kinji Kawamoto
Hiromichi Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56005866A priority Critical patent/JPS57121305A/en
Publication of JPS57121305A publication Critical patent/JPS57121305A/en
Publication of JPH0345566B2 publication Critical patent/JPH0345566B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 この発明は、アンプの最終段で効果的なミユー
テイングを行なうことができ、且つミユーテイン
グON、OFF時シヨツク音の低減が充分にできる
ミユーテイング回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a muting circuit that can perform effective muting at the final stage of an amplifier and can sufficiently reduce shock noise when muting is ON or OFF.

従来、アンプのミユーテイングを行なう場合に
は、信号回路と接地との間にトランジスタを挿入
し、このトランジスタを導通させる方式や、信号
回路にダイオードブリツジを直列に挿入して、こ
のダイオードブリツジでスイツチングする方式等
が採用されていたが、いづれの方式においても負
荷をドライブする能力がないので、アンプの最終
段におけるミユーテイングとしては限られた場合
にしか使用することができないという問題があつ
た。
Conventionally, when mutating an amplifier, a transistor is inserted between the signal circuit and ground and this transistor is made conductive, or a diode bridge is inserted in series in the signal circuit and this diode bridge is used. Switching methods have been adopted, but none of these methods have the ability to drive a load, so the problem is that they can only be used in limited cases as muting in the final stage of an amplifier.

また、従来のミユーテイング回路では、ミユー
テイングON、OFF切換時のシヨツク音を充分に
低減することが不可能であつた。
Furthermore, with conventional muting circuits, it has been impossible to sufficiently reduce the shock noise when switching between muting ON and OFF.

この発明の目的は、このような問題を解決する
ため、ミユーテイング回路自体にも電流増幅の機
能を持たせることにより、アンプの最終段に接続
しても効果的なミユーテイングが行なえるように
構成されたミユーテイング回路を提供することで
ある。さらに、本発明の目的は、ミユーテイング
ON、OFF切換時のシヨツク音を充分に低減し
て、事実上聞こえなくするミユーテイング回路を
提供することを目的とする。
The purpose of the present invention is to solve this problem by providing a current amplification function to the muting circuit itself, so that effective muting can be performed even when connected to the final stage of the amplifier. The object of the present invention is to provide a muting circuit that has the following characteristics. Furthermore, it is an object of the present invention to
The purpose of the present invention is to provide a muting circuit that sufficiently reduces the shock noise during ON/OFF switching, making it virtually inaudible.

次に、この発明のミユーテイング回路をその実
施例に基づいて説明する。第1図は、この発明の
ミユーテイング回路の第1の実施例を示す回路図
である。図において、1は信号入力端子であり、
2は電圧増幅部である。この電圧増幅部2の出力
端は、第1の定電流回路を構成するトランジスタ
3と第1のダイオード4、抵抗5との直列回路、
および抵抗6と第2のダイオード7、第2の定電
流回路を構成するトランジスタ8との直列回路
の、両直列回路の接続点に接続されており、これ
ら2つの直列回路によりバイアス回路が形成され
ている。このバイアス回路には、第1のトランジ
スタとしてのNPNトランジスタ9、抵抗10、
抵抗11、および第2のトランジスタとして
PNPトランジスタ12とより成る電流増幅段が
接続されている。トランジスタ3と、これのベー
スに共通にベースが接続されたトランジスタ13
およびトランジスタ14とにより第1のカレント
ミラー回路が構成され、それぞれが第1の出力す
なわち前記第1の定電流回路、第2の出力、入力
とを形成している。またトランジスタ8と、これ
らのベースに接続されたトランジスタ15とによ
つて第2のカレントミラー回路が構成され、前記
第1のカレントミラー回路の第2の出力がこの第
2のカレントミラー回路の入力を形成しているト
ランジスタ15のコレクタに接続され、またトラ
ンジスタ8が第2のカレントミラー回路の出力す
なわち前記第2の定電流回路を形成している。
Next, the muting circuit of the present invention will be explained based on an embodiment thereof. FIG. 1 is a circuit diagram showing a first embodiment of the muting circuit of the present invention. In the figure, 1 is a signal input terminal,
2 is a voltage amplification section. The output terminal of this voltage amplifying section 2 is connected to a series circuit of a transistor 3, a first diode 4, and a resistor 5, which constitute a first constant current circuit.
It is connected to the connection point of both series circuits of the resistor 6, the second diode 7, and the transistor 8 constituting the second constant current circuit, and these two series circuits form a bias circuit. ing. This bias circuit includes an NPN transistor 9 as a first transistor, a resistor 10,
As a resistor 11 and a second transistor
A current amplification stage consisting of a PNP transistor 12 is connected. transistor 3 and a transistor 13 whose base is commonly connected to the base of transistor 3;
and transistor 14 constitute a first current mirror circuit, each forming a first output, that is, the first constant current circuit, a second output, and an input. A second current mirror circuit is configured by the transistor 8 and the transistor 15 connected to their bases, and the second output of the first current mirror circuit is connected to the input of the second current mirror circuit. The transistor 8 forms the output of the second current mirror circuit, that is, the second constant current circuit.

トランジスタ16と第3のトランジスタ17と
により第3のカレントミラー回路が構成され、こ
の第3のカレントミラー回路の出力を形成するト
ランジスタ16のコレクタには第1のカレントミ
ラー回路の入力であるトランジスタ14のコレク
タが接続され、また入力を構成しているトランジ
スタ17のコレクタには定電圧素子としてのダイ
オード18〜22の一端が接続されている。この
ダイオード18〜22の他端には、第3の定電流
回路としてのトランジスタ23と第4のトランジ
スタ24のエミツタが接続されている。この第4
のトランジスタ24のコレクタは負電源25に、
またベースは抵抗26を介して正電源27に接続
されている。また、この第4のトランジスタ24
のベースはコンデンサ28を介して接地されてい
る。このコンデンサ28には抵抗29とスイツチ
30との直列回路が接続されている。
A third current mirror circuit is constituted by the transistor 16 and the third transistor 17, and the collector of the transistor 16 which forms the output of this third current mirror circuit is connected to the transistor 14 which is the input of the first current mirror circuit. The collector of the transistor 17 constituting the input is connected to one end of diodes 18 to 22 as constant voltage elements. The emitters of a transistor 23 and a fourth transistor 24 serving as a third constant current circuit are connected to the other ends of the diodes 18 to 22. This fourth
The collector of the transistor 24 is connected to the negative power supply 25,
Further, the base is connected to a positive power supply 27 via a resistor 26. Moreover, this fourth transistor 24
The base of is grounded via a capacitor 28. A series circuit of a resistor 29 and a switch 30 is connected to this capacitor 28.

一方、前記第3の定電流回路を構成しているト
ランジスタ23のベースは、トランジスタ31,
32,33,34、ダイオード35,36,3
7,38および抵抗39,40,41,42とで
構成されている定電流源ブロツクと、電圧増幅部
2の各定電流回路に接続されており、電圧増幅部
2の動作バイアスを決定している。
On the other hand, the base of the transistor 23 constituting the third constant current circuit is connected to the transistor 31,
32, 33, 34, diode 35, 36, 3
7, 38 and resistors 39, 40, 41, 42, and each constant current circuit of the voltage amplification section 2, and determines the operating bias of the voltage amplification section 2. There is.

次に、このように構成されたミユーテイング回
路の動作について説明する。
Next, the operation of the mutating circuit configured as described above will be explained.

今、スイツチ30が開いている状態を考える
と、ミユーテイングコントロール入力端子43に
は正電源27の電圧にほぼ等しい電圧がかかつて
いるため、トランジスタ24はOFF状態にあり、
第3の定電流源であるトランジスタ23の電流
は、ダイオード18〜22、トランジスタ17に
流れ、カレントミラー効果でトランジスタ16に
も同じ電流が流れ、トランジスタ14のカレント
ミラー効果でトランジスタ3に、またトランジス
タ13の電流がトランジスタ15のカレントミラ
ー効果でトランジスタ8に流れて、ダイオード4
と抵抗5,6、ダイオード7から成るバイアス回
路に電流が流れ、電圧増幅部2の出力信号は、ト
ランジスタ9およびトランジスタ12により電流
増幅されて出力端子44に表われる。
Now, considering the state in which the switch 30 is open, a voltage approximately equal to the voltage of the positive power supply 27 is applied to the mutating control input terminal 43, so the transistor 24 is in the OFF state.
The current of the transistor 23, which is the third constant current source, flows to the diodes 18 to 22 and the transistor 17, and the same current flows to the transistor 16 due to the current mirror effect, and to the transistor 3 due to the current mirror effect of the transistor 14. 13 flows into transistor 8 due to the current mirror effect of transistor 15, and the current flows through diode 4.
A current flows through a bias circuit consisting of resistors 5 and 6 and a diode 7, and the output signal of the voltage amplifying section 2 is current-amplified by the transistors 9 and 12 and appears at the output terminal 44.

一方、スイツチ30が閉じているときには、ミ
ユーテイングコントロール端子43の電圧とし
て、ダイオード18〜22の順方向電圧にトラン
ジスタ17のベース−エミツタ間電圧を加えた電
圧からトランジスタ24のベース−エミツタ間電
圧を引いた電圧(以下、しきい値電圧と言う)に
対して十分に小さくなるように抵抗26,29の
値が選定されているので、トランジスタ24は
ON状態となり、トランジスタ24のエミツタ電
圧、すなわちダイオード22のアノード電圧がし
きい値電圧より小さくなり、第3の定電流源であ
るトランジスタ23のコレクタ電流はダイオード
18〜22の方には流れずにトランジスタ24の
方へ流れ込む。したがつてトランジスタ17から
トランジスタ16および第1のカレントミラー回
路を構成しているトランジスタ13,14、第2
のカレントミラー回路を構成しているトランジス
タ15の各トランジスタにも電流は流れず、ダイ
オード4、抵抗5,6、ダイオード7からなるバ
イアス回路にも電流は流れないため、ダイオード
4,7とトランジスタ9,12がOFF状態とな
り、電圧増幅部2の出力は完全に遮断される。
On the other hand, when the switch 30 is closed, the base-emitter voltage of the transistor 24 is changed from the voltage obtained by adding the base-emitter voltage of the transistor 17 to the forward voltage of the diodes 18 to 22 as the voltage of the muting control terminal 43. Since the values of the resistors 26 and 29 are selected to be sufficiently small with respect to the applied voltage (hereinafter referred to as threshold voltage), the transistor 24
It is in the ON state, and the emitter voltage of the transistor 24, that is, the anode voltage of the diode 22, becomes smaller than the threshold voltage, and the collector current of the transistor 23, which is the third constant current source, does not flow toward the diodes 18 to 22. flows into transistor 24. Therefore, from the transistor 17 to the transistor 16, the transistors 13 and 14 forming the first current mirror circuit, and the second
Current does not flow through each transistor of transistor 15 that constitutes the current mirror circuit, and no current flows through the bias circuit consisting of diode 4, resistors 5, 6, and diode 7. , 12 are turned off, and the output of the voltage amplifying section 2 is completely cut off.

ここで、スイツチ30がON状態からOFF状態
へと切替るときにおける状態を考えると、ミユー
テイングコントロール端子43の電圧は、しきい
値電圧より十分に小さい電圧から抵抗26、コン
デンサ28によつて決る時定数で徐々に上昇し、
しきい値電圧に近くなるとダイオード18〜22
にわずかずつ電流が流るれようになり、更にミユ
ーテイングコントロール端子43の電圧が上昇す
るにつれてダイオード18〜22の電流が増加
し、ミユーテイングコントロール端子43の電圧
がしきい値電圧より大きくなり、過渡状態を過ぎ
ると、トランジスタ23のコレクタ電流はすべて
ダイオードの方へ流れ込み、スイツチ30が
OFF状態となる。ここでダイオード18〜22
の電流の変化は、そのままカレントミラー効果に
よりダイオード4、抵抗5,6、ダイオード7よ
り成るバイアス回路にも供給されるので、ミユー
テイング量の変化にそのまま対応する。またスイ
ツチ30がOFF状態からON状態へと切替るとき
における状態も同様の動作で抵抗29、コンデン
サ28で決る時定数に対応して徐々にミユーテイ
ング量が変化する。
Here, considering the state when the switch 30 changes from the ON state to the OFF state, the voltage of the muting control terminal 43 is determined by the resistor 26 and the capacitor 28 from a voltage sufficiently lower than the threshold voltage. gradually increases with a time constant,
When the threshold voltage is approached, the diodes 18 to 22
As the voltage at the mutating control terminal 43 increases, the current in the diodes 18 to 22 increases, and the voltage at the mutating control terminal 43 becomes higher than the threshold voltage. After the transient, all of the collector current of transistor 23 flows into the diode, causing switch 30 to
It becomes OFF state. Here diodes 18-22
Since the change in current is directly supplied to the bias circuit consisting of the diode 4, resistors 5 and 6, and diode 7 due to the current mirror effect, it directly corresponds to the change in the amount of muting. Further, when the switch 30 changes from the OFF state to the ON state, the amount of muting gradually changes in accordance with the time constant determined by the resistor 29 and the capacitor 28 in a similar operation.

この実施例においては、スイツチ30によるミ
ユーテイングのON−OFF切替えにコンデンサ2
8と抵抗29とにより決定される時定数を持たせ
てあるので、 (1) 信号が急激にON−OFFされることにより生
ずる変調ノイズを、耳ざわりとならない低音域
に移してレベルをも下げることができると共
に、 (2) ミユーテイング回路の前段に接続されている
直流増幅器において必然的に発生するオフセツ
ト電圧が、ミユーテイングのON−OFFにより
変動することによる変調ノイズを耳ざわりにな
りにくい低音域に移して、そのレベルをも下げ
ることができるため、 ミユーテイングによるクリツク音を減少させ
ることが可能となる。
In this embodiment, a capacitor 2 is used for ON/OFF switching of muting by the switch 30.
Since it has a time constant determined by 8 and resistor 29, (1) it is possible to lower the level by moving the modulation noise caused by the signal being suddenly turned ON and OFF to the low frequency range where it is less unpleasant to the ear; (2) The offset voltage that is inevitably generated in the DC amplifier connected to the front stage of the muting circuit shifts the modulation noise caused by fluctuations due to ON/OFF of muting to the low frequency range where it is less harsh on the ears. , the level can also be lowered, making it possible to reduce the clicking noise caused by muting.

また、カレントミラー回路を構成しているト
ランジスタのエミツタに抵抗を直列に挿入し、
この抵抗を変化させてミラー係数を変化するよ
うにしても同様な作用効果が得られることは明
らかである。
Also, by inserting a resistor in series with the emitter of the transistor that makes up the current mirror circuit,
It is clear that similar effects can be obtained by changing the mirror coefficient by changing this resistance.

次に、この発明の第2の実施例を第2図に基づ
いて説明する。この実施例は、第1図に示された
第1の実施例における第2のトランジスタである
PNPトランジスタ12を、PNPトランジスタ4
5とNPNトランジスタ46とのダーリントン接
続により構成したもので、第2図は、この第2の
トランジスタの近辺を示す図である。一般的に
IC内部におけるPNPトランジスタは直流電流増
幅率が低いために第1図に示された実施例では負
荷が重くなるとドライブが困難になるという欠点
があつたが、この第2の実施例ではPNPトラン
ジスタ45とNPNトランジスタ46とをダーリ
ントン接続して構成したので、重い負荷すなわち
負荷抵抗が小さい場合でも十分にドライブするこ
とが可能となる。ここでトランジスタ47は、ト
ランジスタ15とカレントミラー回路を構成し、
定電流源としての動作をする。今トランジスタ4
6のベース電流を無視できるとすると、トランジ
スタ45のコレクタ電流はトランジスタ47の定
電流源が吸込む電流と抵抗48に流れる電流の和
となる。このトランジスタ45のコレクタ電流を
ダイオード7の電流とほぼ同等にすることによ
り、ダイオード7の両端の電位差とトランジスタ
45のベース−エミツタ間の電位差もほぼ同等と
なり、ほぼ零電位である電圧増幅部の出力電位が
そのまま出力端子44に表われるので、オフセツ
トが発生しなくなる。すなわち、この実施例にお
いては、オフセツトの発生を最小限にして、負荷
抵抗が小さい場合にでも十分なドライブができる
という効果がある。
Next, a second embodiment of the present invention will be described based on FIG. 2. This embodiment is the second transistor in the first embodiment shown in FIG.
PNP transistor 12, PNP transistor 4
5 and an NPN transistor 46 in a Darlington connection, and FIG. 2 is a diagram showing the vicinity of this second transistor. Typically
Since the PNP transistor inside the IC has a low DC current amplification factor, the embodiment shown in Fig. 1 had the disadvantage that it became difficult to drive when the load became heavy. Since it is constructed by darlington-connecting the and NPN transistor 46, it is possible to sufficiently drive even a heavy load, that is, a small load resistance. Here, the transistor 47 constitutes a current mirror circuit with the transistor 15,
Operates as a constant current source. Now transistor 4
Assuming that the base current of transistor 6 can be ignored, the collector current of transistor 45 is the sum of the current sucked by the constant current source of transistor 47 and the current flowing through resistor 48. By making the collector current of this transistor 45 almost equal to the current of the diode 7, the potential difference between both ends of the diode 7 and the potential difference between the base and emitter of the transistor 45 are also made almost equal, and the output of the voltage amplification section is at almost zero potential. Since the potential appears as it is at the output terminal 44, no offset occurs. That is, this embodiment has the effect of minimizing the occurrence of offset and allowing sufficient drive even when the load resistance is small.

次に、この発明の第3の実施例を第3図に基づ
いて説明する。この実施例は、第1図および第2
図に示された第1、第2の実施例における第1の
ダイオード4として、2個のダイオード49,5
0を直列に接続し、またNPNトランジスタ9の
エミツタにダイオード51を接続してベース−エ
ミツタ間の逆耐圧を高めたミユーテイング回路で
ある。前述した実施例においては、ミユーテイン
グONの状態で入力端子1の過大入力が入り、か
つ電圧増幅部2の出力にも非常に大きな信号が表
われたときには、ダイオード4の逆耐圧又はトラ
ンジスタ9の逆耐圧を越える信号成分が出力に表
われ、その結果ミユーテイング効果が小さくなる
ということが起る。この第3の実施例は、このよ
うな過大を信号に対しても十分なミユーテイング
効果が得られるように、ダイオード49,50の
直列接続とトランジスタ9のエミツタにダイオー
ド51を直列に接続し、これによつて、約2倍の
逆耐性を得るものである。
Next, a third embodiment of the present invention will be described based on FIG. 3. This example is illustrated in FIGS. 1 and 2.
Two diodes 49 and 5 are used as the first diode 4 in the first and second embodiments shown in the figure.
0 are connected in series, and a diode 51 is connected to the emitter of the NPN transistor 9 to increase the reverse breakdown voltage between the base and emitter. In the embodiment described above, when an excessive input is applied to the input terminal 1 while the muting is ON, and a very large signal also appears at the output of the voltage amplification section 2, the reverse breakdown voltage of the diode 4 or the reverse voltage of the transistor 9 is A signal component exceeding the withstand voltage appears in the output, and as a result, the muting effect becomes smaller. In this third embodiment, a diode 51 is connected in series with the series connection of diodes 49 and 50 and the emitter of the transistor 9, so that a sufficient muting effect can be obtained even for such an excessive signal. This results in approximately twice the reverse resistance.

以上説明したように、本発明によれば、信号の
正の半波を主に扱う第1の定電流回路、第1のダ
イオード及び第1のトランジスタと、信号の負の
半波を主に扱う第2の定電流回路、第2のダイオ
ード及び第2のトランジスタとが、入力端子及び
出力端子を中心として対称に配置された電流増幅
回路が構成されるとともに、その電流増幅回路
を、3つのカレントミラー回路を介して、時定数
回路を備えたミユーテイングコントロール回路に
より制御する構成となつているので、第1及び第
2の定電流回路の電流値が所定値になつたとき信
号が導通し、また電流値が略零になつたとき信号
が遮断されるという非常に優れたミユーテイング
効果を得ることができると共に、時定数回路によ
りミユーテイングON、OFF切換時に電流が徐々
に変化し、それに対応して第1及び第2の定電流
回路が切換の過渡状態も含めて常に等しい電流と
なり、入力端子及び出力端子に対して正側、負側
が常に同一条件で動作するので、原理的に変動は
発生せず、従つて、ミユーテイングON、OFF切
換時のシヨツク音を充分に低減し、聴覚上ほとん
ど感知できなくなるという効果を奏するものであ
る。
As described above, according to the present invention, the first constant current circuit, the first diode, and the first transistor mainly handle the positive half wave of the signal, and the first constant current circuit mainly handles the negative half wave of the signal. A current amplification circuit is configured in which the second constant current circuit, the second diode, and the second transistor are arranged symmetrically about the input terminal and the output terminal, and the current amplification circuit is connected to three current Since it is configured to be controlled by a muting control circuit equipped with a time constant circuit via a mirror circuit, when the current values of the first and second constant current circuits reach a predetermined value, the signal becomes conductive. In addition, it is possible to obtain an extremely excellent muting effect in which the signal is cut off when the current value becomes approximately zero, and a time constant circuit allows the current to gradually change when muting is switched on and off. The first and second constant current circuits always draw the same current, including the transient state of switching, and the positive and negative sides of the input and output terminals always operate under the same conditions, so in principle, no fluctuation occurs. Therefore, the effect is that the shock sound when switching between muting ON and OFF is sufficiently reduced and becomes almost audibly undetectable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明のミユーテイング回路の一
実施を示す回路図、第2図は、第2の実施例を示
すための要部回路図、第3図は、この発明の第3
の実施例を示すための要部回路図である。 1……信号入力端子、2……電圧増幅部、3…
…第1の定電流回路、4……第1のダイオード、
7……第2のダイオード、8……第2の定電流回
路、9……第1のトランジスタ、12……第2の
トランジスタ、18〜22……定電圧素子、23
……第3の定電流回路、24……第4のトランジ
スタ、25……負電源、27……正電源、30…
…ミユーテイングスイツチ、43……ミユーテイ
ングコントロール入力端子、45……PNPトラ
ンジスタ、46……NPNトランジスタ、47…
…トランジスタ、49〜51……ダイオード。
FIG. 1 is a circuit diagram showing one embodiment of the muting circuit of the present invention, FIG. 2 is a main part circuit diagram showing a second embodiment, and FIG. 3 is a circuit diagram showing a third embodiment of the muting circuit of the invention.
FIG. 2 is a circuit diagram of main parts for showing an embodiment of the present invention. 1...Signal input terminal, 2...Voltage amplification section, 3...
...first constant current circuit, 4...first diode,
7... Second diode, 8... Second constant current circuit, 9... First transistor, 12... Second transistor, 18-22... Constant voltage element, 23
...Third constant current circuit, 24...Fourth transistor, 25...Negative power supply, 27...Positive power supply, 30...
...mutating switch, 43...mutating control input terminal, 45...PNP transistor, 46...NPN transistor, 47...
...Transistor, 49-51...Diode.

Claims (1)

【特許請求の範囲】 1 第1の定電流回路3、第1のダイオード4、
第2のダイオード7、第2の定電流回路8が順次
直列に接続され、前記第1のダイオードと第2の
ダイオードの接続点を信号入力端とするバイアス
回路が形成され、前記第1の定電流回路と第1の
ダイオードとの接続点に第1のトランジスタ9の
ベースが、前記第2のダイオードと第2の定電流
回路との接続点に第2のトランジスタ12のベー
スがそれぞれ接続され、前記第1のトランジスタ
のコレクタが正電源27に、前記第2のトランジ
スタのコレクタが負電源25にそれぞれ接続さ
れ、前記第1のトランジスタのエミツタと第2の
トランジスタのエミツタとが互いに接続されて信
号出力端44とする電流増幅回路が構成され、 前記第1の定電流回路3は第1のカレントミラ
ー回路14,3,13の第1の出力部からなり、
前記第2の定電流回路8は前記第1のカレントミ
ラー回路の第2の出力を入力とする第2のカレン
トミラー回路15,8の出力部からなり、前記第
1のカレントミラー回路の入力として第3のカレ
ントミラー回路17,16の出力が用いられ、 前記第3のカレントミラー回路の入力部を構成
する第3のトランジスタ17のコレクタに所定の
電圧を有する定電圧素子18〜22を介して第3
の定電流回路23が接続されると共に、エミツタ
が前記第3の定電流回路と定電圧素子との接続点
に、コレクタが接地又は負電源にそれぞれ接続さ
れた第4のトランジスタ24を含むバイパス回路
と、ミユーテイングコントロール入力端子43と
しての前記第4のトランジスタのベースに時定数
回路28,29が設けられてなり、 前記ミユーテイングコントロール入力端子の電
圧を前記時定数回路を介して徐々に変化させるこ
とにより、それに応じて前記第3のカレントミラ
ー回路、第1のカレントミラー回路及び第2のカ
レントミラー回路に流れる電流が徐々に変化し、
ミユーテイングのON−OFFが所定の時定数で動
作することを特徴とするミユーテイング回路。
[Claims] 1. A first constant current circuit 3, a first diode 4,
A second diode 7 and a second constant current circuit 8 are sequentially connected in series to form a bias circuit whose signal input terminal is the connection point between the first diode and the second diode, and the second constant current circuit 8 is connected in series. The base of the first transistor 9 is connected to the connection point between the current circuit and the first diode, and the base of the second transistor 12 is connected to the connection point between the second diode and the second constant current circuit, The collector of the first transistor is connected to a positive power supply 27, the collector of the second transistor is connected to a negative power supply 25, and the emitters of the first transistor and the second transistor are connected to each other to generate a signal. A current amplification circuit is configured as an output terminal 44, the first constant current circuit 3 is composed of a first output part of a first current mirror circuit 14, 3, 13,
The second constant current circuit 8 is composed of the output portions of second current mirror circuits 15 and 8, which receive the second output of the first current mirror circuit as an input. The outputs of the third current mirror circuits 17 and 16 are used, and are applied to the collector of the third transistor 17, which constitutes the input section of the third current mirror circuit, through constant voltage elements 18 to 22 having a predetermined voltage. Third
A bypass circuit including a fourth transistor 24 to which the constant current circuit 23 is connected, and whose emitter is connected to the connection point between the third constant current circuit and the constant voltage element, and whose collector is connected to the ground or the negative power supply. and time constant circuits 28 and 29 are provided at the base of the fourth transistor serving as the muting control input terminal 43, and the voltage of the mutating control input terminal is gradually changed via the time constant circuit. As a result, the currents flowing through the third current mirror circuit, the first current mirror circuit, and the second current mirror circuit gradually change accordingly,
A muting circuit characterized in that muting ON-OFF operates with a predetermined time constant.
JP56005866A 1981-01-20 1981-01-20 Muting circuit Granted JPS57121305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56005866A JPS57121305A (en) 1981-01-20 1981-01-20 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56005866A JPS57121305A (en) 1981-01-20 1981-01-20 Muting circuit

Publications (2)

Publication Number Publication Date
JPS57121305A JPS57121305A (en) 1982-07-28
JPH0345566B2 true JPH0345566B2 (en) 1991-07-11

Family

ID=11622869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56005866A Granted JPS57121305A (en) 1981-01-20 1981-01-20 Muting circuit

Country Status (1)

Country Link
JP (1) JPS57121305A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133110A (en) * 1979-04-04 1980-10-16 Pioneer Electronic Corp Integrated circuit device
JPS55156405A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Acoustic amplifying output circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133110A (en) * 1979-04-04 1980-10-16 Pioneer Electronic Corp Integrated circuit device
JPS55156405A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Acoustic amplifying output circuit

Also Published As

Publication number Publication date
JPS57121305A (en) 1982-07-28

Similar Documents

Publication Publication Date Title
JPS648923B2 (en)
JPH0589409A (en) Magnetic head drive circuit
GB2030808A (en) Protecting transistors
US4063185A (en) Direct coupling type power amplifier circuit
JPS6155288B2 (en)
US4451800A (en) Input bias adjustment circuit for amplifier
JPS6262084B2 (en)
JPH0345566B2 (en)
US4538116A (en) Output stage for an operational amplifier
US4215318A (en) Push-pull amplifier
US4284912A (en) Switching circuits for differential amplifiers
JPH0230902Y2 (en)
JPH10126215A (en) Variable attenuator
JPH0212049B2 (en)
JPS6119548Y2 (en)
US4513251A (en) Miller compensation for an operational amplifier
JPS5915124Y2 (en) power amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JPH0348683B2 (en)
JPH0221784Y2 (en)
JP2762333B2 (en) Amplifier circuit and signal amplifier IC
EP0645883A2 (en) Wideband amplifier circuit
JPS6127927B2 (en)
KR840001120B1 (en) Amplifier
JP2901441B2 (en) Buffer amplifier