JPH0344791A - 文字認識装置のマッチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１文学認識装置においてマツチング処理（辞書
検索処理）を行う装置に関する。

〔従来の技術〕

文字認識装置においては、テキノ５トイメージから（文
字毎のイメージを切り出し、その特徴パターンを抽出す
る。そして、この認識対象文字の特徴パターンと、予め
用意された辞書の標準特徴パターンとの距離演算を行い
、距離によって文字コートをソートすることにより、距
離の小さい認識結果候補を掛る。このようなマツチング
処理（辞書検索処理）はかなり峙間のかかるものであり
、その高速化が要請されでいる。特に、漢字ＯＣＲにお
いては、１文字についての特徴量が多く、辞書の標準特
徴パターン数も多いため、マツチング処理の高連化は極
めて重要である。

マツチング処理の高速化に関しては、特開昭６１−５１
２６０号公報に、マイクロプロセッサと辞書メモリから
なる複数の処理ユニットによって。

マツチング処理を並列的に実行する方式が述べられてい
る。これによれば、単一のマイクロプロセッサと単一の
辞書によってマツチング処理を実行する場合よりも、処
理の高速化がｒ＋（能である。

〔発明が解決しよ′うとする課題〕

しかし、マイクロプロセッサを使用するので各ユニット
の処理速度は比較的遅いため７処理の並列化の割りに処
理速度が」二がらず、また、′３に置のＬＳｒ化が難し
く、コストも高い。

よって本発明の目的は、−層の処理の高速化が可能で、
かつＬＳＩ化が容易な構成のマツチング′装置を提供す
ることにある。

〔ａ！題を解決するための手段〕

請求項（１）記載の発明における前記課題を解決するた
めの手段は、ｎ（＞２）個のマツチング回路系と、この
マツチング回路系にそれぞれ１対上に対応したｎ個の辞
書メモリおよびｎ個の距離テーブルメモリと、特徴パタ
ーンメモリとを右し、前記各マツチング回路系は、対応
した前ε己辞書メモリより標準特徴パターンのデータを
１次元ずつ読み出す回路と、この回路により読み出され
たデータおよび前記特徴パターンメモリより１次元ずつ
出力された認識対象文字の特徴パターンのデータを用い
て次元もの距離のデータを対Ｊ、ｔ；　した前記距離テ
ーブルメモリより読み出す回路と、この回路により読み
出された次元毎の距離のデータの累積加算を行う回路と
、この回路により得られた最終的な距離のデータと認識
候補文字コードとを距離の値によりソートするソート回
路とをイ１．辞書は標準特徴パターン単位でΩ分割され
た前記各辞ｄメモリに格納されることである。

請求項（２）記載の発明における前記課題を解決するた
めの手段は、ｎ（＞２）個の特徴パターンメモリと、こ
の特徴パターンメモリにｔ対１に対応したｎ個の辞芽メ
モリと、荊記各特徴パターンメモリおよび前記各辞書メ
モリより認識対象文字の特徴パターンおよび捕型特徴パ
ターンのデータをそれぞれ１次元ずつ出力さするための
ア１−レスを生成する回路と、前記特徴パターンメモリ
および前記辞書メモリと１対１に対応し、対応した前記
特徴パターンメモリおよび前記辞書メモリの出力データ
の合成データによりアクセスされて次元毎の距離のデー
タを出力するｎ個の距離テーブルメモリと、このｎ個の
距離テーブルメモリより出力される次元毎の距離のデー
タの累積加算を行う回路と、この回路により得られた最
終的な距離（乃データと認識対象文字コードとを距離の
値によりソートするソート回路とを有し、認識対象文字
の特徴パターンは次元単位でｎ分割されて前記各特徴バ
タ・−ンメモリに格納され、また辞書は１％　７（ＪＪ
特徴パターンの次元単位でｎ分割されて前記各辞書メモ
リに格納されることである７ 〔作　用〕 請求項（１）記載の発明によれば、一つの認識λ・１象
文字の特徴パターンとｎ個の標準特徴パターンとの距離
演算が並列的番こ実行され、また認識結果候補のソート
も同様に並列的に実行される。また、このよう松距離演
算およびソートはマイクロプロセッサでむく専用回路に
より実行される。したがって、マイクロプロセッサを用
いて並列的に処理を行う構成に比べ、マツチング処理を
大幅に高速化することが可能である。また、辞書メモリ
および距離テーブルメモリを除く、あるいは辞書メモリ
だけを除く、距離演算およびソー１〜のための回路は、
マイクロプロセッサに比べＬＳＩ化が容易であり、ＬＳ
Ｉ化によりマツチング装置のコストも下げることができ
る。

請求項（２）記載の発明によれば、一つの認識対象文字
の特徴パターンと一つの標準特徴パターンとの距離演算
がｎ次元分並列的に実行される。また、このような距離
演算と認識結果候補のソーＩ・はマイクロプロセッサで
はなく専用の回路により実行される。したがって、マイ
クロプロセッサを用いて並列的に処理を行う構成に比へ
、マツチング処理を大幅に高速化することが可能である
。また、辞書メモリおよび距離テーブルメモリを除く、
あるいは辞書メモリだけを除く、距離演算およびソート
のための回路は、マイクロプロセッサに比／＜ＬＳＩ化
が容易であり、ＬＳＩ化によりマツチング装置のコスト
も下げることができる。

〔実施例〕

第１図は本発明の一実施例を示すブロック図である。特
徴パターンメモリ１は認識対象文字の特徴パターンを保
持するメモリである。ここに格納される特徴パターンは
、図示しない外部装置により認識対象文字イメージより
抽出され、外部インタフェース回路３を介して入力され
る。

ここに示すマツチング装置は、特徴パターンメモリ１に
格納された特徴パターンについて２系統（一般的にはｎ
ｆｈ統）のマツチング回路系によって辞書検索（マツチ
ング）を並列に実行する。辞書の標準特徴パターン（テ
ンプレート）は二つの群（一般的には０群）に分けられ
、各系統用の辞書メモリ１０．．１０２（一般的にはｎ
個の辞書メモリ）に−群ずつ格納される。すなわち、辞
書はテンプレート単位で系統数分に分割されて各辞書メ
モリに格納される。

第１のマツチング回路系は、辞書メモリＬＯ３に格納さ
れた辞書の標準特徴パターン（テンプレート）と認識対
象文字の特徴パターンとの距ｔｅｌ　？ＩＡ算を行い、
認識結果候補を例えば最高第１０位まで求めるものであ
る。このマツチング回路系には、辞書メモリ１０１に対
するメモリインタフェース回路９７、次元毎の距離のテ
ーブルを格納する距離テーブルメモリ８．に対するメモ
リインタフェース回路７□、距離テーブルメモリ８ｔよ
り出力される次元毎の距離データを累積加算する距ｍ演
算回路５８、距離の値により候補文字コードと距離デー
タをソートシて保持するソート回路６□が含まれる。

第２のマツチング回路系は、辞書メモリ１０２に格納さ
れた辞書の４ｎＱ特徴パターン（テンプレート）とＬＪ
＆識対象文字の特徴パターンとの距離演算を行い、認識
結果候補を例えば最高第１０位まで求めるものである。

このマツチングＩｒｊＪ路系には。

辞書メモリ１０２に対するメモリインタフェース回路９
８、次元毎の距離のテーブルを格納する距離テーブルメ
モリ８□に対するメモリインタフェース回路７□、距離
テーブルメモリ８□より出力される次元毎の距離データ
を累積加算する距離演算回路５２．距離の値により候補
文字コー１〜と距離データをソートして保持するソート
回路６□が含まれる。

コントロール回路２は、マツチング動作に伴う前記各回
路の制御を行う部分であり、外部インタフェース回路３
は当該装置と外部装置との交信のための部分である。以
上の装置内部の各回路ｎ！Ｉのデータおよび制御情報の
交換は内部バス４を通じて行われる。

なお、実際的には破線で囲まれた回路部はｌチップ上に
集積される。

次に、辞書メモリ１０．．１０２および距離テーブルメ
モリ８□、８□に辞書および距離テーブルが格納されて
いるとして、マツチング動作を説明する。なお、これら
メモリのローディングは、外部ｎ４ｉＷｌより外部イン
タフェース回路３、対応のメモリインタフェース回＄９
．，９２，７１．７２を通じて行われる。

外部インタフェース回路３を介して、外部装置より認識
対象文字の特徴パターンが特徴メモリ１に格納され、続
いてコントロール回路２内の各種カウンタ、メモリイン
タフェース回路９□、９２゜７□、７２内のアドレス生
成のためのレジスタやカウンタ、距離演算回路５□、５
．内のアキュムレータ、ソート回路６．．６２が初期設
定されることにより、一つの認識対象文字に対するマツ
チング処理が、２系統のマツチング回路系で並列に実行
される。

メモリインタフェース回路９□、９□によって、辞書メ
モリ１０□、↓０□より一つの標準特徴パターンのデー
タが１次元ずつ読み出され、また、特徴パターンメモリ
上より特徴パターンの同じ次元のデータが読み出される
６なお、辞書メモリ１゜、、１０．は同じアドレス情報
によりアクセスされる。読み出された標準特徴パターン
と特徴パターンのｉ次元のデータはメモリインタフェー
ス回路７１．７□内のアドレスレジスタにセットされる
ことにより、同次元について距離のデータが距離テーブ
ルメモリ８１．８２より読み出される。この距離のデー
タが距離演算回路５□、５２に入力し、それまでの累積
値に加算される。

標準特徴パターンの最後の次元まで同様の動作が繰り返
されることにより、基糸で一つの標準特徴パターンと認
識対象文字の特徴パターンとの距＃を演算が終了する。

そうすると、この最終的な距離のデータがソー１〜回路
６１，６□に入力され、また当該標準特徴パターンに対
応する文字コードがメモリインタフェース回路９□、９
□によって辞書メモリ１０□、ｔｏ□より読み込まれて
内部バス４を介してソート回路６．．６□に入力され、
ソート回路６．．６２において、この文字コードおよび
距離データが距離の小さい順にソートされる。距離演算
回路５．．５２のアキュムレータはクリアされる。なお
５文字コートを別のメモリに格納し、ここからソート回
路６．．６□に入力してもよい。

次の標準特徴パターンの読出しが開始し、同様の距離演
算が実行されるゆこれが終わると、再び認識結果候補の
ソートが行われる。

各辞書メモリ１０１．１０□内の最後の標準特徴パター
ンまで同様の処理が終Ｙすると、第２のマツチング回路
系のソート回路６２より認識結果候補の文字コードと距
離データが、第１のマツチング回路系のソート回路６ｉ
に順次転送され、このソート回路６１内の認識結果候補
と一結に改めてソートされることにより、最終的な認識
結果候補がソー１−回路６□に得られる。

コントロール回路２は、外部インタフェース回路３を通
し、認識処理全体を制御している外部製置へマツチング
処理終了を通知し、この外部装置からの結果転送要求に
従ってソート回路６１内に得られた認識結果候補のデー
タを外部装置へ順次転送する。

以上説明した本実施例のデータの流れにそくした概念的
構成図を第２図に示す。

なお、マツチング回路系をｎ系Ｍ設けた場合、ＬＡ識結
果候補の再ソートは、第ｎ系統のソート回路の内容を第
（ｎ−１）系統のソート回路へ転送して再ソート（）、
その結果を第（ｎ−２）系統のソート回路へ転送して再
ソートｎ、以下類に第１系統のソート回路まで同様の転
送と百ソートを繰り返し、その結果を最終結果として外
部へ出力する。

第３図は本発明の他の実施例を示すブロック図である６
本実施例においては、認識対象文字の特徴パターンと辞
書の標準特徴パターンとの距、ｉ７Ｉ　Ｍ算を、奇数次
元と偶数次元とに分けて並列的に実行する。そのため、
認識対象文字の特徴パターンを偶数次元と奇数次元とに
分けて格納するための二つの特徴パターンメモリｎ．．
ｎ□を有し、また辞書の標準特徴パターン（テンプレー
ト）を同じく偶数次元と奇数次元に分けて格納する二つ
の辞書メモリ１９．．，１９．を有する。すなわち、本
実施例では、辞書がａＱ特徴パターンの次元車位で２分
割されて辞書メモリ土９□、１９□に格納される。

なお、−殻内には特徴パターンメモリ及び辞書メモリを
それぞれｎ個設け、それぞれに特徴パタ−ンまたは標準
特徴パターンを次元単位でｎ分割して格納し、ｎ系統で
距離演算を並列的に実行することができる。

アドレス生成回路１２は、特徴パターンメモリｎ１、上
１２および辞書メモリ１９□、１９□をアクセスするた
めのアドレスを生成する回路である。

特徴パターンメモリｎ．．ｎ２からは特徴パターンが１
次元ずつ出力され、同時に辞書メモリｔ９１．１９．か
らは標準特徴パターンの対応したｔ次元のデータが出力
されるが、これらのデータを合成して距離テーブルメモ
リ２０□、２０２をアクセスするためのアドレス情報を
生成するために二つのアドレスレジスタ１３□、ｔ３２
が設けられている。

距離テーブルメモリ２０□、２０２は、特徴パターンと
ＩＪｌ準特徴パターンとの１次元についての距離のテー
ブルを格納し、アドレスレジスタ１３１゜１３□からの
アドレス情報によりアクセスされると次元間距離のデー
タを出力するものである。加算回路１７は、距離テーブ
ルメモリ２０□、２０２から出力される距離データの加
算を行う回路である。加算回路１４およびアキュムレー
タ１５は、加算回路１７の出力データを積算（累積加算
）するためのものである。ソート回路部６は、アキュム
レータ１５に得られる距離データと文字コートを、距離
値の小さい順にソートすることにより、例えば最高値第
１０位までの認識結果を得るものである。文字コードは
一方の辞書メモリ１９□（または１９□）より読み出さ
れてソート回路１６に入力する。なお、文字コードを別
のメモリブロックに格納し、そこから読み出すようにし
てもよい。

コントロール回路１８は、マツチング動作に伴う前記各
回路の制御を行う部分である。なお、外部装置との通信
のためのインタフェース回路もあるが、第３図では省略
されている。

また、実際的には破線で囲まれた範囲内の回路部はエチ
ップ上に集積される。

次に、辞書メモリ１９．．１９□に辞書が格納されてい
るとして、マツチング動作を説明する。

外部インタフェース回路（図示されていない）を介して
、外部装置より認識対象文字の特徴パターンが、偶数次
元は特徴パターンメモリｎ．に。

奇数次元は特徴パターンメモリ１↓２に、それぞれ順次
格納され、続いてコントロール回路１８内の各種カウン
タや、アドレス生成回路１２内のレジスタやカウンタ、
アキュムレータ１５、ソート回路ｔ６が初期設定され、
一つの認識対象文字についてのマツチング処理が開始す
る。

特徴パターンメモリエ１□、ｎ２および辞書メモリ１９
□、１９２より、特徴パターンおよび一つの標準特徴パ
ターンが１次元ずつ出力され、偶数次元のデータはアド
レスレジスタ１３Ｌに、奇数次元のデータはアドレスレ
ジスタＬ３２にそれぞれセットされる。その結果、偶数
次元データ間の距離のデータが距離テープメモリ２０よ
より、奇数次元データ間の距離のデータが距離テーブル
メモリ２０２よりそれぞれ出力され、加算回路１７によ
って加算される。すなわち、奇偶２次元についての距離
が得られる。この距離のデータは加算量ｉ％１４によっ
てアキュムレータ１５の値に加′痒される。

特徴パターンおよび標７ψ特徴パターンの触接の次元ま
で同様の動作が繰り返されることにより、一つの標準特
徴パターンと認識対象文ｉ≠の特徴パターンとの距＃！
演算が終了する。そうすると、アキュムレータ１５に得
られた最終的な距離のデータがソート回路１６に入力し
、また当該標準特徴パターンに対応する文字コードが辞
書メモリ１９１より読み出されてソート回路６□、６□
に入力し。

ソー１〜回路１６において、この文字コードおよび距離
データが距離の小さい順にソートされる。アキュムレー
タ１５はクリアされる。

同様の距離演算と認識結果候補のソートが、辞書メモリ
１９□、１９２内の最後の標準特徴パターンまで繰り返
され、最終的な認識結果候補のデータがソート回路１６
に得られる。

コントロール回路１８は、外部インタフェース回路を通
じ、認識処理全体を制御している外部装置へマツチング
処理終了を通知し、この外部装置からの結氷転送要求に
従ってソート回路ｔ６内に得られた認識結果候補のデー
タを外部装置へ順次転送する。

〔発明の効果〕

以上説明した如く、請求項（１）または（２）記載の発
明によれば、マイクロプロセッサを用いて並列的に処理
を行う構成に比べ、マツチング処理を大幅に高速化する
ことが可能であり、また、辞書メモリおよび距離テーブ
ルメモリを除く、あるいは辞書メモリだけを除く回路系
のＬＳＩ化が容易で、そのｌＬＳＩ化によりマツチング
処理のコスト引き下げが可能である。

【図面の簡単な説明】

第を図は本発明の一実施例を示すブロック図、第２図は
同実施例のデータの流れにそった概念的構成図、第３図
は本発明の他の実施例を示すブロック図である。 ↓・・・特徴パターンメモリ。 ３・・・外部インタフェース回路。 ５□、５２・・・距離演算回路、 ６□、６．・・・ソート回路、 ７□、７２・・・メモリインタフェース回路、８１、８
ｔ・・・距離テープメモリ、 ９□、９□・・・メモリインタフェース回路、１０、．
１０１・・辞書メモリ、 ｎ□、ｎ□・・・特徴パターンメモリ。 １２・・・アドレス生成回路、 １３□、１３１・・アドレスレジスタ、１４・・・加算
回路、　　１５・・アキュムレータ、１６・・・ソート
回路、　　１７・・・加算回路、１９１．１９□・・・
辞書メモリ、 ２０□、２０２・・・距離テープメモリ。

Claims (2)

【特許請求の範囲】
1. （１）ｎ（＞２）個のマッチング回路系と、このマッチ
   ング回路系にそれぞれ１対１に対応したｎ個の辞書メモ
   リおよびｎ個の距離テーブルメモリと、特徴パターンメ
   モリとを有し、前記各マッチング回路系は、対応した前
   記辞書メモリより標準特徴パターンのデータを１次元ず
   つ読み出す回路と、この回路により読み出されたデータ
   および前記特徴パターンメモリより１次元ずつ出力され
   た認識対象文字の特徴パターンのデータを用いて次元毎
   の距離のデータを対応した前記距離テーブルメモリより
   読み出す回路と、この回路により読み出された次元毎の
   距離のデータの累積加算を行う回路と、この回路により
   得られた最終的な距離のデータと認識候補文字コードと
   を距離の値によりソートするソート回路とを有し、辞書
   は標準特徴パターン単位でｎ分割されて前記各辞書メモ
   リに格納されることを特徴とする文字認識装置のマッチ
   ング装置。
2. （２）ｎ（＞２）個の特徴パターンメモリと、この特徴
   パターンメモリに１対１に対応したｎ個の辞書メモリと
   、前記各特徴パターンメモリおよび前記各辞書メモリよ
   り認識対象文字の特徴パターンおよび標準特徴パターン
   のデータをそれぞれ１次元ずつ出力させるためのアドレ
   スを生成する回路と、前記特徴パターンメモリおよび前
   記辞書メモリと１対１に対応し、対応した前記特徴パタ
   ーンメモリおよび前記辞書メモリの出力データの合成デ
   ータによりアクセスされて次元毎の距離のデータを出力
   するｎ個の距離テーブルメモリと、このｎ個の距離テー
   ブルメモリより出力される次元毎の距離のデータの累積
   加算を行う回路と、この回路により得られた最終的な距
   離のデータと認識候補文字コードとを距離の値によりソ
   ートするソート回路とを有し、認識対象文字の特徴パタ
   ーンは次元単位でｎ分割されて前記各特徴パターンメモ
   リに格納され、また辞書は標準特徴パターンの次元単位
   でｎ分割されて前記各辞書メモリに格納されることを特
   徴とする文字認識装置のマッチング装置。