JPH0344242A - パケット交換網における入力規制方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 第１の原理構成の作用 第２の原理構成の作用 第３の原理構成の作用 実施例 第１の入力回路と出力回路の実施例 第２の入力回路と出力回路の実施例 第３の入力回路と出力回路の実施例 他の実施例 発明の効果 ［概要］ 複数の入方路から入力されたパケットをそれぞれのヘッ
ダ内の宛先の出方路に出力するパケット交換網における
入力規制方式に関し、 オーバーフローを防止し、転送遅延量を制限し、出方路
を効率的に使用すると共に入方路の要求に応じたスルー
ブツトを保障するパケット交換網における入力規制方式
を提供することを目的とし、各入方路に設けた入力回路
は送信制御部と送信・応答パケット数管理部を備え、各
出方路に設けられた出力回路は入力回路から送信された
パケットを出方路に転送すると共に、応答パケット生底
部において転送パケット内のヘッダ内アドレスを検出し
て、対応する応答パケットを生威し折返しパスに出力し
、入力回路の前記送信・応答パケット数管理部は該応答
パケットを検出して送信パケット数と応答パケット数に
基づく出力を発生し、該出力により送信制御部はパケッ
トの送信制御を行うよう構成する。

［産業上の利用分野］ 本発明は複数の入方路から入力されたパケットをそれぞ
れのヘッダ内の宛先の出方路に出力するパケット交換網
における人力規制方式に関する。

近年パケットによりデータ、音声２画像等の各種の通信
（マルチメディア通信）を行うパケット交換網が次第に
利用されるようになった。そのようなパケット交換網に
は、パケット交換機やＬＡＮ等を含む交換手段が用いら
れており、今後さらに広い分野において普及すると予想
される。

そのような、パケット交換網では、多数の方路に対して
入方路と出方路が対になって設けられ、各方路の入方路
から入力されたパケットはそれぞれのヘッダにより指示
された出方路へ転送するよう一交換制御される。ところ
が、パケットのフローが特定の出方路へ集中するような
場合、パケットの廃棄をする事態が発生するので、入力
側に対して規制を行う必要がある。ところが、従来の入
力規制の方式では各種の問題があり、簡単かつ有効な入
力規制方式の実現が望まれている。

［従来の技術］ 第１３図は従来のシステム説明図である。

図に示すように、複数の端末または伝送路に対応する入
方路１〜ｎから入力されたパケットはそれぞれの入力回
路１〜ｎからパケット交換網またはパケット交換機に入
力して、各パケットのヘッダにより示される目的の端末
または伝送路である出方路１−ｎに転送され、各出方路
の出力回路を介して出方路に送信される。なお、入方路
１と出方路ｌは説明上左右に分かれて示されているが、
同じ端末または伝送路の方路に対応して対になって両方
向の通信を行うものである。同様に、他の方路２．３・
・ｎも入方路と出方路が対になっている。

パケットのフォーマットの一例を第１３図の下段に示す
。Ａ、Ｂのフォーマットにおいて右側が先頭になって伝
送され、■は情報、ＣＨはコントロールヘッダ（パケッ
トタイプの識別用）を示す。

この例では、論理アドレス方式を示しており、宛先とし
てＬ　ＣＮ　（Ｌｏｇｉｃａｌ　Ｃｈａｎｎｅｌ　Ｎｕ
ｍｂｅｒ）またはＶ　Ｐ　ｒ　（Ｖｉｒｔｕａｌ　Ｐａ
ｔｈ　Ｉｄ）と呼ばれている論理アドレスをパケットの
先頭に付ける。ＲＨ（Ｒ。

ｕｔｉｎｇ　Ｈｅａｄｅｒ）は経路ヘッダであり、その
内容は、出力回路（出力ボート）の識別番号を符号化し
たものが入っている。パケット交換リンク（入力回路に
入力する前及び出力回路から出力された後）においては
Ａ、のフォーマットであり、パケット交換ｙ４（入力回
路から出力回路まで）においてはＢ、のフォーマットで
ある。

第１３図に示すように、フォーマットへのパケットが交
換網の入力回路に入力すると、交換網の制御部（図示せ
ず）により出方路への転送経路が選択されてその経路情
報であるＲＨが付加されて交換網内で転送制御されて出
力回路に出力される。

尚１．パケツトフオーマツトにはこの他にもＬＣＮの代
わりにＬＡＮ等で用いられる物理アドレスを用いる方法
や、ＲＨを付加する代わりにＬＣＮを用いて直接交換を
行う方法など各種方法があるが、いずれの方法でも本発
明原理は適用可能である。

従来の入力規制の方式を第１４図を用いて説明する。

第１４図のシステム構成は第１３図と同様であるが、出
力回路は出方路ｍのための出力回路ｍだけが示されてい
る。この出力回路ｍには、出力バッファ（０−Ｂｕｆで
表示）が備えられており、交換網から入力されたパケッ
トはこの出力回路ｍの出力バッファに一時蓄積され、そ
の一方で出方路ｍ側に対する転送動作が行われる。

フロー規制の対象となるこの出力回路ｍの出力バッファ
の蓄積量は常にモニタされ、出力回路において相手側の
伝送路または端末へのパケットが集中したり、相手側で
輻較する等により出力バッファから出力されるパケット
の量に対して入力されるパケットが多いと出力バッファ
に滞留するパケットが増大する。その量がある一定以上
になると、該バッファへの入力を行っている全ての入方
路に対し、入力規制通知が与えられる。この入力規制通
知を受けた入力回路では、該当出方路へのパケット送信
を停止し、該出力バッファへの過大人力によるオーバー
フロー（パケットの廃棄）や、遅延の増大を回避するこ
とができる。

［発明が解決しようとする課題］ 上記の従来の方式によれば、次のような問題がある。

■バッファ量で監視するため、入力回路への規制通知の
遅延により、オーバーフローが発生して、パケットの廃
棄が生じる可能性がある。

■全ての入方路からの入力を規制すると、転送遅延量が
増大して例えば、音声等のように一定時間以上遅延する
と通話が不自然になる。

■出方路を効率的に使用できない。（入方路側に入力し
たいパケットが有るのに入力規制のため送Ｆできないた
め出方路を効率的に使用できない）■入方路の要求に応
じた制御がされない。（速度の異なるデータのパケット
を一律に止めるためスルーブツトが悪くなる〉 本発明はオーバーフローを防止し、転送遅延量を制限し
、出方路を効率的に使用すると共に入方路の要求に応じ
たスループットを保障するパケット交換網における入力
規制方式を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明の第１の原理構成図、第２図は本発明の
第２の原理構成図、第３図は本発明の第３の原理構成図
である。

第１図において、１０は入方路の入力回路、１１はパケ
ット交換網への入力線、１２はパケット交換網から入力
回路への折返しパス、１３はパケット交換網（またはパ
ケット交換機）、１４はパケット交換網からの出方路へ
の出力線、１５は出力回路からパケット交換網への折返
しパス、１６は出力回路を表す。

第２図において、２０乃至２６は第１図の１０〜１６に
対応し、第３図において３０乃至３６も第１図の１０〜
１６に対応する。第１図、第２図および第３図の各原理
構成は、図から明らかなように入力回路１０，２０．３
０および出力回路１６．２６．３６の内容が相互に異な
り、それに対応して作用が相違している。

上記の第１図乃至第３図の構成において、折返しパス１
２，２２．３２および１５，２５．３５は、折返し専用
のパスを設けてそれを使用するか、または多方路１乃至
ｋについて双方向のパケット交換を行うために既に設け
られている逆方向のパスを使用してもよい。

本発明の第１および第２の発明は、入力回路から送信し
たパケットを出力回路で受信するとそれに対応する応答
パケットを折返しパスを介してその入力回路に送信し、
入力回路で送信パケット数と応答パケットの数を用いて
適性な数のパケットを送信するよう制御するものである
。そして、本発明の第３の発明は、所定数の送信パケッ
トの送信毎に出力回路に対して信号パケットを送信して
、出力回路からその信号パケットを折返しパスを介して
送信させて、入力回路でその折返しパスから信号パケッ
トを受信すると、送信規制の制御を行うものである。

［作用］ 第１図乃至第３図において、入方路１乃至にはそれぞれ
の方路について、対応する出方路ｌ乃至ｋが設けられて
いることはいうまでもない。そして、各方路は他の交換
機への伝送路または、端末への伝送路に相当する。以下
に第１図から第３図の順に各基本構成の作用を説明する
。

〔本発明の第１の原理構成の作用〕 入方路１に設けられた入力回路１．１０（以下、入力回
路１０という）には、送信制御部１０１と送信・応答パ
ケット数管理部１０２が備えられ、他の入力回路２乃至
入力回路にも図示しないが同様の構成を備えている。

第１図には、出方路として出方路５だけを示すが、全て
の方路（１−ｋ）に対して同様に各入方路の経路に対応
した出方路に出力回路が設けられている。

入方路１の入力回路１０に入力されたパケットは、送信
・応答パケット数管理部１０２により制御される送信制
御部１０１から入力線１１を通ってパケット交換網１３
に転送される。入力されるパケットの内容は変更されず
、パケット交換網１３で交換動作が行われて、出方路５
への出力線１４から出力回路１６に入力し、バッファ１
６１に格納され、バッファ１６１から出方路５に送信さ
れる。バッファ１６１からパケットが送信される際、そ
の送信パケットのヘッダが応答パケット生成部１６３で
検出される。

応答パケット生成部１６３は、そのヘッダに含まれた送
信元の情報を基にアドレステーブル１６２を参照して、
入力回路１０のアドレスを求め、求めたアドレスをヘッ
ダとし、情報として応答情報であることを表示するデー
タを付加して応答パケットを生威し、折返しパス１５に
出力する。この折返しパス１５はその出方路と対になっ
て設けられている入方路（この場合入方路５）の入力線
（折返しパス１５と同じ線）１５からパケット交換網１
３を介して、応答パケットのヘッダにより指定された入
力回路１０へのパスを表す。尚、アドレステーブル１６
２はここでは論理的な機能の点からテーブルと称してお
り、物理的には、メモリによるデータ検索テーブル以外
の別の構成をとっても差し支えない。

入力回路１０は、自己宛先とした応答パケットを折返し
パス１２（図示しない出方路ｌへ向けた出力線と接続）
から受は取ると、送信・応答パケット数管理部１０２に
入力し、その応答パケットの数を計数する。送信・応答
パケット数管理部１０２は、送信制御部１０１から送信
したパケットの数と、当該入力回路１０から出力回路１
６へ送信されたパケットのうち、出力回路１６から出方
路へ出力されたパケットの数（応答パケットの数）を計
数して、両者の差を識別する。この差の数値は、入力回
路１０から出力回路１６に送信したパケットの内、出力
回路１６のバッファ１６１に格納されて、未送信状態の
パケットの数を表す。

送信・応答パケット数管理部１０２には、予め内部また
は外部から入力規制すべき数値を設定しておき、送信パ
ケット数と応答パケット数の差がその規制値を越えると
、送信制御部Ｌｏｔに対してその出力回路１６へのパケ
ット送信を停止させ、設定数値以下なら規制をかけない
。

尚、ここでは入力回路１０の送信先が出力回路１６だけ
と、宛先が１つだけの場合について説明したが、複数の
出力回路が宛先になりうる場合についても、本発明は適
用可能である。その場合には、第１図のように、送信制
御部１０１、送信・応答パケット数管理部１０２が１つ
づつしか用意しない構成と、送信先対応で該回路を別々
に用意する構成方法とが考えられるが、どちらの構成方
法でも、本発明の効果は期待できる。勿論、別々に用意
する構成のほうが本発明の効果が大きくな６゜ 〔本発明の第２の原理構成の作用〕 第２図の構成において、入方路１から入力回路２０に入
力されたパケットは、上記第１図に示す送信・応答パケ
ット数管理部１０２と同様の機能を備える送信・応答パ
ケット数管理部２０２により制御される送信制御部２０
１からヘッダ付加部２０３を介して入力線２１に転送さ
れる。送信制御部２０１からパケットが送信される時、
ヘッダ付加部２０３では、その送信されるパケットのヘ
ッダに当該入力回路２０の経路を示す識別情報またはア
ドレスを持つヘッダを付加する。

新たなヘッダが付加されたパケットはパケット交換網２
３から宛先方路である出方路５の出力回路２６に入力し
、バッファ２６１に格納され、そこから送信される時に
、ヘッダ制御部２６２において送信パケットの中からヘ
ッダ付加部２０３で付加されたヘッダを分離し、その入
力回路２０への経路を示す情報をヘッダとして応答情報
であることを表す識別情報を含めて応答パケットを構成
して折返しパス２５に送出する。

この応答パケットは、入力回路２０で取り込まれ、送信
・応答パケット数管理部２０２に入力し、入力規制の制
御は上記第１図の場合と同様に行われる。

〔本発明の第３の原理構成の作用〕 第３図の入方路に設けた入力回路３０において、３０１
は送信制御部、３０２は応答確認パケット生底部、３０
３は応答確認パケット受信部を表し、出力回路３６にお
いて、３６１はバッファ、３６２は応答確認パケット検
出部を表す。

入力回路３０の応答確認パケット生成部３０２゜は出方
路５に宛てたパケットが送信制御部３０１から送信され
るとその個数を検出し、予め設定された個数のパケット
が送信される毎に応答確認パケットを生成して出方路５
を宛先にして送信制御部３０１から送信する。

この応答確認パケットはパケット交換網３３を介して出
力回路３６に到達し、バッファ３６１がら出方路５に送
信される時に、多数の送信パケットの中から応答確認パ
ケットだけを応答確認パケット検出部３６２で検出し、
対応する入力回路３０への折返しパス３５を通して返送
する。

入力回路３０では、応答確認パケット受信部３０３で折
返しパスから応答確認パケットを受信すると、送信制御
部３０１に通知する。送信制御部３０１はその通知に応
じて送信規制の制御を行う。

この第３図の方式において、応答確認パケットの返送先
情報の付加方法としては、上記第１の原環構成（第１図
）または第２の原理構成（第２図）に示す方式の何れか
を用いる。すなわち、通常のパケットのヘッダ（宛先の
アドレスだけを含む）を付加して送信し、出力回路にお
いてアドレステーブルを用いて入力回路へのアドレスを
検出する方法か、入力回路の応答ＩＩＩ　ｍＷパケット
生生部部おいて返送用の送信元アドレス（入力回路のア
ドレス）を付加（第１の原理と同様のアドレス）して送
信して、出力回路側ではそのアドレスにより応答確認パ
ケットを返送する方法である。

［実施例］ 第４図は本発明が実施されるパケット交換機の構成図、
第５図および第６図は第１図に示す第１の原理構成に対
応する第１の入力回路の実施例構成図と第１の出力回路
の実施例構成図、第７図および第８図は第２図に示す第
２の原理構成に対応する第２の入力回路の実施例構成図
と第２の出力回路の実施例構成図、第９図および第１Ｏ
図は第３図に示す第３の原理構成に対応する第３の入力
回路の実施例構成図と第３の出力回路の実施例構成図で
ある。

第４図において、４０は多数の伝送路または端末（相手
パケット交換機と接続）の収容部を表し、４１は伝送路
または端末から人力されたパケットを宛先とする伝送路
または端末に転送する機能を持つパケット交換機を表し
、伝送路または端末の各収容部４０は第１図乃至第３図
の入力回路および出力回路に対応する回路を備え、パケ
ット交換１！１４１は第１図乃至第３図のパケット交換
網に対応する。また、第１図乃至第３図の折返しパス（
１２，２２，３２および１５，２５．３５）は各方路に
対し双方向に設けられた伝送路の中の逆方向のパスを使
用する。

第４図の伝送路または端末の収容部に備えられる入力回
路と出力回路の３つの実施例の構成を第５図乃至第１０
図に示し、以下順に説明する。

〔第１の入力回路および出力回路の実施例〕第５図に示
す第１の入力回路と第６図に示す第１の出力回路は、両
者が相互に関連した動作を行うので合わせて説明する。

第５図において、５０は送信制御部、５１は送信・応答
パケット数管理部、５２は特定のパケットを分岐するフ
ィルタを表し、第６図において６０は出力バッファ、６
１は応答パケット生成部、６２はアドレステーブル、６
３はマルチプレクサ（ＭＵＸで表示）を表す。

第５図の入力回路には、インタフェース（１／Ｆで表示
）を介して送信制御部５０のバッファ５０１にパケット
が受信され、送信・応答パケット数管理部５１の制御に
よりバッファから出力される。そのパケットは先頭のヘ
ッダ（Ｈで表示）とこれに続く情報（【で表示）とで構
成される。

バッファ５０１から出力されたパケットはＤＲＨ付加回
路５０２に供給される。こでＤＲＨ付加回路５０２は、
送信されるパケット（送信パケットという）に対し、交
換機内の交換動作に使用する宛先経路を示すヘッダ（Ｄ
ＲＨで表示：　Ｄｉｓｔｉｎａｔｔｏｎ　Ｒｏｕｔｉｎ
ｇ　）ｌｅａｄｅｒ）を付加し、入力されたヘッダＨと
情報Ｉを合わせて新たな情報■として構成し、ｒＤＲＨ
，Ｉ、がインタフェースＩ／Ｆを介してパケット交換機
に送信される。

第６図の出力回路では、インタフェースＩ／Ｆから入力
した送信パケットを出力バッファ６０に格納し、相手の
伝送路（相手交換４ｉＳｉ）または端末の状態に応じて
出力バッファ６０から送信される。

出力バッファから送信されるパケットは、交換機内で使
用された宛先経路を示すヘッダは取り除かれ、元のへラ
ダＨと情報Ｉとで構成される。

このパケットがバッファから送信されると、応答パケッ
ト生成部６１のヘッダ検出回路６１１でその中のへラダ
Ｈを検出し、検出したヘッダＨによりアドレステーブル
６２を検索することにより、そのパケットが入力した入
力回路のアドレスが得られる。この動作の詳細を説明す
ると、このアドレステーブル６２は、パケットの呼のパ
スが設定された時に図示されない交換制御部により内容
が設定される。その構成は、ＲＡＭまたはＲＯＭ等のメ
モリを用い、各ＬＣＮ　（論理チャネル番号、従来例の
第１３図参照）のアドレス位置に入力回路への経路情報
を表すＳＲＨ（送信元経路ヘッダ：　５ｏｕｒｃｅ　Ｒ
ｏｕｔｉｎｇ　Ｈｅａｄｅｒ　）が格納される。

従って、第６図のヘッダ検出回路６１１で検出したヘッ
ダＨのＬＣＮをアドレスとして、ＳＲＨをデータとして
読出すことができる。

入力回路を示すアドレスはＳＲＨ付加回路６１２に供給
されＳＲＨをＣＨ付加回路６１３に供給する。ＣＨ付加
回路６１３は、応答パケットを示す制’４Ｂ　ヘッダ（
ＣＨ：　Ｃｏｎｔｒｏｌ　Ｒｅａｄｅｒ）を該ＳＲＨに
付加して折返しパスである逆方向の伝送路に出力される
。この応答パケットは、逆方向の伝送路（出方路→入方
路）に入力するＭＵＸ６３において多重化されパケット
交換機に入力する。

この応答パケットは、上記したヘッダ内のＳＲＨにより
入力回路（第５図）を宛先にして経路が選択されるので
、第５図の逆方向の伝送路５４にに現れ、フィルタ５２
において、その応答パケット（応答パケットであること
を表す制御ヘッダＣＨ）を検出するとそのパケットを分
岐して送信・応答パケット数管理部５１の応答パケット
受信部５１４に入力する。

このフィルタ５２の構成は、第１１図のフィルタの構成
図に示されている。第１１図で、パケット交換機からの
折返しのデータパスから入力したパケットは、シフトレ
ジスタ１１５に入力される。

そのパケット、の制御ヘッダＣＨの特定ビットをラッチ
回路１１４にラッチして、その出力が“１″であれば応
答パケットであるから、ゲート制御部Ｂ１１３の“ｌ”
出力によりゲート回路１１１をオン状態にしてＣＨに続
いてシフトレジスタ１１５から出力される応答パケット
を応答パケット受信部（第５図５１４）に送出する。ラ
ッチ回路１１４に“Ｏ”がラッチされると、ゲート制御
回路１１３はゲート回路１１１をオフ、ゲート回路１１
２をオンに制御し、シフトレジスタ１１５の出力を伝送
路または端末へ送出する。

ここで、第５図の説明に戻ると、応答パケット受信部５
１４は応答パケットが入力されると、アップダウン（Ｕ
　ｐ／ｄｏｗｎで表示）カウンタ５１３に対しダウン入
力を発生する。アップダウンカウンタ５１３は、バッフ
ァ５０１から送信パケットが送出されると、カウンタ制
御部５１１で検出して該アップダウンカウンタ５１３を
アップカウントし、応答パケット（出力回路から折返し
パスに送信してくる）を受信すると、ダウンカウントす
る。

従って、アップダウンカウンタ５１３は、出力回路に宛
てて送信したパケット数の中で現在出力回路の出力バッ
ファに残っているパケット数を表示する。

送信・応答パケット数管理部５１のコンパレータ５１２
には、予め出方路（出力回路）に対し連続して出力でき
るパケット数（ウィンドウサイズ）を設定できる構成を
備え、その設定値とアップダウンカウンタ５１３の数値
を比較して、設定値を越えたら、コンパレータ５１２は
カウンタ制御部５１１に通知して、カウンタ制御部５１
１はバッファ５０１からのパケット出力を停止させる。

〔第２の入力回路および出力回路の実施例〕第７図に示
す第２の入力回路と第８図に示す第２の出力回路を合わ
せて説明する。

第７図において、７０は送信制御部、７１は送信・応答
パケット数管理部、７２は特定のパケットを分岐するフ
ィルタを表し、第８図において８０は出力バッファ、８
１はヘッダ制御部、８２はマルチプレクサ（ＭＵＸで表
示）を表す。

第７図の入力回路の構成は上記の第５図の構成どは送信
制御部の構成が異なり、他の部分は同様の構成であり、
異なる点を中心に説明する。

入力回路の送信制御部７０のバッファ７０１からパケッ
トが送信されると、そのパケット（ヘッダＨと情報■）
はＤＲＨ−ＳＲＨ付加回路７０２に入力し、元のヘッダ
Ｈに対して、出力回路（出方路）への経路を示すＤＲＨ
（宛先経路ヘッダ：Ｄｉｓｔｔｎａｔｉｏｎ　Ｒｏｕｔ
ｉｎｇ　Ｈｅａｄｅｒ）と入力回路自身に折返す経路を
示す識別情報（ＩＤ）またはアドレスで構成するＳＲＨ
（送信元経路ヘッダ）を付加して、全体として、ＤＲＨ
，ＳＲＨ，Ｉとで構戒するパケットをパケット交換機に
送出する。

この送信パケットがパケット交換機を通って第８図の出
力回路に入力し出力バッファ８０に格納される。そのパ
ケットは、入力回路で付加されたＳＲＨとＤＲＨの内Ｄ
ＲＨは交換機の経路選択で使用されているので、ＳＲＨ
，Ｈ，Ｉで構成される。この出力バッファ８０から出方
路に送信されると、ヘッダ分離フィルタ８１１において
、ＳＲＨが分離されて、次のＣＨ付加回路８１２に供給
される。このＣＨ付加回路８１２は入力されたＳＲＨに
対し応答パケットであることを示すＣＨ（Ｃｏｎｔｒｏ
ｌ　Ｈｅａｄｅｒ）を付加し、マルチプレクサ８２にお
いて多重化して受信パス（出方路→入方路）へ送信する
。

この応答パケットは、パケット交換機を通って逆方向の
パスを介して送信されると、第７図のフィルタ７２から
送信・応答パケット数管理部７１に入力して、上記第５
図と同様にパケット数により送信制御を行う。

なお、第８図の出力回路ではＣＨ付加回路８１２が備え
られているが、第７図の入力回路においてＳＲＨと同時
に予めＣＨを付加する構成にすれば、出力回路ではＳＲ
ＨとＣＨを持つパケットを分離して受信パスから入力回
路に送り返すことにより同様の機能を実現できる。

〔第３の入力回路および出力回路の実施例〕第９図に示
す第３の入力回路と第１０図に示す第３の出力回路を合
わせて説明する。

第９図において、９０は送信制御部、９１は応答確認パ
ケット（Ｓパケットで表示：Ｓｉｇｎａｌ）生成部、９
２は応答確認パケット受信部を表し、第１０図において
、９５はバッファ、９６は応答確認パケット（Ｓパケッ
トで表示）検出部、９７はマルチプレクサ（ＭＵＸで表
示）を表す。

第９図の入力回路には、インタフェース（１／Ｆで表示
）を介して送信制御部９０のバッファ９０１にパケット
が受信され、カウンタ制御部９０２の制御によりバッフ
ァから出力される。このバッファ９０１から連続して出
力できるパケット数（ウィンドウサイズ）が予めコンパ
レータ９０４に設定される。パケットカウンタは、バッ
ファ９０１から出力される送信パケット数をカウントし
、カウント数がコンパレータ９０４の設定値を越えると
、コンパレータ９０４はカウンタ制御部９０２に通知し
、カウンタ制御部９０２はバッファ９０１の出力を停止
して、送信規制を行う。

一方、カウンタ制御部９０２は、バッファ９０１からウ
ィンドウサイズの個数のパケットが送信される毎にコン
パレータ９０４から発生する出力（バッファ９０１を停
止する時の出力）に応じて応答確認パケット（以下単に
Ｓパケットという）生成部９１内のＳパケット生成回路
９１２に駆動信号を供給する。これに応じてＳパケット
生成回路９１２は、Ｓパケットを生威し、マルチプレク
サ９１１に入力し、バッファ９０１から出力された送信
パケットと多重化されパケット交換機に送信される。

このＳパケットは、パケット交換機を介して第１０図の
出力回路に人力されてバッファ９５に格納される。バッ
ファ９５から出方路に送信される時に、Ｓパケット検出
フィルタ９６１でＳパケットだけを分離し、受信パス（
出方路→入方路）のマルチプレクサ９７に入力して通常
のパケットと多重化されてパケット交換機に入力される
。このＳパケットは第９図の入力回路の受信パスに入力
される。

入力回路のＳパケット受信部９２のＳパケット検出フィ
ルタ９２２によりそのＳパケットを検出すると、Ｓパケ
ット受信回路９２１に入力される。

Ｓパケット受信回路９２１がこれに応じて送信制御部９
０のカウンタ制御部９０２に通知するとカウンタ制御部
９０２はそれまでのパケット送信規制を解除して、送信
を開始する。この時、バケットカウンタ９０３はリセッ
ト（またはカウントダウンする）され、再び送信パケッ
トのカウント動作を開始する。

この実施例において、入力回路（第９図）で生成され出
力回路（第１０図）から返送されるＳパケットの転送方
式は、上記第５図、第６図に記載した方式や、第７図、
第８図に記載した方式の何れかを用いることができる。

すなわち、前者の場合、第５図の入力回路のようにＤＲ
Ｈ（宛先経路ヘッダ）をＳパケットのヘッダとして付加
した形式とし、出力回路（第１０図）にアドレステーブ
ルを設けて、戻りのＳパケット用のＳＲＨ（送信元経路
ヘッダ）を付加する方式となる。後者の場合、第７図の
入力回路のようにＳパケットのヘッダにＤＲＨの他に戻
りの経路を示すＳＲＨも付加して送信し、出力回路（第
１０図）でそのＳＲＨを分離してＳパケットを送り返す
方式となる。

この第９図および第１０図の実施例によれば、交換機が
高い信頼性をもち、転送誤りが少ないものとしているが
、パケット転送時に応答確認バケツ）（Ｓパケット）が
失われて、入力規制をしたまま応答確認パケットを待ち
続ける状態が発生する恐れがある。それに備える方式と
して、入力回路（第９図）にタイマを設け、送信パケッ
トを出力してから所定時間内に応答確認パケットが戻っ
てこない時にカウンタ制御部９０２を初期化（従ってパ
ケットカウンタ９０３をリセットする）する構成とする
方式を採用することができる。

〔他の実施例の構成〕 上記の第４図乃至第１Ｏ図の実施例の構成では、パケッ
ト交換網としてパケット交換機の例を示したが、ＬＡＮ
　（ローカル・エリア・ネットワーク）等の交換網に適
用することもできる。その場合、伝送路または端末収容
部は入力回路と出力回路の２つの機能を備えているが、
それぞれを分離してもよい、また、この実施例では双方
向伝送を考えているので、応答パケット（Ｓパケットを
含む）を受信パス（出方路→入方路）に多重しているが
、別個の折返しパスを設けるＩｌ戒とすることもできる
。

また、第４図乃至第１０図の実施例では入力回路にバッ
ファを設け、送信パケットを止めて（規制）いるが、入
力回路内のバッファで入力規制を行わない他の入力規制
の方式を第１２図に示す。

この方式では、入力回路に接続された伝送路の相手側装
置または端末に対して入力規制の通知を送る方式であり
、第１２図はパケット交換網１２３の入力回路１２２に
端末１２１が接続されている例が示されている。図の端
末１２１から送信したパケットが入方路から入力量ｇ＆
１２２に入力してパケット交換ｙ４１２３から出方路に
設けられた出力回路１２４に送信する時に輻較が発生し
た場合、本発明により入力回路１２２にその状態が検知
（通知）される。これを受は取った入力回路１２２は入
方路への入力規制通知として、特定の信号またはパケッ
トを端末１２１に宛てて送信する。

これに応じて端末からその入方路（端末から見て出方路
）へのパケット送信を規制する。

［発明の効果コ 本発明によれば任意の出力回路の出力待ちバッファに対
する入力回路からの入力規制を実現できる。また、複数
の入方路に対し任意の比率でスループットの保障を行い
、しかも簡単な構成を使用するので入方路と出方路が増
加しても大規模化することなく対処で゛きる。さらに、
規制通知または送信時のオーバーヘッドを少なくするこ
とができる。

【図面の簡単な説明】

第１図は本発明の第１の原理構成図、第２図は本発明の
第２の原理構成図、第３図は本発明の第３の原理構成図
、第４図は本発明が実施されるパケット交換機の構成図
、第５図、第６図は第１の入力回路と第１の出力回路の
実施例構成図、第７図、第８図は第２の入力回路と第２
の出力回路の実施例構成図、第９図、第１０図は第３の
入力回路と第３の出力回路の実施例構成図、第１１図は
フィルタの構成図、第１２図は他の入力規制の方式を示
す図、第１３図は従来のシステム説明図、第１４図は従
来の入力規制の方式説明図である。 第１図中、 ｌＯ：入方路１の入力回路 １０１：送信制御部 １０２：送信・応答バケッ ト数管理部 １１　： １２゜ １３　： １４　： １６　： ６１ ６２ ６３ パケット交換網への入力線 １５：折返しパス パケット交換網（パケット交換機） 出力回路への出力線 出方路５の出力回路 ：バッファ ：アドレステーブル ：応答パケット生底部

Claims (3)

【特許請求の範囲】
1. （１）複数の入方路から入力されたパケットを、それぞ
   れのヘッダ内の宛先の出方路に出力するパケット交換網
   における入力規制方式において、各入方路に設けた入力
   回路（１０）は送信制御部（１０１）と送信・応答パケ
   ット数管理部（１０２）を備え、各出方路に設けられた
   出力回路（１６）は入力回路から送信されたパケットを
   出方路に転送すると共に、応答パケット生成部（１６３
   ）において転送パケット内のヘッダ内アドレスを検出し
   て、対応する応答パケットを生成して折返しパスに出力
   し、入力回路（１０）の前記送信・応答パケット数管理
   部（１０２）は該応答パケットを検出して送信パケット
   数と応答パケット数に基づく出力を発生し、該出力によ
   り送信制御部（１０１）はパケットの送信制御を行うこ
   とを特徴とするパケット交換網における入力規制方式。
2. （２）複数の入力路から入力されたパケットをそれぞれ
   のヘッダ内の宛先の出方路に出力するパケット交換網に
   おける入力規制方式において、各入方路に設けた入力回
   路（２０）は送信制御部（２０１）と送信・応答パケッ
   ト数管理部（２０２）および送信されるパケットのヘッ
   ダに当該入力回路のアドレスを含む情報を付加するヘッ
   ダ付加部（２０３）を備え、 各出方路に設けた出力回路（２６）は、入力回路から送
   信されたパケットを出方路に転送すると共に、ヘッダ制
   御部（２６２）により上記ヘッダ付加部で付加されたア
   ドレスを含む情報を分離して、応答パケットとして折返
   しパスに出力し、 入力回路（２０）の前記送信・応答パケット数管理部（
   ２０２）は、該応答パケットを検出して送信パケット数
   と応答パケット数に基づいて送信制御部（２０１）から
   のパケット送信を制御することを特徴とするパケット交
   換網における入力規制方式。
3. （３）複数の入力路から入力されたパケットをそれぞれ
   のヘッダ内の宛先の出方路に出力するパケット交換網に
   おける入力規制方式において、各入方路に設けた入力回
   路（３０）に、送信制御部（３０１）と設定された所定
   数のパケットを送信する毎に出力回路に宛てた応答確認
   パケットを送信する応答確認パケット生成部（３０２）
   および応答確認パケット受信部（３０３）を備え、 各出方路に設けた出力回路（３６）は、応答確認パケッ
   ト検出部（３６２）を備え、応答確認パケットを検出す
   ると該パケットを折返しパスに出力し、前記入力回路の
   応答確認パケット受信部で受信すると、送信制御部（３
   ０１）に入力して送信制御を行うことを特徴とするパケ
   ット交換網における入力規制方式。