JPH0341473Y2 - - Google Patents

Info

Publication number
JPH0341473Y2
JPH0341473Y2 JP18473785U JP18473785U JPH0341473Y2 JP H0341473 Y2 JPH0341473 Y2 JP H0341473Y2 JP 18473785 U JP18473785 U JP 18473785U JP 18473785 U JP18473785 U JP 18473785U JP H0341473 Y2 JPH0341473 Y2 JP H0341473Y2
Authority
JP
Japan
Prior art keywords
cap
substrate
semiconductor
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18473785U
Other languages
Japanese (ja)
Other versions
JPS6292648U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18473785U priority Critical patent/JPH0341473Y2/ja
Publication of JPS6292648U publication Critical patent/JPS6292648U/ja
Application granted granted Critical
Publication of JPH0341473Y2 publication Critical patent/JPH0341473Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、半導体装置における半導体素子の封
止構造に関し、特にピングリツドアレイなどのパ
ツケージに応用するのに適した封止構造に関する
ものである。
[Detailed description of the invention] (Field of industrial application) The present invention relates to a sealing structure for semiconductor elements in semiconductor devices, and in particular to a sealing structure suitable for application to packages such as pin grid arrays. be.

(従来の技術) 半導体素子を搭載した半導体装置にあつては、
その半導体素子の腐食や電気的接続不良の発生を
防止するため、当該半導体素子をできるだけ気密
状態に封止しておく必要がある。換言すれば、当
該半導体素子は空気中の水分等に直接曝されない
ようにしておく必要があるのである。
(Prior art) For semiconductor devices equipped with semiconductor elements,
In order to prevent corrosion of the semiconductor element and occurrence of poor electrical connections, it is necessary to seal the semiconductor element as airtight as possible. In other words, it is necessary to prevent the semiconductor element from being directly exposed to moisture in the air.

従来、このような半導体素子の封止を実行すべ
く基板上に搭載される半導体素子をパツケージン
グするに際しては、例えばチツプオンボードタイ
プの半導体装置において、次のような方法によつ
ていた。すなわち、第6図に示したように、半導
体搭載用基板50をガラスエポキシ樹脂などの有
機系素材によつて形成して、この基板50の半導
体素子搭載部に半導体素子51を直接実装し、ワ
イヤーボンデイング等の方法により当該基板50
の導体回路と電気的接続をする。その後、エポキ
シ樹脂等の液状またはペレツト状の封止樹脂52
を、電気的接続完了後の半導体素子51に滴下ま
たは載置して、所定の温度でこの封止樹脂52を
溶融させた後に硬化させていたのである。なお、
このように形成した半導体装置は、例えば時計、
カメラ等の電子部品として使用されるものであ
る。
Conventionally, when packaging a semiconductor element mounted on a substrate in order to seal the semiconductor element, for example, in a chip-on-board type semiconductor device, the following method has been used. That is, as shown in FIG. 6, a semiconductor mounting substrate 50 is formed of an organic material such as glass epoxy resin, a semiconductor element 51 is directly mounted on the semiconductor element mounting portion of this substrate 50, and a wire The substrate 50 is bonded by a method such as bonding.
Make electrical connections with conductor circuits. After that, a liquid or pellet-like sealing resin 52 such as epoxy resin is
was dropped or placed on the semiconductor element 51 after electrical connection was completed, and the sealing resin 52 was melted at a predetermined temperature and then hardened. In addition,
Semiconductor devices formed in this way can be used, for example, as watches,
It is used as an electronic component for cameras, etc.

(考案が解決しようとする問題点) しかしながら、第6図に示したような半導体装
置の封止構造では、封止樹脂52自体の耐水性が
劣るだけでなく、この封止樹脂52以外での封止
はなされていないから、例え半導体搭載用基板5
0が耐水性に優れたものであつたとしても、封止
構造としては完全とはいえないものである。
(Problems to be solved by the invention) However, in the sealing structure of a semiconductor device as shown in FIG. 6, not only is the sealing resin 52 itself inferior in water resistance, but also Since it is not sealed, even if the semiconductor mounting board 5
Even if No. 0 has excellent water resistance, it cannot be said to be a perfect sealing structure.

これに対して、半導体搭載用基板50に更にキ
ヤツプを固着して確実な封止構造とする試みもな
されてはいるが、当該半導体搭載用基板50は高
い信頼性を必要とされる部分においても安価な有
機系素材を使用する要求が増えつつあり、この有
機系素材からなる半導体搭載用基板50とキヤツ
プとの固着は接着性の問題から樹脂からなる接着
剤によつて行なわなければならない。すなわち、
従来の封止構造にあつて、キヤツプを使用する半
導体装置にあつても、その接合部における樹脂の
耐水性に劣るという問題が生じてくるのである。
In response to this, attempts have been made to further secure a cap to the semiconductor mounting substrate 50 to create a reliable sealing structure, but the semiconductor mounting substrate 50 has not been used in areas where high reliability is required. There is an increasing demand for the use of inexpensive organic materials, and the semiconductor mounting substrate 50 made of this organic material must be fixed to the cap using an adhesive made of resin due to adhesive properties. That is,
In the conventional sealing structure, even in the case of a semiconductor device using a cap, a problem arises in that the water resistance of the resin at the joint is poor.

以上のような従来の半導体装置における封止構
造では、近年のようにこの種半導体装置に搭載さ
れる半導体素子及びこれに結線される導体回路の
微細化発展の実状の下にあつては特に、高い信頼
性の要求される場所での使用に十分対処すること
が困難であり、時代の要求にマツチした半導体装
置とすることには問題があつたのである。
In the conventional sealing structure of a semiconductor device as described above, especially under the recent trend of miniaturization of semiconductor elements mounted on this type of semiconductor device and conductor circuits connected to the semiconductor elements, It was difficult to adequately handle the use in places where high reliability was required, and there were problems in creating a semiconductor device that met the demands of the times.

そして、本考案の目的とするところは、上述し
た従来技術の問題点を除去し、基板上に搭載され
た半導体素子の腐食や電気的絶縁接続不良をより
一層改善し、半導体素子を実装、封止した後の湿
気に対する信頼性を著しく向上させた半導体装置
における封止構造を提供することである。
The purpose of the present invention is to eliminate the above-mentioned problems of the conventional technology, to further improve corrosion of semiconductor elements mounted on a substrate and defective electrical insulation connections, and to mount and seal semiconductor elements. An object of the present invention is to provide a sealing structure in a semiconductor device that has significantly improved reliability against moisture after sealing.

(問題点を解決するための手段) 以上の問題点を解決するために、本考案が採つ
た手段は、実施例に対応する第1図〜第5図を参
照して説明すると、 有機系素材からなる半導体搭載用基板10上に
搭載した半導体素子17をキヤツプ30により封
止するようにした半導体装置100において、 半導体搭載用基板10の外周縁部に半導体素子
17用の導体回路13と絶縁された金属被膜層1
4をその内部に閉空間を形成すべく設けるととも
に、キヤツプ30を金属によつて形成して、 このキヤツプ30の外周縁部を金属被膜層14
に金属接合したことを特徴とする封止構造であ
る。
(Means for Solving the Problems) In order to solve the above problems, the means taken by the present invention will be explained with reference to FIGS. 1 to 5 corresponding to the examples. In a semiconductor device 100 in which a semiconductor element 17 mounted on a semiconductor mounting substrate 10 made of metal coating layer 1
4 to form a closed space therein, a cap 30 is formed of metal, and the outer peripheral edge of the cap 30 is coated with a metal coating layer 14.
This is a sealed structure characterized by metal bonding.

以下に、本考案に係る封止構造を図面に示した
具体例に従つて詳細に説明する。
Below, the sealing structure according to the present invention will be explained in detail according to a specific example shown in the drawings.

第1図には、本考案の封止構造によつて半導体
素子17を封止した半導体装置100の斜視図が
示してあり、この半導体装置100は主として半
導体素子17を搭載するための基板10、この基
板10に強制嵌合した複数の導体ピン20及び半
導体素子17を覆蓋するキヤツプ30とからなつ
ている。
FIG. 1 shows a perspective view of a semiconductor device 100 in which a semiconductor element 17 is sealed by the sealing structure of the present invention, and this semiconductor device 100 mainly includes a substrate 10 for mounting the semiconductor element 17, It consists of a plurality of conductor pins 20 that are forcibly fitted to the substrate 10 and a cap 30 that covers the semiconductor element 17.

基板10は、ガラスエポキシ樹脂、ガラストリ
アジン樹脂、ガラスポリイミド樹脂等の有機系樹
脂素材からなるもので、第2図及び第3図に示し
たように、所定の位置に半導体素子17搭載用の
凹所12が形成されており、この凹所12の周囲
に導体回路13が形成されている。この導体回路
13は、通常のメツキ法あるいは導体箔を貼付す
る方法等によつて形成したものである。また、こ
の基板10には複数の貫通孔11が形成してあ
り、この貫通孔11内には導体層15が形成して
ある。これにより、当該各貫通孔11はスルーホ
ール16となつているのである。このスルーホー
ル16内の導体層15と、基板10の凹所12内
に形成した導体回路13とは電気的な接続状態と
なつている。なお、凹所12内に搭載された半導
体素子17は、ボンデイングワイヤー等によつて
導体回路13に選択的に接続されており、必要に
応じて当該半導体素子17の周囲を有機系樹脂素
材からなる枠18bと封止樹脂18aによつて閉
塞するようにして実施してもよい。
The substrate 10 is made of an organic resin material such as glass epoxy resin, glass triazine resin, or glass polyimide resin, and has a recess for mounting a semiconductor element 17 at a predetermined position as shown in FIGS. 2 and 3. A recess 12 is formed, and a conductive circuit 13 is formed around this recess 12. This conductive circuit 13 is formed by a conventional plating method or a method of pasting conductive foil. Further, a plurality of through holes 11 are formed in this substrate 10, and a conductor layer 15 is formed inside these through holes 11. Thereby, each of the through holes 11 becomes a through hole 16. The conductor layer 15 in the through hole 16 and the conductor circuit 13 formed in the recess 12 of the substrate 10 are electrically connected. The semiconductor element 17 mounted in the recess 12 is selectively connected to the conductor circuit 13 by bonding wire or the like, and if necessary, the semiconductor element 17 is surrounded by an organic resin material. It may be implemented by closing the frame 18b and the sealing resin 18a.

また、この基板10の表面の外周縁部には、第
2図及び第3図に示したように、上述した導体回
路13とは絶縁された金属被膜層14が形成して
あり、この金属被膜層14は、特に第2図に示し
たように、その内部に閉空間を形成すべく設けて
ある。すなわち、この金属被膜層14は、その表
面に後述のキヤツプ30を金属接合した場合に、
このキヤツプ30と基板10との間に密閉空間を
形成し、かつ当該金属被膜層14が導体であつて
も基板10上の導体回路13とは完全に独立して
電気的絶縁状態を保持し得るものである。この金
属被膜層14を形成している材料は、上記の導体
回路13と同じ材料を使用しても、あるいはこれ
とは全く別の材料を使用してもよく、この具体例
にあつては銅箔あるいはこの銅箔の表面にメツキ
した他の金属例えばニツケル、金によつて構成し
ている。また、この金属被膜層14は、導体回路
13と同じ材料によつて形成するのであれば、基
板10上に導体回路13を形成する際に、この基
板10と金属被膜層14とが残留するように、基
板10上に形成した金属層をエツチング処理をす
る等して容易に形成されるものである。
Further, as shown in FIGS. 2 and 3, a metal coating layer 14 is formed on the outer peripheral edge of the surface of the substrate 10, and is insulated from the conductor circuit 13 described above. Layer 14 is provided to form a closed space within it, as particularly shown in FIG. That is, when a cap 30 (described later) is metal-bonded to the surface of this metal coating layer 14,
A sealed space is formed between the cap 30 and the substrate 10, and even if the metal coating layer 14 is a conductor, it can maintain an electrically insulated state completely independently of the conductor circuit 13 on the substrate 10. It is something. The material forming this metal coating layer 14 may be the same material as the conductor circuit 13 described above, or may be a completely different material. In this specific example, copper is used. It is made of foil or other metal such as nickel or gold plated on the surface of this copper foil. Furthermore, if the metal coating layer 14 is formed of the same material as the conductor circuit 13, the substrate 10 and the metal coating layer 14 may remain when forming the conductor circuit 13 on the substrate 10. In addition, it can be easily formed by etching a metal layer formed on the substrate 10.

また、この金属被膜層14は後述のキヤツプ3
0との金属接合を行なうことを主たる目的とする
ものであるが、第4図に示したように、基板10
の表面の外周縁部から基板10の側面及び当該基
板10の下面の外周縁部に至るまで連続した形状
のものとすれば、基板10の側面及び裏面からの
湿気の侵入を防ぎ、本考案に係る封止構造の効果
をより一層向上させることができるものである。
Further, this metal coating layer 14 is used as a cap 3 which will be described later.
Although the main purpose is to perform metal bonding with the substrate 10, as shown in FIG.
If the shape is continuous from the outer peripheral edge of the front surface to the outer peripheral edge of the side surface of the substrate 10 and the lower surface of the substrate 10, moisture can be prevented from entering from the side surfaces and the back surface of the substrate 10, and the present invention The effect of such a sealing structure can be further improved.

この具体例における半導体装置100はピン・
グリツドアレイ・タイプのものであるから、上記
のスルーホール16に対して導体ピン20が強制
嵌合によつて固着してある。これら各導体ピン2
0は、その上端部に支持部21が形成してあり、
基板10に対する安定性を確保するための鍔部2
2がその上部に形成してある。この導体ピン20
の支持部21は、スルーホール16の内径よりの
僅かに大きい外径を有しており、この支持部21
をスルーホール16内に強制嵌合することによ
り、当該導体ピン20は基板10に固定される。
以上のように基板10に固定された各導体ピン2
0は、当該半導体装置100から図示しないプリ
ント配線板(マザーボード)に電気的導通性を与
えるものである。なお、この導体ピン20を基板
10に固定する場合、当該導体ピン20の固定部
に半田接合を施すことによつて、当該導体ピン2
0の固定保持力を向上させるとともに、当該半導
体装置100の内部と外部とを遮断することに著
しい効果を奏することができる。
The semiconductor device 100 in this specific example has a pin
Since it is a grid array type, conductor pins 20 are fixed to the through holes 16 by forced fitting. Each of these conductor pins 2
0 has a support part 21 formed at its upper end,
Flange portion 2 for ensuring stability with respect to the substrate 10
2 is formed on the top. This conductor pin 20
The support portion 21 has an outer diameter slightly larger than the inner diameter of the through hole 16.
By forcibly fitting the conductor pin 20 into the through hole 16, the conductor pin 20 is fixed to the substrate 10.
Each conductor pin 2 fixed to the board 10 as described above
0 provides electrical continuity from the semiconductor device 100 to a not-shown printed wiring board (motherboard). Note that when fixing the conductor pin 20 to the substrate 10, the conductor pin 20 can be fixed by soldering the fixing portion of the conductor pin 20.
In addition to improving the fixing and holding force of the semiconductor device 100, it is also possible to achieve a remarkable effect in isolating the inside and outside of the semiconductor device 100.

そして、以上のように形成した基板10上の金
属被膜層14にキヤツプ30が金属接合してある
のである。このキヤツプ30は、外気中の湿気が
半導体素子17側に侵入するのを防止するととも
に、半導体素子17が発生した熱を速やかに外部
へ放散するために、金属によつて形成してあり、
その材料としてはアルミニウム、銅等が使用され
る。また、このキヤツプ30は、その内側に位置
する半導体素子17及びそのボンデイングワイヤ
ー等が直接接触しないようにするため、第3図〜
第5図に示したように、その中央部が盛り上がつ
た形状としてある。さらに、このキヤツプ30の
外周縁部には、後述の金属接合をより確実なもの
とするために、基板10上の金属被膜層14に対
応する平らな平面を有した接合部31が形成して
ある。この接合部31の接合面には、後述の金属
接合作業を容易に行なうようにするために、予じ
め半田層を形成しておくと便利である。
Then, the cap 30 is metal-bonded to the metal coating layer 14 on the substrate 10 formed as described above. This cap 30 is made of metal in order to prevent moisture in the outside air from entering the semiconductor element 17 side, and to quickly dissipate heat generated by the semiconductor element 17 to the outside.
Aluminum, copper, etc. are used as the material. In addition, this cap 30 is designed to prevent the semiconductor element 17 located inside the cap 30 and its bonding wires from coming into direct contact with each other, as shown in FIGS.
As shown in FIG. 5, the central portion thereof has a swollen shape. Further, a bonding portion 31 having a flat surface corresponding to the metal coating layer 14 on the substrate 10 is formed on the outer peripheral edge of the cap 30 in order to make the metal bonding described later more reliable. be. It is convenient to form a solder layer in advance on the bonding surface of the bonding portion 31 in order to facilitate the metal bonding work described below.

また、このキヤツプ30として、第5図に示し
たように、接合部31の外周と連続し基板10の
外周に嵌合される嵌合部32を一体的に形成した
ものとすれば、この嵌合部32によつて基板10
の側面を覆うことができるとともに、当該キヤツ
プ30の基板10に対する位置合わせを容易に行
なうことができるものとすることができる。
Furthermore, if this cap 30 is integrally formed with a fitting part 32 that is continuous with the outer periphery of the joint part 31 and fitted to the outer periphery of the substrate 10, as shown in FIG. The substrate 10 is joined by the joint 32.
The side surface of the cap 30 can be covered, and the positioning of the cap 30 with respect to the substrate 10 can be easily performed.

金属被膜層14とキヤツプ30との接合は、第
3図に示したように、半田40によつて行なつて
ある。すなわち、金属被膜層14の全体とキヤツ
プ30の接合部31との接合面間には半田40が
介在しており、これによつて金属被膜層14とキ
ヤツプ30との金属接合は完了しているのであ
る。この半田40の材料としては、錫鉛合金等が
使用される。
The metal coating layer 14 and the cap 30 are joined by solder 40, as shown in FIG. That is, the solder 40 is interposed between the joint surfaces of the entire metal coating layer 14 and the joint portion 31 of the cap 30, thereby completing the metal bonding between the metal coating layer 14 and the cap 30. It is. As the material of this solder 40, a tin-lead alloy or the like is used.

(考案の作用) 以上のように構成した本考案に係る半導体装置
100にあつては、基板10上に形成した金属被
膜層14とキヤツプ30とを金属接合してあるか
ら、当該キヤツプ30内は完全に密閉された状態
となり、外気中の湿気が半導体素子17にまで到
達することを困難にしている。従つて、この半導
体装置100にあつては、半導体素子17の湿気
による電気的接続不良や腐食の防止がより確実に
なされている。
(Operation of the invention) In the semiconductor device 100 according to the invention configured as described above, since the metal coating layer 14 formed on the substrate 10 and the cap 30 are metal-bonded, the interior of the cap 30 is The state is completely sealed, making it difficult for moisture in the outside air to reach the semiconductor element 17. Therefore, in this semiconductor device 100, poor electrical connection and corrosion of the semiconductor element 17 due to moisture can be more reliably prevented.

また、この半導体装置100にあつては、その
キヤツプ30を金属によて形成するとともに、基
板10上の金属被膜層14と金属接合したから、
熱良導体としての性質を有効に活用していて、半
導体素子17から発散された熱を当該キヤツプ3
0を通して外部に速やかに放散する。
Further, in this semiconductor device 100, the cap 30 is formed of metal and is metal bonded to the metal coating layer 14 on the substrate 10.
It effectively utilizes its property as a good thermal conductor, and transfers the heat radiated from the semiconductor element 17 to the cap 3.
0 and quickly dissipates to the outside.

(実施例) 実施例 1 耐熱ガラスエポキシ樹脂を素材とする銅張り積
層板上に、無電解の銅メツキ、ニツケルメツキ、
金メツキを用いて常法により導体回路と金属被膜
層14とを同時に形成した後、基板10に導体ピ
ン20を固定した。
(Example) Example 1 Electroless copper plating, nickel plating,
After the conductor circuit and the metal coating layer 14 were simultaneously formed using gold plating by a conventional method, the conductor pins 20 were fixed to the substrate 10.

導体ピン20は、基板10のスルーホール16
の穴径より適当な大きさだけ幅広く形成した支持
部21によつて、基板10のスルーホール16内
に圧入されており、隙間にはエポキシ系の封止樹
脂を埋めた。
The conductor pin 20 is inserted into the through hole 16 of the substrate 10.
The supporting portion 21 is formed to be wider than the diameter of the hole, and is press-fitted into the through hole 16 of the substrate 10, and the gap is filled with an epoxy sealing resin.

この基板10に半導体素子17を搭載し、ワイ
ヤーボンデイングにより当該半導体素子17と導
体回路13とを電気的に接続した後、その全体を
エポキシ系の封止樹脂で封止した。そして、アル
ミニウム製のキヤツプ30の表面を亜鉛置換した
後、ニツケルメツキ及び金メツキを施した。この
キヤツプ30の接合部31の接着面に半田ペース
トを印刷し、このキヤツプ30を基板10に対し
て位置決めして載置して、260℃のコンベア式リ
フロー炉内で熱処理することにより、基板10と
キヤツプ30とを一体的に金属接合した。
After mounting the semiconductor element 17 on this substrate 10 and electrically connecting the semiconductor element 17 and the conductive circuit 13 by wire bonding, the whole was sealed with an epoxy sealing resin. After the surface of the aluminum cap 30 was replaced with zinc, nickel plating and gold plating were applied. Solder paste is printed on the adhesive surface of the joint portion 31 of this cap 30, this cap 30 is positioned and placed on the board 10, and heat treated in a conveyor type reflow oven at 260°C. and the cap 30 are integrally metal-bonded.

実施例 2 ガラストリアジンを素材とする銅張り積層板上
に常法により、電気銅メツキ、ニツケルメツキ、
金メツキを施し、導体回路13と基板10上の金
属被膜層14とを同時に形成した後、導体回路1
3と金属被膜層14とを電気的に導通していたリ
ード部をザグリ加工により切断した。
Example 2 Electrolytic copper plating, nickel plating,
After gold plating and simultaneously forming the conductor circuit 13 and the metal coating layer 14 on the substrate 10, the conductor circuit 1
3 and the metal coating layer 14 were cut by counterbore processing.

この基板10に導体ピン20を差し込み、半田
浴に導体ピン20側の面を浸漬して導体ピン20
を基板10に半田接合した。次いで、半導体素子
17を基板10の凹所12に搭載してワイヤーボ
ンデイングした後、この半導体素子17の全体を
エポキシ系の樹脂で封止した。
The conductor pin 20 is inserted into this board 10, and the surface on the conductor pin 20 side is immersed in a solder bath.
was soldered to the substrate 10. Next, the semiconductor element 17 was mounted in the recess 12 of the substrate 10 and wire bonded, and then the entire semiconductor element 17 was sealed with an epoxy resin.

銅製のキヤツプ30に凸状の絞り加工をした
後、ニツケルメツキ及び金メツキを施し、このキ
ヤツプ30の接合部31に半田ペーストを印刷し
た。この金属製のキヤツプ30を位置合わせして
基板10上に載置し、260℃のオーブン中で5分
間の熱処理することにより、基板10とキヤツプ
30とを一体的に金属接合した。
After drawing a copper cap 30 into a convex shape, nickel plating and gold plating were applied, and solder paste was printed on the joint portion 31 of the cap 30. This metal cap 30 was aligned and placed on the substrate 10, and heat treated in an oven at 260° C. for 5 minutes to integrally metal bond the substrate 10 and the cap 30.

(考案の効果) 以上説明したように、本考案に係る半導体装置
100によれば、外気中の湿気の半導体素子17
側への侵入をほぼ完全に阻止することができるた
め、この半導体装置100における半導体素子1
7の耐久性が向上し、半導体装置100の実装後
の信頼性を著しく向上させることができる。
(Effects of the Invention) As explained above, according to the semiconductor device 100 according to the present invention, the semiconductor element 17 is exposed to moisture in the outside air.
Since it is possible to almost completely prevent intrusion into the side, the semiconductor element 1 in this semiconductor device 100
7 is improved, and the reliability of the semiconductor device 100 after mounting can be significantly improved.

また、本発明の封止構造にあつては、その金属
被膜層14は導体回路13と同時に形成可能であ
るし、キヤツプ30も金属板の打ち抜き、絞り加
工等によつて容易に形成することができるから、
本発明に係る半導体装置100を極めて容易に製
造することができる。
Furthermore, in the sealing structure of the present invention, the metal coating layer 14 can be formed at the same time as the conductor circuit 13, and the cap 30 can also be easily formed by punching or drawing a metal plate. Because I can,
The semiconductor device 100 according to the present invention can be manufactured extremely easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る半導体装置の完成後の斜
視図、第2図はキヤツプを金属接合する前の状態
を示す斜視図、第3図は第1図の−線に沿つ
て見た拡大縦断面図、第4図及び第5図は本考案
の他の実施例を示す第3図に対応した断面図、第
6図は従来の技術を示す断面図である。 符号の説明、100……半導体装置、10……
基板、13……導体回路、14……金属被膜層、
17……半導体素子、20……導体ピン、30…
…キヤツプ、31……接合部、32……嵌合部、
40……半田。
FIG. 1 is a perspective view of the completed semiconductor device according to the present invention, FIG. 2 is a perspective view of the cap before metal bonding, and FIG. 3 is an enlarged view taken along the - line in FIG. 4 and 5 are sectional views corresponding to FIG. 3 showing another embodiment of the present invention, and FIG. 6 is a sectional view showing a conventional technique. Explanation of symbols, 100...Semiconductor device, 10...
Substrate, 13... conductor circuit, 14... metal coating layer,
17...Semiconductor element, 20...Conductor pin, 30...
... Cap, 31 ... Joint part, 32 ... Fitting part,
40...Solder.

Claims (1)

【実用新案登録請求の範囲】 1 有機系素材からなる半導体搭載用基板上に搭
載した半導体素子をキヤツプにより封止するよ
うにした半導体装置において、 前記半導体搭載用基板の外周縁部に前記半導
体素子用の導体回路と絶縁された金属被膜層を
その内部に閉空間を形成すべく設けるととも
に、前記キヤツプを金属によつて形成して、 このキヤツプの外周縁部を前記金属被膜層に
金属接合したことを特徴とする封止構造。 2 前記金属被膜層と前記キヤツプの金属接合
は、半田付け接合であることを特徴とする実用
新案登録請求の範囲第1項に記載の半導体装置
における封止構造。 3 前記半導体搭載用基板は、ピングリツドアレ
イであることを特徴とする実用新案登録請求の
範囲第1項または第2項のいずれかに記載の半
導体装置における封止構造。
[Claims for Utility Model Registration] 1. In a semiconductor device in which a semiconductor element mounted on a semiconductor mounting substrate made of an organic material is sealed with a cap, the semiconductor element is attached to the outer peripheral edge of the semiconductor mounting substrate. A metal film layer insulated from the conductor circuit for the cap is provided to form a closed space therein, the cap is formed of metal, and the outer peripheral edge of the cap is metallized to the metal film layer. A sealing structure characterized by: 2. The sealing structure for a semiconductor device according to claim 1, wherein the metal bonding between the metal coating layer and the cap is a soldering bond. 3. The sealing structure for a semiconductor device according to claim 1 or 2, wherein the semiconductor mounting substrate is a pin grid array.
JP18473785U 1985-11-30 1985-11-30 Expired JPH0341473Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18473785U JPH0341473Y2 (en) 1985-11-30 1985-11-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18473785U JPH0341473Y2 (en) 1985-11-30 1985-11-30

Publications (2)

Publication Number Publication Date
JPS6292648U JPS6292648U (en) 1987-06-13
JPH0341473Y2 true JPH0341473Y2 (en) 1991-08-30

Family

ID=31132695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18473785U Expired JPH0341473Y2 (en) 1985-11-30 1985-11-30

Country Status (1)

Country Link
JP (1) JPH0341473Y2 (en)

Also Published As

Publication number Publication date
JPS6292648U (en) 1987-06-13

Similar Documents

Publication Publication Date Title
US7180012B2 (en) Module part
JP3554350B2 (en) Surface mountable integrated circuit package with integrated battery mount
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US6448644B1 (en) Flip chip assembly with via interconnection
US6406939B1 (en) Flip chip assembly with via interconnection
JP2002198395A (en) Semiconductor device, its manufacturing method, circuit board, and electronic appliance
JP3482850B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JPH09321173A (en) Semiconductor device package, semiconductor device and their manufacture
CN105244327A (en) Electronic device module and method of manufacturing the same
JPH0341473Y2 (en)
JPH01168045A (en) Hermetically sealed circuit device
JP3099768B2 (en) Electronic component assembly and method of manufacturing the same
JP3446695B2 (en) Semiconductor device
JPH06204385A (en) Semiconductor device mounted pin grid array package substrate
US20220278085A1 (en) Method for connecting an electrical device to a bottom unit by using a solderless joint
JP3331146B2 (en) Manufacturing method of BGA type semiconductor device
JP2001118951A (en) Semiconductor device
JP3117688B2 (en) Semiconductor package for surface mounting
JP3914478B2 (en) LSI chip mounting flexible wiring board
CN104981092A (en) Surface coating and semiconductor packaging part including same
JPH046197Y2 (en)
CN115274467A (en) Chip packaging method and packaging mechanism
JPH0311903Y2 (en)
JP3039485B2 (en) Semiconductor package for surface mounting and method of manufacturing the same
JPH0513381B2 (en)