JPH0340158A - 拡張記憶転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、拡張記憶装置とのデータ転送制御方式に関す
る。

［従来の技術］ スーパーコンピュータは、汎用計算機と比べ、桁違いに
高速な演算処理能力を持っており、科学・技術の領域で
色々な研究や技術開発のため、自然現象を表現する種々
の方程式を、たくさんのデータを使って高速に解くこと
が可能である。

例えば、自動車メーカーにおける車体の衝突実験をスー
パーコンピュータを使ってシミュレーションすることが
できれば、実験に使われる車を削減できる。また、航空
機メーカーでは、従来風洞を使って実験していた翼のま
わりにできる空気の渦の解析に、スーパーコンピュータ
が使われている。

このような大規模科学技術計算を実施するスーパーコン
ピュータでは、対象とする問題の規模も大きくなり、必
要とするデータは巨大なものになる。

従って、多くのデータは、磁気ディスク装置などの二次
記憶装置におくことになり、必要に応じて、磁気ディス
ク装置と主記憶装置との間でデータを人出力しながら計
算を進めることになる。従って、二次記憶装置と主記憶
装置との間の入出力時間が、プログラム全体の性能に大
きく影響することになる。スーパーコンピュータでは入
出力高速化のために拡張記憶装置を設けている。

従来、この種のスーパーコンピュータは、システム制御
装置と、それに接続される入出力プロセッサと、制御プ
ロセッサと、高速演算プロセッサと、第１の主記憶装置
と、第２の主記憶装置と、拡張記憶装置とから構成され
ている。

制御プロセッサは、スーパーバイザー機能をもち、入出
力の制御、ユーザープログラムのコンパイル、リンクを
実現している。第１の主記憶装置には、制御プロセッサ
を制御する制御プログラムが格納されている。

第２の主記憶装置には、ユーザープログラムのロードモ
ジュールやデータが格納され、高速演算プロセッサは、
ユーザープログラムを実行している。

入出力プロセッサは、磁気ディスク装置などの周辺装置
と第１の主記憶装置とのデータ転送を制御している。

入出力プロセッサ、制御プロセッサ及び高速演算プロセ
ッサは各々独立に動作可能で、システムのスループット
を高めている。

拡張記憶装置と第２の主記憶装置とのデータ転送は、高
速演算プロセッサ上の命令で制御されている。

拡張記憶装置と第１の主記憶装置とのデータ転送は制御
プロセッサ又は入出力プロセッサから、前記データ転送
を制御するデータ転送制御手段に対して制御情報などを
送り、起動することにより実現されている。

このような情報処理装置では、ユーザーのさまざまなコ
ストパフォーマンスに対する要求を満足させるため、種
々のサブモデルが準備されている。

すなわち、制御プロセッサや入出力プロセッサとして汎
用の大型クラスから中型クラスのプロセッサを、ハード
ウェア及びオペレーティングシステムを含め流用設計す
ることにより、システム全体の原価、性能に対するさま
ざまな要求をもつ各々ユーザに最適なシステムを提供し
ている。

一方、このような汎用システムにおいても、拡張記憶装
置が使われるようになっているが、スーパーコンピュー
タシステムにおいて用いられる拡張記憶装置と比べると
、性能、容量などは、はるかに小さいものである。用途
も汎用システムにおいて用いられる拡張記憶装置として
は、（１）データベースアクセスの高速化のため、拡張
バッファを拡張してヒツト率の向上による人出力を削減
することを目的として、主記憶装置の容量には限界があ
るため、拡張記憶装置を利用してみかけ上のバッファ容
量を大きくする。

（２）システム性能を向上するため、拡張記憶装置をペ
ージングバッキングストア、スワツピングバッキングス
トアなどとして利用する などがあげられる。

−４、スーパーコンピュータにおける拡張記憶装置の用
途としては、 （１）高速演算プロセッサ上で実行される第２の主記憶
装置上に格納されているロードモジュールをＴＳＳ　（
時分割システム）から利用可能とするため、ディスク装
置と第２の主記憶装置との間のキャッシュメモリとして
利用する。

このケースでは、例えば、ディスク装置から第１の主記
憶装置のバッファに一度データを移送し、制御プロセッ
サ上の命令で第１の主記憶装置から拡張記憶装置へデー
タ転送することにより、高速演算プロセッサの介入なし
にデータを転送する。

このように、制御プロセッサのオペレーティングシステ
ムからみると、拡張記憶装置としては、汎用システム用
のものとスーパーコンピュータ用のものが、ハードウェ
アとして各々別々のものが実装されることになる。

［発明が解決しようとする課題］ 上述した従来の情報処理装置では、拡張記憶装置とのデ
ータ転送終了報告及び異常報告は、制御プロセッサに対
して特別の通信ラインを設けて行なわれている。また、
拡張記憶装置と第２の主記憶装置とのデータ転送を制御
するデータ転送制御手段に対する起動は、制御プロセッ
サからの特別な起動のためのラインを設けて行なわれて
いる。

このため、制御プロセッサを汎用プロセッサによって実
現するためには、汎用プロセッサに設計変更を施さなけ
らばならず、その分、コスト高となり、システムとして
コストパフォーマンスの低下を招くという欠点がある。

また、上述した従来の情報処理装置では、オペレーティ
ングシステムとしては （１）汎用システム用の第１の拡張記憶装置と第１の主
記憶装置間 （２）スーパーコンピュータ用の第２の拡張記憶装置と
第１の主記憶装置間 の同じようなデータ転送機能をそれぞれの拡張記憶装置
のために別々に開発しなければならず、オペレーティン
グシステムの開発効率が悪いという欠点がある。

［課題を解決するたの手段］ 本発明の第１の態様による拡張記憶転送制御方式は、シ
ステム制御装置と、該システム制御装置に接続される少
なくとも１つの制御プロセッサと入出力プロセッサとを
含む第１のプロセッサ群と、前記システム制御装置に接
続される少なくとも１つの高速演算プロセッサを含む第
２のプロセッサ群と、前記制御プロセッサを制御する制
御プログラムが格納される第１の主記憶装置と、前記高
速演算プロセッサで実行されるユーザプログラムのロー
ドモジュールやデータが格納される第２の主記憶装置と
、入出力高速化のための拡張記憶装置とを有する情報処
理装置において、前記第１及び前記第２のプロセッサ群
の間のプロセッサ間通信を制御するプロセッサ間通信制
御手段と、前記第１のプロセッサ群により起動される前
記第１の主記憶装置と前記拡張記憶装置とのデータ転送
を制御するデータ転送制御手段とを備え、前記第１の主
記憶装置と前記拡張記憶装置とのデータ転送の終了報告
を前記プロセッサ間通信制御手段を用いて制御すること
を特徴とする。

本発明の第２の態様による拡張記憶転送制御方式は、シ
ステム制御装置と、該システム制御装置に接続される少
なくとも１つの制御プロセッサと入出力プロセッサとを
含む第１のプロセッサ群と、前記システム制御装置に接
続される少なくとも１つの高速演算プロセッサを含む第
２のプロセッサ群と、前記制御プロセッサを制御する制
御プログラムが格納される第１の主記憶装置と、前記高
速演算プロセッサで実行されるユーザプログラムのロー
ドモジュールやデータが格納される第２の主記憶装置と
、入出力高速化のための拡張記憶装置とを有する情報処
理装置において、前記第１のプロセッサ群のプロセッサ
から前記第２の主記憶装置へのアクセスを制御する主記
憶アクセス手段と、前記第１のプロセッサ群により起動
される前記第１の主記憶装置と前記拡張記憶装置とのデ
ータ転送を制御するデータ転送制御手段とを備え、前記
第１のプロセッサ群から前記データ転送制御手段に対す
るデータ転送起動のためのコマンド、前記拡張記憶装置
のアドレス、及び前記第１の主記憶装置のアドレス転送
データ量などを含む制御情報及び起動指示情報などを前
記主記憶アクセス制御手段を用いて制御することを特徴
とする。

本発明の第３の態様による拡張記憶転送制御方式は、シ
ステム制御装置と、該システム制御装置に接続される少
なくとも１つの制御プロセッサと入出力プロセッサとを
含む第１のプロセッサ群と、前記システム制御装置に接
続される少なくとも１つの高速演算プロセッサを含む第
２のプロセッサ群と、前記制御プロセッサを制御する制
御プログラムが格納される主記憶装置と、汎用システム
用の第１の拡張記憶装置と、スーパーコンピュータ用の
第２の拡張記憶装置とを有する情報処理装置において、
前記制御プロセッサの制御により実行される前記第１の
拡張記憶装置と前記主記憶装置とのデータ転送を制御す
る第１のデータ転送制御手段と、前記制御プロセッサの
制御により実行される前記第２の拡張記憶装置と前記主
記憶装置とのデータ転送を制御する第２のデータ転送制
御手段と、前記第１及び前記第２のデータ転送制御手段
のどちらを用いてデータ転送を制御するのかを指示する
指示手段とを備え、前記指示手段の指示上Ｚ に従って、前記制御プロセッサのオペレーティングシス
テム上は、同一の制御プロセッサ命令により前記主記憶
装置と前記第１及び前記第２の拡張記憶装置とのデータ
転送を制御することを特徴とする。

［実施例］ 次に本発明について図面を参照して説明する。

第１図を参照すると、本発明の第１の実施例による拡張
記憶転送制御方式が適用される情報処理装置は、システ
ム制御装置１と、それに接続されるシステムの入出力を
制御する入出力プロセッサ２と、プログラムのコンパイ
ル及びリンク、及びスーパーバイザー機能を有する制御
プロセッサ３と、ベクトル計算主体のユーザープログラ
ムを超高速に実行する高速演算プロセッサ４と、制御プ
ロセッサ３用のメモリで、オペレーティングシステム機
能の大部分が動作する制御用主記憶装置５と、ベクトル
計算主体のユーザープログラムのベクトルデータや高速
演算プロセッサ４で実行されるユーザープログラムを格
納した高速演算プロセフサ４用の大容量高速の演算用主
記憶装置６と、拡張記憶装置７とを有する。

システム制御装置１は、制御プロセッサ３や入出力プロ
セッサ２などを含む第１のプロセッサ群に含まれるプロ
セッサからの、拡張記憶装置７と演算用主記憶装置６と
のデータ転送要求及び高速演算プロセッサ４上で実行さ
れるユーザープログラムのモニターコール要求に従い、
高速演算プロセッサ４上の命令により拡張記憶装置７と
演算用主記憶装置６とのデータ転送を制御すると共に、
第１のプロセッサ群に含まれるプロセッサから出される
拡張記憶装置７と制御用主記憶装置５とのデータ転送要
求に従い拡張記憶装置７と制御用主記憶装置５とのデー
タ転送を制御する拡張記憶データ転送制御装置つと、第
１及び第２のプロセッサ群の間のプロセッサ間通信を制
御すると共に、拡張記憶データ転送制御装置９からの終
了報告や障害報告の通知を制御するプロセッサ間通信制
御装置１０とを含む。

制御プロセッサ３は、拡張記憶装置７を仮想ディスク装
置とみせかけるディスクアドレス指定手段２０と、拡張
記憶装置７を連続メモリ空間とみせかけるメモリアドレ
ス指定手段２１と、メモリアドレス指定手段２１により
指定されるメモリアドレスを拡張記憶装置７の物理アド
レスに変更するメモリアドレス変換手段２５とを有する
。

高速演算プロセッサ４は、ディスクアドレス指定手段２
０により指示される仮想ディスクアドレスを拡張記憶装
置７の物理アドレスに変換するディスクアドレス変換手
段２３と、メモリアドレス指定手段２１により指定され
るメモリアドレスを拡張記憶装置７の物理アドレスに変
更するメモリアドレス変換手段２４と、拡張記憶装置７
を仮想ディスク装置としてみせかけるか連続メモリ空間
としてみせかけるかを判定する種別判定手段２２とを有
する。

制御用データ転送制御装置１１、制御用主記憶装置５、
制御プロセッサ３、及び入出力プロセッサ２からなるシ
ステムは、汎用の大型又は中型のコンピュータシステム
がそのまま流用されている。

　５ 制御プロセッサ３は、ジョブの人力や出力編集処理、フ
ァイル処理、入出力プロセッサ２などのリソース管理、
ジョブのスケジューリングやユーザープログラムのコン
パイラ、リンクなどのスーパーバイザー機能を有する。

高速演算プロセッサ群は、ユーザープログラムのベクト
ル命令やスカラー命令を高速に実行できる機能をもち、
特にベクトル計算を高速に実行するための多重並列パイ
プライン方式を採用している。演算パイプラインに連続
的にデータを供給するため、高速演算プロセッサ４と演
算用主記憶装置６との間のスループットが高くなるよう
に、演算用データ転送制御装置８により制御されている
。

拡張記憶装置７と演算用主記憶装置６との間のデータ転
送は、高速演算プロセッサ４上の命令で制御されるため
、拡張記憶装置７と演算用主記憶装置６との間で転送を
実行している間は、高速演算プロセッサ４上で実行され
ているユーザープログラムのベクトル命令やスカラー命
令の高速実行処理は中断されてしまう。

　６ 次に第２図を用いて、拡張記憶装置７と演算用主記憶装
置６とのデータ転送について説明する。

制御プロセッサ３により拡張記憶装置７と演算用主記憶
装置６との転送命令が実行されると、演算用主記憶装置
６上に、第３図に示されるようなチャネルプログラムＣ
Ｐが作成される。

この時、オペレーティングシステムが扱おうとしている
拡張記憶装置７のアドレスの形式に応じて、ディスクア
ドレス指定手段２０もしくは、メモリアドレス指定手段
２１により、チャネルプログラムＣＰ上にアドレス種別
及び拡張記憶アドレスが格納される。

この他、チャネルプログラムＣＰ上には、演算用主記憶
アドレスや転送長などの制御情報も含まれる。

この転送命令は、制御プロセッサ３上は、非同期命令と
して実行され、例えば、あるプロセス中に転送命令がｎ
個含まれているとすると、第３図のように、各々の命令
に対応したチャネルプログラムがｎ個（ＣＰＩ、・・・
、ＣＰｎ）作成される。

制御プロセッサ３は、全チャネルプログラム作成後、高
速演算プロセッサ４に対してプロセッサ間通信を行なう
。

プロセッサ間通信をうけた高速演算プロセッサ４は、演
算用主記憶装置６上に制御プロセッサ３により作成され
たチャネルプログラム情報を読み出す。その後、種別判
定手段２２により、拡張記憶装置７を仮想ディスク装置
とみせかけるか連続メモリ空間としてみせかけるかを判
定して、その結果に応じてディスクアドレス変換手段２
３もしくはメモリアドレス変換手段２４を用いてチャネ
ルプログラム上の拡張記憶アドレスを、物理アドレスに
変換する。

次に、高速演算プロセッサ４は、拡張記憶データ転送命
令を実行し、拡張記憶データ転送制御装置９に対して、
コマンドの種別、拡張記憶装置７の変換後の物理アドレ
ス、演算用主記憶装置６の先頭アドレスなどの制御情報
を送出し、演算用主記憶装置６と拡張記憶装置７とのデ
ータ転送を起動する。

　９ 拡張記憶データ転送制御装置９は、演算用主記憶装置６
からデータを順次読みとり、拡張記憶装置７へ転送する
。

データ転送が終了すると、その旨か高速演算プロセッサ
４に対して拡張記憶データ転送制御装置９から割り込み
により報告される。

データ転送の終了報告を受けた高速演算プロセッサ４は
、ステータスをリードして、データ転送の正常／異常を
判定し、制御プロセッサ３にプロセッサ間通信で報告す
る。

一般的に、システム構成上、ハードウェア量／性能に応
じ、メモリアドレス変換手段、ディスクアドレス変換手
段、及び種別判定手段をシステム制御装置１内に設置し
てもよい。

次に、第４図を用いて、拡張記憶装置７と制御用主記憶
装置５とのデータ転送について説明する。

本発明において、拡張記憶装置７と制御用主記憶装置５
とのデータ転送は、連続メモリアドレスによるアドレス
形式のみオペレーティングシステムにより取扱われる。

従って、本命令実施時、制御プロセッサ３は、メモリア
ドレス変換手段２５を用いて、まず、指定された拡張記
憶装置７のアドレスを物理アドレスに変換する。

次に、制御プロセッサ３は、拡張記憶データ転送制御装
置９に対して、制御用主記憶装置５の先頭アドレス、拡
張記憶装置７の先頭アドレス、コマンド、データ転送量
などを送出し、データ転送を起動する。

データ転送が終了すると、その旨が制御プロセッサ３に
対して、拡張記憶データ転送制御装置９からプロセッサ
間通信制御装置１０を介して制御プロセッサ３に対して
プロセッサ間通信によってデータ転送の終了が報告され
、制御プロセッサ３は、ステータスをリードして、デー
タ転送の正常／異常を判定する。

第５図は、拡張記憶装置７と制御用主記憶装置５とのデ
ータ転送終了を示すプロセッサ間通信用のデータの例を
示すフォーマットである。

送信先には、拡張記憶装置７と制御用主記憶装置５との
データ転送を起動した制御プロセッサ番号が格納される
。送信元には、拡張記憶データ転送装置を示す番号が格
納される。リクエストコードには、拡張記憶データ転送
終了を示すコードを格納する。データ部は、リクエスト
コードにより定まり、本例では拡張記憶データ転送終了
が正常終了を示すか異常終了を示すかの結果が格納され
る。

第６図は第１図に示されたプロセッサ間通信制御装置１
０の一部と拡張記憶データ転送制御装置９の一部を示す
ブロック図である。

高速演算プロセッサ群から制御プロセッサ若しくは入出
力プロセッサ群へのプロセッサ間通信は、演算用データ
転送制御装置８からプロセッサ間通信制御装置１０へ、
第５図に示すプロセッサ間通信データの同じフォーマッ
トで、データライン４２とリクエストライン４３により
送られてくる。

一方、拡張記憶データ転送制御装置９では、制御プロセ
ッサ３により起動された制御用主記憶装置５とのデータ
転送終了時、制御回路３２によって記憶されているデー
タ転送を起動した制御プロセッサの番号と、制御回路３
２の指示によりセレクタ３１に対して制御ライン４６を
用いて選択されるデータ転送の異常／正常を示すデータ
と、送信元プロセッサ番号を示す“Ｆ″と、リクエスト
コードを示す“ＦＦ”がプロセッサ間通信データレジス
タ３５に格納され、プロセッサ間通信リクエスト４２に
より、プロセッサ間通信制御装置１０へ送出される。

プロセッサ間通信制御装置１０は、競合時は、優先順位
判定回路３８により優先順位を判定し、セレクタ３７で
選択した該当するデータを用いて、制御用データ転送制
御装置１１に送出する。

制御用データ転送制御装置１１は、送られてきたプロセ
ッサ間通信リクエストとデータを、接続される全ての制
御プロセッサ及び入出力プロセッサに送出する。

第７図は、制御プロセッサ番号か“０”の制御プロセッ
サのプロセッサ通信受付回路を示すブロック図である。

制御用データ転送制御装置１１から送られてきたプロセ
ッサ間通信リクエスト６０及びデータ６１を用いて、先
ず、比較回路５１を用いて送信先が自プロセッサが否か
の判定が行われる。

比較回路５１による比較結果により、送信先が自プロセ
ッサであれば、ゲート回路５２によりプロセッサ間通信
リクエスト６０は有効になり、リクエストとデータが各
々プロセッサ間通信リクエストレジスタ５３及びプロセ
ッサ間通信データレジスタ５４に格納される。

リクエストコードは、デコーダ５５によりデコードされ
、通信要因レジスタ５６に該当のビットがセットされる
。と同時に、制御プロセッサ制御回路５７に制御線６６
によりプロセッサ間通信が報告され、プロセッサ間通信
の要因及びデータが、信号線６７．６８を用いて、制御
プロセッサ制御回路５７で読み取られる。

第８図を参照すると、本発明の第２の実施例による拡張
記憶転送制御方式が適用される情報処理装置は、プロセ
ッサ間通信制御装置１０の代わり　３ に演算用主記憶アクセス制御装置１０ａが用いられ、制
御用主記憶アクセス制御装置１３が付加されている点を
除いて、第１図に示されたものと同様の構成を有する。

演算用主記憶アクセス制御装置１０ａは、制御プロセッ
サ３や入出力プロセッサ２などの第１のプロセッサ群の
プロセッサから演算用主記憶装置６ヘアクセスする制御
を行うと共に、第１のプロセッサ群から拡張記憶データ
転送制御装置９へ出されるデーテ転送を制御する。

制御用主記憶アクセス制御装置１３は、拡張記憶データ
転送制御装置９から制御用主記憶装置５へのアクセスを
制御する。

第２の実施例において、拡張記憶装置７と制御用主記憶
装置らとのデータ転送については、第４図中の（プロセ
ッサ間通信）が無いことを除いて、第１の実施例と同様
である。

第９図は第２の実施例の動作を詳細に説明するためのフ
ローチャートである。

まず、制御プロセッサ３は、高速清算プロセッ　４ す４からの拡張記憶装置７と演算用主記憶装置６との転
送とぶつからないように、ロックを取得する。このロッ
クは、制御プロセッサ群からも、高速演算プロセッサか
らもアクセス可能な、例えば、演算用データ転送装置内
のレジスタに、定義されている。ロック取得により、ア
クセス許可がおりると、制御プロセッサ３は、命令の拡
張記憶装置７及び制御用主記憶装置５のアドレスを論理
アドレスから物理アドレスに変換する。

その後、演算用主記憶アクセス装置１０ａに対するリク
エストパスを用いて、該アドレスや、転送長及びリクエ
ストコマンドなどの制御情報を拡張記憶データ転送制御
装置９に設定し、起動する。

演算用主記憶アクセス装置　１０　ａに対するリクエス
トバスは、リクエストコード、リクエストアドレス、リ
クエストデータから構成される。

第１０図にリクエストコードの例を示す。本例では、“
ＦＯ”が拡張記憶データ転送制御装置アクセスを示す。

第１１図にリクエストアドレスを示す。ここには、リク
エストコードが“ＦＯ“の時、８Ｂ境界の制御用主記憶
装置アドレスが格納されている。

第１２図にリクエストデータを示す。ここには、リクエ
ストコードが“ＦＯ“の時、サブコード、転送長、拡張
記憶装置アドレス、ステータスアドレスなどが、第１２
図の例に示すように、格納されている。

リクエストデータのビット０からビット３はサブコード
で、拡張記憶装置７との動作指定コマンド、すなわち、
拡張記憶装置７からのライドリード及びステータスライ
ト／リードを示す。

又、リクエストデータのビット１６からビット３１は、
各動作指定時のデータ転送長を示し、ライト／リード動
作時はＩＫＢ境界単位で、ステータスリード／ステータ
スライト時はバイト境界で指定する。

リクエストデータのビット３２からビット６３は、ライ
ト／リード動作のケースは、ＩＫＢ境界の拡張記憶装置
のアドレスを示し、ステータスリド、ステータスライト
動作時は、８Ｂ境界のス　７ データスアドレスを示す。

第１５図は、第８図中の演算用主記憶アクセス制御装置
１０ａ及び拡張記憶データ転送制御装置９の部分的なブ
ロック図である。

制御プロセッサ３から制御用データ転送制御装置９を介
して演算用主記憶アクセス制御装置１０ａへ送出された
リクエスト、リクエストコード、リクエストアドレス、
及びリクエストデータは、各々、リクエストレジスタ７
１、リクエストコードレジスタ７２、リクエストアドレ
スレジスタ７３、及びリクエストデータレジスタ７４に
格納される。比較器７５により、リクエストコードの内
容が“ＦＯ”と比較され、拡張記憶データ転送制御装置
アクセスを示しているか否かがチエツクされ、一致すれ
ば、ゲート回路７６と７８の制御により、拡張記憶デー
タ転送制御装置９に、リクエスト、リクエストアドレス
、及びリクエストデータが送出され、各々、リクエスト
レジスタ８１、リクエストアドレスレジスタ８３、及び
リクエストデータレジスタ８４に格納され、データ転送
制御回路８５に送出される。

データ転送制御回路８５は、大容量のバッファをもち、
拡張記憶装置７と、演算用データ転送制御装置８を介し
て演算用主記憶装置６とのデータ転送を制御し、かつ、
制御用主記憶アクセス制御装置１３を介して制御用デー
タ転送制御装置１１から制御用主記憶装置５とバッファ
とのデータ転送を制御することができる。

次に、データ転送制御回路８５の動作について、動作指
定がライトのケースを例に説明する。

まず、データ転送制御回路８５は、リクエストアドレス
によって指定された８Ｂ境界の制御用主記憶装置アドレ
スに従って、リクエストデータにより示される転送長だ
けのデータを、制御用主記憶装置５に対して、制御用主
記憶アクセス制御装置１３及び制御用データ転送制御装
置１１を介してリード要求を行い、順次、大容量バッフ
ァに取り込む。

次に、大容量バッファに取り込んだデータを、リクエス
トデータにより示されるＩＫＢ境界の拡張記憶装置アド
レスと転送長に従い、拡張記憶装置７に対してライトす
る。

第１４図を参照すると、本発明の第３の実施例による拡
張記憶転送制御方式が適用される情報処理装置は、プロ
セッサ間通信制御装置１０がなく、拡張記憶装置１４と
拡張記憶転送指示手段２６が付加されている点を除いて
、第１図に示されたものと同様の構成を有する。

拡張記憶装置７はスーパーコンピータ用の拡張記憶装置
であり、拡張記憶装置１４は汎用システム用の拡張記憶
装置である。

拡張記憶データ転送制御装置９は、第１のプロセッサ群
に含まれるプロセッサから出される拡張記憶装置７と制
御用主記憶装置５との第１のデータ転送要求に従いデー
タ転送を制御する。

制御用データ転送制御装置１１は、第１のプロセッサ群
に含まれるプロセッサから出される拡張記憶装置１４と
制御用主記憶装置５との第２のデータ転送要求に従いデ
ー、夕転送を制御する。

制御プロセッサ３に含まれる拡張記憶転送指示手段２６
は、上記第１のデータ転送と上記第２のデータ転送のど
ちらを制御するかを指示する。

また、制御用データ転送制御装置１１、制御用主記憶装
置５、制御プロセッサ３、入出力プロセッサ２、及び拡
張記憶装置１４は、汎用の大型又は中型のコンピュータ
システムのものを示している。

次に、第１５図を参照して、拡張記憶装置７と制御用主
記憶装置５とのデータ転送について説明する。

制御プロセッサ３は、メモリアドレス変換手段２５を用
いて、まず、指定された拡張記憶装置７のアドレスを物
理アドレスに変換する。

次に、制御プロセッサ３は、拡張記憶転送指示手段２６
の指示に従って、その指示がスーパーコンピュータを示
しているならば、拡張記憶データ転送制御装置９に対し
て、制御用主記憶装置５の先頭アドレス、拡張記憶装置
７の先頭アドレス、コマンド、データ転送量などを送出
し、データ転送を起動する。

１ データ転送が終了すると、制御プロセッサ３に対して、
その旨が拡張記憶データ転送制御装置９から報告され、
制御プロセッサ３は、ステータスをリードしてデータ転
送の正常／異常を判定する。

拡張記憶転送指示手段２６の内容は、スーパーコンピュ
ータシステムか汎用コンピュータシステムかによって決
まり、スーパーコンピュータ用と汎用コンピュータ用の
拡張記憶装置がシステムに混在することはない。

制御プロセッサ３上のオペレーティングシステムで実行
される命令仕様の例を第１６図に、命令コードの例を第
１７図に示す。又、第１７図で示されるオペランドアド
レスで指示される内容の例を第１８図に示す。

命令が実施されると、制御プロセッサ３上のマイクロプ
ログラムの制御により、拡張記憶転送指示手段２６の内
容が読まれ、各々の拡張記憶装置に対応した制御により
命令が実行される。

［発明の効果］ 以上説明したように、本発明の第１の態様によ　２ れば、汎用プロセッサを制御プロセッサとして流用する
場合、汎用プロセッサに設計変更を施す必要がなく、シ
ステムとしてのコストパフォーマンスを向上できるとい
う効果がある。すなわち、制御プロセッサにより起動さ
れるスーパーコンピュータ用拡張記憶装置と制御用主記
憶装置のデータ転送の終了報告を高速演算プロセッサか
ら制御プロセッサへのプロセッサ間通信のパスを用いて
実現することにより、汎用プロセッサを改造する必要が
なく、コストパフォーマンスのよいシステムを設計でき
る。

又、本発明の第２の態様によれば、汎用プロセッサを制
御プロセッサとして流用する場合、制御プロセッサによ
り起動されるスーパーコンピュタ用拡張記憶装置と制御
用主記憶装置とのデータ転送において、起動手段として
、制御プロセッサから演算用主記憶装置に対するメモリ
リクエスト、リクエストアドレス、リクエストデータを
用いて、実現するように構成することにより、汎用プロ
セッサに設計変更を施すことなく、システム全体のコス
トパフォーマンスを向上することができるという効果が
ある。

更に、本発明の第３の態様によれば、制御プロセッサ上
のオペレーティングシステムからみて、（１）汎用シス
テム用の第１の拡張記憶装置と主記憶装置間、（２）ス
ーパーコンピュータ用の第２の拡張記憶装置と主記憶装
置間、のデータ転送制御機能を同一の制御プロセッサ命
令により実現できるよう、各々のデータ転送制御手段に
対し、どちらを用いてデータ転送を制御するのかを指示
する指示手段を設け、制御プロセッサのマイクロプログ
ラムの判定により、各々制御手段を変更することにより
、オペレーティングシステムの開発効率を向上させるこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例による拡張記憶転送制御
方式が適用される情報処理装置の構成を示すブロック図
、第２図は本発明の第１の実施例による拡張記憶装置と
演算用主記憶装置とのデー夕転送時の動作を説明するた
めのタイムチャート、第３図は演算用主記憶装置上に作
成されるチャネルプログラムの一例を示す図、第４図は
本発明の第１の実施例による拡張記憶装置と制御用主記
憶装置とのデータ転送時の動作を説明するためのタイム
チャート、第５図は拡張記憶装置と制御用主記憶装置と
のデータ転送終了を示すプロセッサ間通信用のデータの
例を示す図、第６図は第１図のプロセッサ間通信制御装
置の一部と拡張記憶データ転送制御装置の一部を示すブ
ロック図、第７図は第１図中の制御プロセッサのプロセ
ッサ通信受付回路を示すブロック図、第８図は本発明の
第２の実施例による拡張記憶転送制御方式が適用される
情報処理装置の構成を示すブロック図、第９図は本発明
の第２の実施例の動作を詳細に説明するためのフローチ
ャート、第１０図は本発明の第２の実施例で使用される
リクエストコードの例を示す図、第１１図は本発明の第
２の実施例で使用されるリクエストアドレスの例を示す
図、第１２図は本発明の第２の実施例で使用されるリク
エストデータの例を示す図、第１３図は第８図の演算用
主記憶アクセス制御装置及び拡張記憶データ転送制御装
置の部分を示すブロック図、第１４図は本発明の第３の
実施例による拡張記憶転送制御方式が適用される情報処
理装置の構成を示すブロック図、第１５図は本発明の第
３の実施例による拡張記憶装置と制御用主記憶装置との
データ転送時の動作を説明するためのタイムチャート、
第１６図は本発明の第３の実施例で使用される命令の仕
様の例を示す図、第１７図は本発明の第３の実施例で使
用される命令コードの例を示す図、第１８図は第１７図
中の命令コードで示されるオペランドの内容を示す図で
ある。 １・・・システム制御装置、２・・・入出力プロセッサ
、３・・・制御プロセッサ、４・・・高速演算プロセッ
サ、５・・・制御用主記憶装置、６・・・演算用主記憶
装置、７・・・拡張記憶装置、８・・・演算用データ転
送制御装置、９・・・拡張記憶データ転送制御装置、１
０・・・プロセッサ間通信制御装置、１０ａ・・・演算
用主記憶アクセス制御装置、１１・・・制御用データ転
送制御５ 装置、１２・・・ディスク装置、１３・・・制御用主記
憶アクセス制御装置、１４・・・拡張記憶装置、２０・
ディスクアドレス指定手段、２１・・・メモリアドレス
指定手段、２２・・・種別判定手段、２３・・・ディス
クアドレス変換手段、２３．２５・・メモリアドレス変
換手段、２６・・・拡張記憶転送指示手段。 第１６図 オペ 特開平 ４０１５８　（１８） 第１７図 ＯＰ　　：　　８３　（Ｈ） Ｃ１：　Ｃ１（Ｈ） Ｃ２：　　Ｏ−拡張記憶接続 １−　拡張記憶切り離し 拡張記憶ライト 拡張記憶リード ＧＲＩ　：　　オへランドアドレス ＧＲ２二　詳細ステータス格納レジスタ第１８図 ０　　　　　　　　　　　　　　　　　　３１ＧＲ１−
Ｆニニ　：：：：：に、巨よ野写【「＝ニニ］：ランド
アドレス

Claims (1)

1. 【特許請求の範囲】 １、システム制御装置と、該システム制御装置に接続さ
   れる少なくとも１つの制御プロセッサと入出力プロセッ
   サとを含む第１のプロセッサ群と、前記システム制御装
   置に接続される少なくとも１つの高速演算プロセッサを
   含む第２のプロセッサ群と、前記制御プロセッサを制御
   する制御プログラムが格納される第１の主記憶装置と、
   前記高速演算プロセッサで実行されるユーザプログラム
   のロードモジュールやデータが格納される第２の主記憶
   装置と、入出力高速化のための拡張記憶装置とを有する
   情報処理装置において、 前記第１及び前記第２のプロセッサ群の間のプロセッサ
   間通信を制御するプロセッサ間通信制御手段と、 前記第１のプロセッサ群により起動される前記第１の主
   記憶装置と前記拡張記憶装置とのデータ転送を制御する
   データ転送制御手段とを備え、前記第１の主記憶装置と
   前記拡張記憶装置とのデータ転送の終了報告を前記プロ
   セッサ間通信制御手段を用いて制御することを特徴とす
   る拡張記憶転送制御方式。 ２、システム制御装置と、該システム制御装置に接続さ
   れる少なくとも１つの制御プロセッサと入出力プロセッ
   サとを含む第１のプロセッサ群と、前記システム制御装
   置に接続される少なくとも１つの高速演算プロセッサを
   含む第２のプロセッサ群と、前記制御プロセッサを制御
   する制御プログラムが格納される第１の主記憶装置と、
   前記高速演算プロセッサで実行されるユーザプログラム
   のロードモジュールやデータが格納される第２の主記憶
   装置と、入出力高速化のための拡張記憶装置とを有する
   情報処理装置において、 前記第１のプロセッサ群のプロセッサから前記第２の主
   記憶装置へのアクセスを制御する主記憶アクセス手段と
   、 前記第１のプロセッサ群により起動される前記第１の主
   記憶装置と前記拡張記憶装置とのデータ転送を制御する
   データ転送制御手段とを備え、前記第１のプロセッサ群
   から前記データ転送制御手段に対するデータ転送起動の
   ためのコマンド、前記拡張記憶装置のアドレス、及び前
   記第１の主記憶装置のアドレス転送データ量などを含む
   制御情報及び起動指示情報などを前記主記憶アクセス制
   御手段を用いて制御することを特徴とする拡張記憶転送
   制御方式。 ３、システム制御装置と、該システム制御装置に接続さ
   れる少なくとも１つの制御プロセッサと入出力プロセッ
   サとを含む第１のプロセッサ群と、前記システム制御装
   置に接続される少なくとも１つの高速演算プロセッサを
   含む第２のプロセッサ群と、前記制御プロセッサを制御
   する制御プログラムが格納される主記憶装置と、汎用シ
   ステム用の第１の拡張記憶装置と、スーパーコンピュー
   タ用の第２の拡張記憶装置とを有する情報処理装置にお
   いて、 前記制御プロセッサの制御により実行される前記第１の
   拡張記憶装置と前記主記憶装置とのデータ転送を制御す
   る第１のデータ転送制御手段と、前記制御プロセッサの
   制御により実行される前記第２の拡張記憶装置と前記主
   記憶装置とのデータ転送を制御する第２のデータ転送制
   御手段と、前記第１及び前記第２のデータ転送制御手段
   のどちらを用いてデータ転送を制御するのかを指示する
   指示手段とを備え、 前記指示手段の指示に従って、前記制御プロセッサのオ
   ペレーティングシステム上は、同一の制御プロセッサ命
   令により前記主記憶装置と前記第１び前記第２の拡張記
   憶装置とのデータ転送を制御することを特徴とする拡張
   記憶転送制御方式。