JPH0338776B2 - - Google Patents

Info

Publication number
JPH0338776B2
JPH0338776B2 JP56178037A JP17803781A JPH0338776B2 JP H0338776 B2 JPH0338776 B2 JP H0338776B2 JP 56178037 A JP56178037 A JP 56178037A JP 17803781 A JP17803781 A JP 17803781A JP H0338776 B2 JPH0338776 B2 JP H0338776B2
Authority
JP
Japan
Prior art keywords
transistor
current
input
collector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56178037A
Other languages
Japanese (ja)
Other versions
JPS5879334A (en
Inventor
Mitsutoshi Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56178037A priority Critical patent/JPS5879334A/en
Publication of JPS5879334A publication Critical patent/JPS5879334A/en
Publication of JPH0338776B2 publication Critical patent/JPH0338776B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/001Arrangements for reducing power consumption in bipolar transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 本発明はトランジスタ論理回路に関し、特に低
電力で動作させる集積回路において有効なトラン
ジスタ論理回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to transistor logic circuits, and more particularly to transistor logic circuits useful in integrated circuits operated at low power.

第1図は従来のトランジスタ論理回路の一例
で、いわゆるRTL(Resistor Transistor Logic)
と呼ばれているものを示す回路接続図である。1
は入力端子、2,3,4,57はトランジスタ、
5,6,7,55,56は抵抗、8,9は出力端
子、10は電源である。端子1より入力された信
号はトランジスタ2で反転され、そのコレクタか
ら抵抗6,7を介してそれぞれトランジスタ3,
4のベースに入力される。トランジスタ3によつ
て反転された信号は、端子9に出力される。また
トランジスタ4により反転された信号は、抵抗5
6を介してトランジスタ57でさらに反転されて
端子8より出力がとりだされる。10は電源であ
る。
Figure 1 shows an example of a conventional transistor logic circuit, so-called RTL (Resistor Transistor Logic).
It is a circuit connection diagram showing what is called. 1
is an input terminal, 2, 3, 4, 57 are transistors,
5, 6, 7, 55, and 56 are resistors, 8, 9 are output terminals, and 10 is a power supply. The signal input from terminal 1 is inverted by transistor 2, and from its collector is passed through resistors 6 and 7 to transistors 3 and 3, respectively.
It is input to the base of 4. The signal inverted by transistor 3 is output to terminal 9. Furthermore, the signal inverted by the transistor 4 is transmitted to the resistor 5.
6, the signal is further inverted by a transistor 57, and an output is taken out from a terminal 8. 10 is a power source.

上記回路を集積回路内に作る場合を考えると、
素子占有面積の点から抵抗5の値としては50kΩ
程度が実用上の上限である。また消費電力の点か
らは抵抗5,55は大きいほうが好ましいので、
50kΩとすることを考える。この回路の消費電流
および消費電力は、抵抗5,55で消費される電
流、電力にほぼ等しく、さらに実際の動作におい
て電流は、抵抗5または抵抗55のどちらかにし
か流れないので、電源電圧を12(V)とすると消
費電流は、240(μA)となる。また消費電力は、 122(V)2/50×103(Ω)≒0.00288(W) となる。第1図のような回路をたくさん用いる場
合には消費電力は大きくなつてしまう。たとえば
100ケ用いるとすると288mWとなつてしまう。こ
の値は集積回路のパツケージで決まる最大許容損
失に近い値であり、他に多くの回路を集積できな
いことを意味する。
Considering the case where the above circuit is created in an integrated circuit,
The value of resistor 5 is 50kΩ in terms of the area occupied by the element.
degree is the practical upper limit. Also, from the point of view of power consumption, it is preferable that the resistors 5 and 55 be larger.
Consider setting it to 50kΩ. The current consumption and power consumption of this circuit are approximately equal to the current and power consumed by the resistors 5 and 55. Furthermore, in actual operation, current flows only through either the resistor 5 or the resistor 55, so the power supply voltage is If it is 12 (V), the current consumption will be 240 (μA). Further, the power consumption is 12 2 (V) 2 /50×10 3 (Ω)≒0.00288 (W). When a large number of circuits as shown in FIG. 1 are used, power consumption increases. for example
If 100 were used, the output would be 288mW. This value is close to the maximum allowable loss determined by the integrated circuit package, and means that many other circuits cannot be integrated.

本発明は、回路構成が簡単で消費電力の極めて
少ない論理回路を提供することを目的とする。
An object of the present invention is to provide a logic circuit with a simple circuit configuration and extremely low power consumption.

本発明は入力トランジスタのコレクタとエミツ
タから別々に出力を取り出すようにしたもので、
コレクタと電源との間には小さな電流容量を有す
る定電流源を接続し、このコレクタには一方の出
力トランジスタを接続し、エミツタにはカレント
ミラー回路を接続することによつて出力トランジ
スタおよびカレントミラー回路から独立に出力を
取り出すことによつて、入力トランジスタの出力
フアンアウトをコレクタ側とエミツタ側とに分散
せしめ、消費電力および回路面積を低減したこと
を特徴とするものである。
In the present invention, outputs are taken out separately from the collector and emitter of the input transistor.
A constant current source with a small current capacity is connected between the collector and the power supply, one output transistor is connected to this collector, and a current mirror circuit is connected to the emitter. By taking out the output independently from the circuit, the output fanout of the input transistor is distributed between the collector side and the emitter side, thereby reducing power consumption and circuit area.

次に実施例に従い図面を用いて本発明を詳細に
説明する。
Next, the present invention will be described in detail according to embodiments using drawings.

第2図は本発明の一実施例を示す回路接続図
で、1は入力端子、2,3′,4はトランジスタ、
5′は定電流源、8′,9は出力端子、10は電源
である。ダイオード11とトランジスタ3′で入
力トランジスタ2のエミツタ電流を入力とするカ
レントミラー回路を構成している。ダイオード1
2はレベルシフト用ダイオードである。
FIG. 2 is a circuit connection diagram showing an embodiment of the present invention, in which 1 is an input terminal, 2, 3', 4 are transistors,
5' is a constant current source, 8' and 9 are output terminals, and 10 is a power supply. The diode 11 and the transistor 3' constitute a current mirror circuit which receives the emitter current of the input transistor 2 as an input. diode 1
2 is a level shift diode.

第1図において抵抗5を小電流の定電流回路に
おきかえれば、消費電力を小さくすることは可能
であるが、抵抗6,7に生ずる電圧降下も小さく
なつて、トランジスタ3,4の電流ホツギング現
象が生じてしまい、トランジスタ3,4のコレク
タ電流がバランスよく流れなくなる。このため抵
抗6,7を大きくし所定の電圧降下をもたせる必
要があり、したがつて抵抗6,7の素子占有面積
の増大をまねき実用的でない。本発明において
は、この問題を避けるため、カレントミラー回路
の出力端子8′から一方の出力を得るようにして
ある。すなわち、トランジスタ2のコレクタに
は、レベルシフト用ダイオード12を介してトラ
ンジスタ4のみがつくので電流ホツギングは生じ
ないのみでなく、トランジスタ1が導通時にその
エミツタ電流をカレントミラーの電流増幅度倍し
た電流がトランジスタ3′を流れうるので、トラ
ンジスタ3′を十分に駆動できることになる。
In FIG. 1, if the resistor 5 is replaced with a constant current circuit with a small current, it is possible to reduce power consumption, but the voltage drop that occurs across the resistors 6 and 7 is also reduced, and the current hogging of the transistors 3 and 4 is reduced. This phenomenon occurs, and the collector currents of transistors 3 and 4 no longer flow in a balanced manner. For this reason, it is necessary to make the resistors 6 and 7 large to provide a predetermined voltage drop, which results in an increase in the area occupied by the resistors 6 and 7, which is impractical. In the present invention, in order to avoid this problem, one output is obtained from the output terminal 8' of the current mirror circuit. In other words, since only transistor 4 is connected to the collector of transistor 2 via level shift diode 12, current hogging does not occur, and when transistor 1 is conductive, a current that is the emitter current multiplied by the current amplification of the current mirror is generated. can flow through the transistor 3', so that the transistor 3' can be sufficiently driven.

出力端子8′,9は、例えば定電流源(図示せ
ず)によつて、高電位にプルアツプされているも
のとする。この場合、トランジスタ3′,4の導
通時のコレクタ電流は、前記定電流源の電流をす
べてすいこみうる駆動能力をもつようにトランジ
スタ3′,4のエミツタ面積を設定しておく。(通
常1:1〜1:3程度でよい)入力端子に加わる
入力が“H”レベルすなわちトランジスタ2のベ
ース・エミツタ間の順方向電圧VBEとダイオード
11の順方向電圧VF(=VBE)の和(VBE+VF
より大きいときは、トランジスタ2,3′が導通
し、端子8′にはトランジスタ3′のコレクタ・エ
ミツタ間飽和電圧VCE(sat)に等しい低電位出力
が得られ、端子9には高電位にほぼ等しい“H”
レベル出力が得られ、入力が(VBE+VF)未満の
“L”レベルのときには、端子8′に高電位(“H”
レベル)、端子9に低電位(“L”レベル)出力が
得られる。
It is assumed that the output terminals 8' and 9 are pulled up to a high potential by, for example, a constant current source (not shown). In this case, the emitter areas of the transistors 3' and 4 are set so that the collector current of the transistors 3' and 4 when they are conductive has a driving ability that can absorb all the current of the constant current source. (Normally 1:1 to 1:3 is sufficient) The input applied to the input terminal is at "H" level, that is, the forward voltage V BE between the base and emitter of transistor 2 and the forward voltage V F of diode 11 (= V BE ) (V BE +V F )
When the voltage is larger, transistors 2 and 3' conduct, a low potential output equal to the collector-emitter saturation voltage V CE (sat) of transistor 3' is obtained at terminal 8', and a high potential is obtained at terminal 9. Almost equal “H”
When a level output is obtained and the input is at the "L" level below (V BE + V F ), a high potential ("H") is applied to terminal 8'.
level), and a low potential (“L” level) output is obtained at terminal 9.

以上のように本発明は、第2図に示すように入
力信号を受ける初段のトランジスタ2のコレクタ
およびエミツタから出力をとりだすようにして、
さらにこのトランジスタのコレクタに1(μA)〜
10(μA)程度の小さな電流容量を有する定電流回
路を接続することにより、電流ホツギングは発生
することなく、従来の第1図に比較して約1/240
〜1/24の低消費電流の論理回路が実現できる。ま
た本発明の論理回路は、複数の定電流回路をマル
チコレクタPNPトランジスタを用いて実現でき
るので、抵抗を用いる場合に比べて著しく小さく
できる特徴を有している。
As described above, the present invention takes out an output from the collector and emitter of the first-stage transistor 2 that receives an input signal as shown in FIG.
Furthermore, 1 (μA) ~
By connecting a constant current circuit with a small current capacity of about 10 (μA), current hogging does not occur and the current is approximately 1/240 compared to the conventional Figure 1.
Logic circuits with low current consumption of ~1/24 can be realized. Furthermore, the logic circuit of the present invention has the feature that the plurality of constant current circuits can be realized using multi-collector PNP transistors, so that the logic circuit can be significantly smaller than the case where resistors are used.

第3図は従来のRTL形式のR−Sフリツプフ
ロツプの一例を示す回路接続図である。31はR
入力、32はS入力、33はQ出力であり、34
〜38はトランジスタ、39〜43は抵抗、44
は電源である。説明のつごう上まず端子31が
“H”レベル、端子32が“L”レベルのときを
考えると、トランジスタ34がON(導通)し、
そのコレクタ電位は“L”になり、トランジスタ
36がOFF(遮断)し、またトランジスタ37も
OFFのため、トランジスタ36,37のコレク
タ電位が“H”になりトランジスタ35と38が
ONする。次に端子31を“L”にしても、前述
のようにトランジスタ35がONしているため、
他の状態は変化しない。次に端子32を“H”に
すると、トランジスタ37がONし、そのコレク
タ電位は“L”になり、トランジスタ35と38
がOFFになり、またトランジスタ34もOFFの
ためトランジスタ34,35のコレクタは“H”
となり、トランジスタ36がONする。次に端子
32を“L”にしても、前述のようにトランジス
タ36がONしているため、他の状態は変化しな
い。以上でR−Sフリツプフロツプの動作が説明
された。この回路は第1図と同様に低電力化する
のはむずかしい。
FIG. 3 is a circuit connection diagram showing an example of a conventional RTL type R-S flip-flop. 31 is R
input, 32 is S input, 33 is Q output, 34
-38 are transistors, 39-43 are resistors, 44
is the power supply. For the purpose of explanation, first consider when the terminal 31 is at the "H" level and the terminal 32 is at the "L" level, the transistor 34 is turned on (conducting),
Its collector potential becomes “L”, transistor 36 turns off (blocks off), and transistor 37 also turns off.
Since it is OFF, the collector potential of transistors 36 and 37 becomes "H", and transistors 35 and 38 are turned off.
Turn on. Next, even if the terminal 31 is set to "L", since the transistor 35 is turned on as described above,
Other states remain unchanged. Next, when the terminal 32 is set to "H", the transistor 37 is turned on and its collector potential becomes "L", and the transistors 35 and 38
is turned off, and since the transistor 34 is also turned off, the collectors of the transistors 34 and 35 are at "H".
Therefore, the transistor 36 is turned on. Next, even if the terminal 32 is set to "L", the other states do not change because the transistor 36 is turned on as described above. The operation of the R-S flip-flop has been explained above. Similar to the circuit shown in FIG. 1, it is difficult to reduce the power consumption of this circuit.

第4図は本発明の他の実施例である省電力化し
たR−Sフリツプフロツプの回路接続図である。
第3図と同一のものには同一の番号を付してあ
る。第3図の負荷抵抗39,42のかわりに本発
明ではトランジスタ47による定電流源を用いて
いる。また、第3図では、トランジスタ36,3
7のコレクタにはトランジスタ35と38が接続
されているので、電流ホツギング防止のために抵
抗41,43が必要だつたが、本発明ではトラン
ジスタ38のベースの接続点を変更することによ
り上記抵抗を不必要にした。トランジスタ38に
流す電流はトランジスタ36,37のコレクタ電
流≒エミツタ電流と相反関係にある必要があるた
め、反転出力のトランジスタ34,35のエミツ
タ電流をダイオード45とトランジスタ38から
なるカレントミラー回路を用いて作つている。な
お、ダイオード46はレベルシフト用である。
FIG. 4 is a circuit connection diagram of a power-saving R-S flip-flop according to another embodiment of the present invention.
Components that are the same as in FIG. 3 are given the same numbers. In place of the load resistors 39 and 42 in FIG. 3, a constant current source formed by a transistor 47 is used in the present invention. In addition, in FIG. 3, transistors 36, 3
Since transistors 35 and 38 are connected to the collector of transistor 7, resistors 41 and 43 were required to prevent current hogging, but in the present invention, the above resistors can be replaced by changing the connection point of the base of transistor 38. Made unnecessary. Since the current flowing through the transistor 38 must be in a reciprocal relationship with the collector current of the transistors 36 and 37 ≒ the emitter current, the emitter current of the transistors 34 and 35 with inverted outputs is changed using a current mirror circuit consisting of a diode 45 and the transistor 38. I'm making it. Note that the diode 46 is for level shifting.

端子31が“H”レベル、端子32が“L”レ
ベルのときは、トランジスタ34がONし、その
コレクタ電位は“L”となり、トランジスタ36
がOFFし、またトランジスタ37もOFFのため、
トランジスタ36,37のコレクタ電位が“H”
となり、トランジスタ35がONする。トランジ
スタ38はトランジスタ34がONになることに
よつてONとなる。次に端子31を“L”にして
も、トランジスタ35がONになつているため、
他の状態の変化はない。次に端子32を“H”に
すると、トランジスタ37がONし、そのコレク
タ電位は“L”になり、トランジスタ35が
OFFになり、トランジスタ34もOFFしている
ため、トランジスタ38となり、同時にトランジ
スタ36もONとなる。次に端子32を“L”に
してもトランジスタ36がONしているため他の
状態は変化しない。
When the terminal 31 is at the "H" level and the terminal 32 is at the "L" level, the transistor 34 is turned on, its collector potential becomes "L", and the transistor 36
is off, and transistor 37 is also off, so
The collector potential of transistors 36 and 37 is “H”
Therefore, the transistor 35 is turned on. The transistor 38 is turned on when the transistor 34 is turned on. Next, even if the terminal 31 is set to "L", since the transistor 35 is turned on,
There are no other changes in status. Next, when the terminal 32 is set to "H", the transistor 37 is turned on, its collector potential becomes "L", and the transistor 35 is turned on.
Since it is turned off and the transistor 34 is also turned off, it becomes the transistor 38, and at the same time, the transistor 36 is also turned on. Next, even if the terminal 32 is set to "L", other states do not change because the transistor 36 is turned on.

このR−Sフリツプフロツプでは、電源回路4
8以外には抵抗を必要としないため、R−Sフリ
ツプフロツプ段の消費電力はトランジスタ47の
コレクタ電流の設定次第では本質的にいくらでも
小さくできる。たとえばこの電流を10μAに設定
することにより従来の1/20以下にすることが可能
である。電源回路48の内部は電源44から抵抗
52を介してダイオード53に約0.7Vの電圧を
発生させ、トランジスタ50と抵抗51からなる
回路で、定電流を発生させ、これをダイオード4
9とトランジスタ47からなるカレントミラー回
路で所望の電流源を作つている。ここでたとえば
抵抗52を22.6kΩ、抵抗51を4.2kΩとするこ
とにより、トランジスタ47の各コレクタ電流を
10μAに設定できる。これらの抵抗値は集積回路
に適した値である。電源回路48からはトランジ
スタ47に供給するばかりでなく、他の論理回路
へも供給することが可能である。
In this R-S flip-flop, the power supply circuit 4
Since no resistors other than 8 are required, the power consumption of the R-S flip-flop stage can essentially be made as small as desired depending on the setting of the collector current of transistor 47. For example, by setting this current to 10 μA, it is possible to reduce the current to 1/20 or less of the conventional value. Inside the power supply circuit 48, a voltage of approximately 0.7V is generated from the power supply 44 to a diode 53 via a resistor 52, and a constant current is generated by a circuit consisting of a transistor 50 and a resistor 51, which is connected to a diode 4.
A desired current source is created by a current mirror circuit consisting of a transistor 9 and a transistor 47. For example, by setting the resistor 52 to 22.6 kΩ and the resistor 51 to 4.2 kΩ, each collector current of the transistor 47 is
Can be set to 10μA. These resistance values are suitable for integrated circuits. The power supply circuit 48 can supply not only the transistor 47 but also other logic circuits.

以上のように本発明によれば本質的にはいくら
でも省電力化可能なトランジスタ論理回路が構成
でき、工業上きわめて有用である。
As described above, according to the present invention, a transistor logic circuit that can essentially save any amount of power can be configured, and is extremely useful industrially.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のRTL回路の一例、第2図は本
発明の実施例、第3図は従来のRSフリツプフロ
ツプの一例、第4図は本発明を実施したRSフリ
ツプフロツプの一例をそれぞれ示す回路接続図で
ある。 1,31,32……入力端子、2,3,3′,
4,34,35,36,37,38,47,5
0,57……トランジスタ、5,6,7,39,
40,41,42,43,51,52,55,5
6……抵抗、5′……定電流源、8,8′,9,3
3,33′……出力端子、10,44……電源、
11,12,45,46,49,53……ダイオ
ード、48……電源回路。
FIG. 1 shows an example of a conventional RTL circuit, FIG. 2 shows an embodiment of the present invention, FIG. 3 shows an example of a conventional RS flip-flop, and FIG. 4 shows an example of an RS flip-flop implementing the present invention. It is a diagram. 1, 31, 32...input terminal, 2, 3, 3',
4, 34, 35, 36, 37, 38, 47, 5
0,57...transistor, 5,6,7,39,
40, 41, 42, 43, 51, 52, 55, 5
6...Resistance, 5'... Constant current source, 8, 8', 9, 3
3, 33'...output terminal, 10,44...power supply,
11, 12, 45, 46, 49, 53...diode, 48...power supply circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号をベースに受け、その入力レベルに
応じてスイツチング動作を行う入力トランジスタ
を有し、該入力トランジスタの動作に応答して複
数の出力を取り出すトランジスタ論理回路におい
て、前記入力トランジスタのコレクタに一端が直
接接続され、他端が電源に直接接続された小さな
電流容量を有する定電流源と、前記入力トランジ
スタのコレクタに直接もしくはレベルシフト用ダ
イオードのみを介してベースが接続されたトラン
ジスタと、前記入力トランジスタのエミツタに直
接接続され、そのエミツタ電流を入力とするカレ
ントミラー回路とを有し、前記入力信号に応答す
る複数の出力を抵抗素子を使用することなく前記
トランジスタおよび前記カレントミラー回路から
別々に取り出すようにしたことを特徴とする論理
回路。
1. In a transistor logic circuit that has an input transistor that receives an input signal as a base and performs a switching operation according to the input level, and takes out a plurality of outputs in response to the operation of the input transistor, one end is connected to the collector of the input transistor. a constant current source having a small current capacity, the other end of which is directly connected to the power source, and the other end of which is directly connected to a power supply; a transistor whose base is connected to the collector of the input transistor directly or only through a level shifting diode; and a current mirror circuit that is directly connected to the emitter of the transistor and receives the emitter current as input, and separately outputs a plurality of outputs responsive to the input signal from the transistor and the current mirror circuit without using a resistor element. A logic circuit characterized in that it can be taken out.
JP56178037A 1981-11-06 1981-11-06 Logical circuit Granted JPS5879334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56178037A JPS5879334A (en) 1981-11-06 1981-11-06 Logical circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56178037A JPS5879334A (en) 1981-11-06 1981-11-06 Logical circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1065150A Division JPH0220914A (en) 1989-03-17 1989-03-17 Logic circuit

Publications (2)

Publication Number Publication Date
JPS5879334A JPS5879334A (en) 1983-05-13
JPH0338776B2 true JPH0338776B2 (en) 1991-06-11

Family

ID=16041477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56178037A Granted JPS5879334A (en) 1981-11-06 1981-11-06 Logical circuit

Country Status (1)

Country Link
JP (1) JPS5879334A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5061975A (en) * 1973-09-29 1975-05-27
JPS56115036A (en) * 1980-02-16 1981-09-10 Sony Corp Interface circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5061975A (en) * 1973-09-29 1975-05-27
JPS56115036A (en) * 1980-02-16 1981-09-10 Sony Corp Interface circuit

Also Published As

Publication number Publication date
JPS5879334A (en) 1983-05-13

Similar Documents

Publication Publication Date Title
JP2760017B2 (en) Logic circuit
JPH0338776B2 (en)
US4871929A (en) ECL logic gate
JPH03227119A (en) Ecl logic circuit
US6037839A (en) BTL amplifying circuit
JPH0371815B2 (en)
JPH0669297B2 (en) Base current drive circuit for inverter
US4472646A (en) Semiconductor flip-flop consuming low power
JP2897522B2 (en) Current mirror circuit
JPS61150524A (en) Output driving circuit
JP3327938B2 (en) Semiconductor integrated circuit
JPS6211528B2 (en)
JPH04243320A (en) High voltage system load drive circuit
JPH0231528B2 (en)
JPS634962B2 (en)
JPH07183769A (en) Latch circuit
JPS6040737B2 (en) transistor circuit
JPH05160714A (en) Ttl circuit
JPS60117818A (en) Analog signal switching circuit device
JPS62610B2 (en)
JP2000022459A (en) Current drive circuit
JPH0556047B2 (en)
JPH0290809A (en) Semiconductor integrated circuit
JPH09260971A (en) Differential amplifier
JPH05134777A (en) Constant current circuit