JPH0338709Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はコンデンサやインダクタ等の供試素子
のキヤパシタンス、インダクタンス、リアクタン
ス等を測定する装置において、該供試素子に流れ
た電流を電圧に変換する回路に係り、特に供試素
子を接続した場合の発振を防止する回路に関する
ものである。

まず従来回路を図面を用いて説明し、本考案の
目的を明確にする。

第１図は従来の電流−電圧変換回路の電気的接
続図である。図において、供試素子１（インピー
ダンスZ_X）の定数は一般に４端子法を用いて測
定される。電流（ｉとする）は信号源３より入力
抵抗器５を介して供給され、演算増幅器７の帰還
抵抗器９（抵抗値R_R）に流れ、電圧に変換され
る（電圧値E_Rとする）。一方供試素子１の両端子
間電圧E₀が導出される。したがつてE_R＝ｉ・R_R，
E₀＝ｉ・Z_Xとなり、Z_X＝（E₀／E_R）・R_Rとなる。
よつてE₀とE_Rのベクトル電圧比を求めればZ_Xが
求まり、またE₀を位相弁別整流すればキヤパシ
タンス、インダクタンス等を求めることができ
る。これらの定数は信号源３の周波数を種々変化
させて測定される。なお１１は供試素子を接続す
るケーブルの対地容量および供試素子を接続する
治具の対地容量（容量値C_L）を示す。

しかしながらこの回路は供試素子のインピーダ
ンスの大きさ、供試素子を接続するケーブルの容
量、供試素子を接続する治具の容量により発振し
たり、測定値がちらつく欠点があつた。この理由
を第２図および第３図を用いて説明する。

第２図は演算増幅器７のオーぷンループ利得・
位相特性を示したボード線図、第３図は供試素子
をコンデンサとした場合の演算増幅器７から見た
周辺回路の利得・移送特性を示したボード線図で
ある。第２図より明らかなように、演算増幅器７
の位相遅れは90°に達し、入出力間の位相遅れは
270°に達する。また第３図より明らかなように、
周辺回路の位相遅れも90°に達する（但し｜Z_X｜
≫R_S）。したがつて、ある周波数帯においては全
体の位相遅れが360°または極めて360°に近くなる
ところが生じ、発振したり、雑音成分を必要以上
に増幅したり（測定値にちらつきを生ずる）する
欠点を生ずる。

従来かかる欠点を除去するためレンジ抵抗器９
の抵抗値に依存して演算増幅器７の利得を変えた
り、対地容量１１を小さくする努力がなされてき
た。しかしながら、演算増幅器７の利得を下げる
と、演算増幅器７の入力端の電位が上昇し（仮
想）接地点とならない）、供試素子１に流れた信
号電流の一部分が対地容量１１によつてバイパス
され高域周波数ほど誤差が増大してしまう。また
供試素子に接続するケーブルの長さは測定場所、
状態等により定まり、あまり短かくできるもので
はない。

本考案は上記欠点を除去するためになされたも
ので、本考案の目的は供試素子のインピーダンス
の大きさ、および測定ケーブルや測定治具の対地
容量が変化しても、広周波数帯域において安定に
測定しうる回路を提供することである。以下図面
を用いて本考案を詳細に説明する。

第４図は本考案による電流−電圧変換回路の電
気的接続図であり、第１図と同一部分には同一符
号を付してある。第４図の回路が第１図の回路と
異なる点は出力抵抗値R₀なる増幅器８の出力側
に利得・位相補償回路１３を設け、そして該回路
１３の出力側より帰還抵抗器９を介して帰還させ
た点である。即ち本考案を要約すれば周波数増大
に伴なう利得低下の傾きが通常の演算増幅器の場
合よりもより緩かに減衰し、且つその位相遅れが
90°に対して大きな余裕を持つ増幅器をこうせい
したものである。第４図に示した利得・位相補償
回路１３は時定数回路により構成され、抵抗器
R₁，R₂，R₃，……R_oとコンデンサC₁，C₂，C₃，
……C_oの直列回路を複数個並列接続して構成さ
れる。C_Sは浮遊容量、１５は緩衝増幅器である。
そしてこの時定数回路は増幅器８の負荷インピー
ダンスが周波数の増加に伴ない緩やかに減少する
ように働く。第５図は増幅器８と時定数回路とを
含む増幅器の利得特性を示したボード線図、第６
図は位相特性を示したボード線図である。但し第
５，６図はR₁〜R₃，C₁〜C₃までを使用した場合
であり、実線Ｐは時定数回路を用いない場合、破
線Ｑは時定数回路を用いた場合である。R₀≫R₁
≫R₂≫R₃，C₁＞C₂＞C₃＞C_Sとすると、周波数の
増加に伴ない、まずR₁がR₀に並列につながり、
次にR₂がさらに並列につながるというように
徐々に緩やかに負荷インピーダンスが低下する。
ここでf₀＝1/2πR₀C_S，f₁≒1/2πR₀C₁，₂≒1/2
πR₁C₁，₃≒1/2π（R₁R₀）・C₂，₄≒1/2πR₂
C₂，₅≒1/2π（R₁R₀R₂）・C₃，₆≒1/2πR₃
C₃．₇≒1/2π（R₁R₀R₂R₂R₃）・C_Sであ
る。第５，６図より明らかなように、増幅器８、
利得・位相補償回路１３および帰還抵抗器９を含
むループを一巡して考えた場合、全体の位相遅れ
が360°に達する周波数は極めて高くなり、またこ
のときの利得は周辺回路の減衰量より小さくなる
ので発振しない。そして増幅器の利得の周波数特
性の傾きはゆるやかであるので、測定上限周波数
におけるループ一巡利得はかなり大きく、且つ位
相遅れは360°に対しないので高域周波数での測定
精度はそれほど低下せず、また発振もしない。

したがつて、供試素子としてコンデンサやイン
ダクタ等の受動素子を測定する限り、供試素子、
測定ケーブル、測定治具を含めた周辺回路の位相
遅れ（第３図に相当）は±90°以上になることは
ないので、供試素子のインピーダンスの大きさ、
測定ケーブルの長短、測定治具の対地容量の大小
とは無関係に安定な測定を行ないうる。

第７は本考案の他の実施例による利得・位相補
償回路の電気的接続図であり、電流−電圧変換回
路の一部分を示したものである。この補償回路は
図示したような異なる周波数−利得特性を有する
増幅器２１，２２，……ｎを並列接続し、ｄで示
すような総合周波数−利得特性を有する増幅器を
構成したものである。第７図ｄと第５図の対比よ
りかかる回路により高周波数域まで系を安定しう
るのは勿論である。

【図面の簡単な説明】

第１図は従来の電流−電圧変換回路の電気的接
続図、第２図は第１図で示した演算増幅器のオー
プンループ利得・位相特性を示したボード線図、
第３図は第１図で示した演算増幅器に接続される
周辺回路の利得・位相特性を示したボード線図、
第４図は本考案による電流−電圧変換回路の電気
的接続図、第５図は第４図に示した増幅器の利得
特性を示したボード線図、第６図は第４図に示し
た増幅器の位相特性を示したボード線図、第７図
は本考案の他の実施例による利得・位相補償回路
のブロツク図である。 １：供試素子、３：信号源、７：演算増幅器、
２１，２２，……ｎ：増幅器。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 信号源と増幅器の入力端との間に供試素子を
   接続し、前記供試素子に流れた電流を前記増幅
   器の帰還抵抗器により電圧に変換して前記供試
   素子の定数を測定する回路定数測定器におい
   て、前記増幅器の出力と基準電位間に前記信号
   源の周波数増加に伴ないインピーダンスが緩や
   かに低下する時定数回路を接続すると共に、前
   記増幅器の出力を緩衝増幅器および前記帰還抵
   抗器を介して前記増幅器の入力側に帰還するよ
   うにした回路定数測定器の電流−電圧変換回
   路。 (2) 前記時定数回路は抵抗器とコンデンサとの直
   列回路を複数個並列接続して構成される実用新
   案登録請求の範囲第１項記載の回路定数測定器
   の電流−電圧変換回路。