JPH0337885A - Rom card - Google Patents

Rom card

Info

Publication number
JPH0337885A
JPH0337885A JP1172352A JP17235289A JPH0337885A JP H0337885 A JPH0337885 A JP H0337885A JP 1172352 A JP1172352 A JP 1172352A JP 17235289 A JP17235289 A JP 17235289A JP H0337885 A JPH0337885 A JP H0337885A
Authority
JP
Japan
Prior art keywords
rom
register
output
value
microcomputer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1172352A
Other languages
Japanese (ja)
Inventor
Noriyuki Takagi
高木 規之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1172352A priority Critical patent/JPH0337885A/en
Publication of JPH0337885A publication Critical patent/JPH0337885A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To keep the secrecy of data in a ROM by prohibiting the readout of the content of the ROM unless a decided value is written from a microcomputer system to a built-in register in a ROM card. CONSTITUTION:When write from the microcomputer system to a specific input/ output address or memory address is performed, a write signal is supplied from a decoder 5 to a register 6, and a value inputted to the register 6 is written. An inputted value is compared with the value decided in advance at a comparator 7. When coincidence is obtained, the output of the comparator 7 is inputted to a gate circuit 8. The gate 8 reads out the content of a selection signal for built-in ROMs 91-9n generated at the decoder 5 from a corresponding ROM chip when the output of the comparator 7 is activated (coincidence). No readout is performed when noncoincidence is obtained. The secrecy of the built-in ROM can be kept by employing such constitution.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はROMカードに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a ROM card.

〔従来の技術〕[Conventional technology]

従来のROMカードは、ROMおよび選択信号を発生す
る制御回路等を内蔵しているので、アドレスバスやデー
タバスと制御信号および電源の電気的な接続が、マイク
ロコンピュータシステムとの間で正常に行われれば、マ
イクロコンピュータシステムは、ROMカード内部のR
OMの内容を読み出すことができた。
Conventional ROM cards have a built-in ROM and a control circuit that generates selection signals, so the electrical connections between the address bus, data bus, control signals, and power supply are established correctly between the microcomputer system and the ROM. If so, the microcomputer system uses the R inside the ROM card.
I was able to read the contents of OM.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のメモリカードは、インタフェースの物理
的仕様が統一される方向にあるので、メモリカードのイ
ンターフェイスが標準の仕様となっているROMカード
に対し、接続されるマイクロコンピュータシステムの中
の特定機種だけに使用でき、他の機種からはアクセス不
能とし、内蔵ROMのデータを秘密とすることができな
いという問題点がある。
In the conventional memory cards mentioned above, the physical specifications of the interfaces are becoming standardized, so compared to ROM cards whose memory card interfaces have standard specifications, specific models in the microcomputer system to be connected are There are problems in that the data in the built-in ROM cannot be kept secret, and cannot be accessed by other models.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のROMカードは、マイクロコンピュータシステ
ムのシステムバスにコネクタを介して接続して使用する
メモリカードのうちカード内にROMを内蔵するROM
カードにおいて、前記ROMカードに前記マイクロコン
ピュータシステムから任意の値を書き込むことが可能な
レジスタと、前記レジスタに書−き込まれた値が予め決
められた値と一致するか否かを判断し一致時に出力を活
性化させる比較回路と、前記比較回路の出力が活性化し
ているときのみ前記マイクロコンピュータシステムから
の前記ROMに対するアクセスを許可し、比較回路出力
が非活性化しているときは前記マイクロコンピュータシ
ステムからの前記ROMに対するアクセスを許可しない
ように制御するゲート回路とを有する構成である。
The ROM card of the present invention is a ROM that has a built-in ROM inside the card, which is used by connecting to a system bus of a microcomputer system via a connector.
The card includes a register that can write any value from the microcomputer system to the ROM card, and a register that determines whether or not the value written to the register matches a predetermined value. a comparator circuit that activates an output at times, and a comparator circuit that permits access to the ROM from the microcomputer system only when the output of the comparator circuit is activated; This configuration includes a gate circuit that controls not to permit access to the ROM from the system.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のROMカードのブロック図
である。
FIG. 1 is a block diagram of a ROM card according to an embodiment of the present invention.

1は、システム本体のシステムバスに接続するコネクタ
である。2.3.4は、アドレスバス。
1 is a connector connected to the system bus of the system main body. 2.3.4 is an address bus.

コントロールバス、データバスのそれぞれのバッファで
ある。5は、アドレスバスの値及びコントロールバスの
値によりROM 91〜9nの選択信号やレジスタ6へ
の書き込み信号を発生するデコーダである。レジスタ6
は、マイクロコンピュータシステムから特定の入出力ア
ドレス又はメモリアドレスに書込みを行うと、デコーダ
5により書込み信号が発生し供給されレジスタ6に入力
された値が書込まれる。この入力された値を比較回路7
であらかじめ定められた値と一致するか否かを比較する
。一致した場合は、比較回路7の出力が活性化され、不
一致の場合は非活性の状態となる。この比較回路7の出
力がゲート回路8に入力される。ゲート回路8はデコー
ダ5で発生した内勇ROM 91〜9fiに対する選択
信号を比較回路7の出力が活性状態なら一対応するRO
Mチップから内容を読出し、非活性状態であるなら、内
容を出力しないように制御する。
These are buffers for the control bus and data bus. A decoder 5 generates selection signals for the ROMs 91 to 9n and write signals to the register 6 according to the values of the address bus and the control bus. register 6
When the microcomputer system writes to a specific input/output address or memory address, a write signal is generated and supplied by the decoder 5, and the value input to the register 6 is written. This input value is compared to the comparison circuit 7.
Compare whether or not it matches a predetermined value. If they match, the output of the comparison circuit 7 is activated; if they do not match, it becomes inactive. The output of this comparison circuit 7 is input to a gate circuit 8. The gate circuit 8 transfers the selection signal for the internal ROMs 91 to 9fi generated by the decoder 5 to the corresponding RO when the output of the comparison circuit 7 is active.
The contents are read from the M chip, and if it is in an inactive state, the contents are controlled not to be output.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、マイクロコンピュータシ
ステムからROMカードに内蔵のレジスタに、決められ
た値を書込まないかぎり内容を読出せないようにできる
ので、内蔵ROMのデータを秘密とすることができる効
果がある。
As explained above, the present invention makes it possible to prevent the contents from being read out unless a predetermined value is written into the register built into the ROM card from the microcomputer system, making it possible to keep the data in the built-in ROM secret. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図である。 1・・・コネクタ、2・・・アドレスバスバッファ、3
・・・コントロールバスバッファ、4・・・データバス
バッファ、5・・・デコーダ、6・・・レジスタ、7・
・・比較回路、8・・・ゲート回路、91〜9fi・・
・ROMチップ。
FIG. 1 is a block diagram of one embodiment of the present invention. 1...Connector, 2...Address bus buffer, 3
...Control bus buffer, 4...Data bus buffer, 5...Decoder, 6...Register, 7.
...Comparison circuit, 8...Gate circuit, 91-9fi...
・ROM chip.

Claims (1)

【特許請求の範囲】[Claims] マイクロコンピュータシステムのシステムバスにコネク
タを介して接続して使用するメモリカードのうちカード
内にROMを内蔵するROMカードにおいて、前記RO
Mカードに前記マイクロコンピュータシステムから任意
の値を書き込むことが可能なレジスタと、前記レジスタ
に書き込まれた値が予め決められた値と一致するか否か
を判断し一致時に出力を活性化させる比較回路と、前記
比較回路の出力が活性化しているときのみ前記マイクロ
コンピュータシステムからの前記ROMに対するアクセ
スを許可し、比較回路出力が非活性化しているときは前
記マイクロコンピュータシステムからの前記ROMに対
するアクセスを許可しないように制御するゲート回路と
を有することを特徴とするROMカード。
Among memory cards used by connecting to the system bus of a microcomputer system via a connector, the ROM card has a built-in ROM, and the ROM is
A register that can write any value from the microcomputer system to the M card, and a comparison that determines whether the value written to the register matches a predetermined value and activates the output when it matches. access to the ROM from the microcomputer system is permitted only when the output of the comparison circuit is activated, and access to the ROM from the microcomputer system is permitted when the output of the comparison circuit is inactive. A ROM card characterized by having a gate circuit that controls not to permit.
JP1172352A 1989-07-03 1989-07-03 Rom card Pending JPH0337885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1172352A JPH0337885A (en) 1989-07-03 1989-07-03 Rom card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1172352A JPH0337885A (en) 1989-07-03 1989-07-03 Rom card

Publications (1)

Publication Number Publication Date
JPH0337885A true JPH0337885A (en) 1991-02-19

Family

ID=15940310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1172352A Pending JPH0337885A (en) 1989-07-03 1989-07-03 Rom card

Country Status (1)

Country Link
JP (1) JPH0337885A (en)

Similar Documents

Publication Publication Date Title
JPS5826055B2 (en) parallel access storage
JPH0337885A (en) Rom card
CN101169767B (en) Access control device and access control method
JPS63208145A (en) Ic card
JPH06187520A (en) Ic memory card
KR890002470B1 (en) Rom emulator
JPS6123267A (en) Microcomputer device
JP2968636B2 (en) Microcomputer
KR100382466B1 (en) Interface of asynchronous system using fifo
JPS63193257A (en) Single chip computer
KR940006823B1 (en) Circuit for protecting memory write
JPS63271589A (en) Reading and writing device for portable storage medium
JPH03278288A (en) Integrated circuit device
JPH0336627A (en) Microcomputer device
JPH064469A (en) Input/output device control system
JPH04160583A (en) Single-chip microcomputer
JPS6395548A (en) Memory control system
JPS60114954A (en) Subminiature computer
JPS6052462B2 (en) Memory control method
JPH03145000A (en) Eprom built-in microcomputer
JPH073749B2 (en) Dual port RAM
JPH03191487A (en) Single chip microcomputer
JPH04239392A (en) Memory card provided with enciphering mechanism
JPS62229452A (en) Peripheral module access system
JPS61156460A (en) Sharing memory device