JPH0337735B2 - - Google Patents

Info

Publication number
JPH0337735B2
JPH0337735B2 JP59075885A JP7588584A JPH0337735B2 JP H0337735 B2 JPH0337735 B2 JP H0337735B2 JP 59075885 A JP59075885 A JP 59075885A JP 7588584 A JP7588584 A JP 7588584A JP H0337735 B2 JPH0337735 B2 JP H0337735B2
Authority
JP
Japan
Prior art keywords
collector
emitter
base
conductivity type
potential barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59075885A
Other languages
Japanese (ja)
Other versions
JPS60219766A (en
Inventor
Takashi Mimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59075885A priority Critical patent/JPS60219766A/en
Priority to CA000478704A priority patent/CA1237824A/en
Priority to DE8585400744T priority patent/DE3583302D1/en
Priority to EP85400744A priority patent/EP0159273B1/en
Priority to KR1019850002594A priority patent/KR900004466B1/en
Publication of JPS60219766A publication Critical patent/JPS60219766A/en
Priority to US07/059,216 priority patent/US4958201A/en
Publication of JPH0337735B2 publication Critical patent/JPH0337735B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Description

【発明の詳細な説明】 発明の技術分野 本発明は、従来のものと全く異なる動作原理を
有し、超高速で動作可能なバイポーラ形式の半導
体装置(quantized base transistor:QBT)に
関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a bipolar type semiconductor device (quantized base transistor: QBT) which has an operating principle completely different from conventional devices and can operate at ultra high speed.

従来技術と問題点 一般に、バイポーラ半導体装置の動作原理は良
く知られているが、次に、その概略を第1図を参
照して説明する。
Prior Art and Problems Generally, the operating principle of a bipolar semiconductor device is well known, but its outline will be explained next with reference to FIG.

第1図は従来のnpn型バイポーラ半導体装置が
熱平衡状態にある場合のエネルギ・バンド・ダイ
ヤグラムである。
FIG. 1 is an energy band diagram when a conventional npn type bipolar semiconductor device is in a thermal equilibrium state.

図に於いて、Eはエミツタ、Bはベース、Cは
コレクタ、EFはフエルミ・レベル、EVは価電子
帯、ECは伝導帯、n,p,は導電型をそれぞれ
示している。
In the figure, E is the emitter, B is the base, C is the collector, E F is the Fermi level, EV is the valence band, E C is the conduction band, and n and p are the conductivity types, respectively.

このようなバイポーラ半導体装置に於いて基本
とされる動作原理は次の通りである。
The basic operating principle of such a bipolar semiconductor device is as follows.

今、エミツタEとベースB間に順方向電圧を印
加すると、エミツタEからベースBに注入された
電子がベースB中を拡散等で走行してコレクタC
に到達することに依つて信号がエミツタEからコ
レクタCに伝達されたことになる。
Now, when a forward voltage is applied between emitter E and base B, electrons injected from emitter E to base B travel through base B by diffusion etc.
The signal has been transmitted from emitter E to collector C by reaching .

従つて、このバイポーラ半導体装置の動作速度
は、究極的には、電子が熱拡散でエミツタEから
コレクタCまで走行するのに要する時間、即ち、
熱拡散に依る走行時間で規制されていることにな
る。
Therefore, the operating speed of this bipolar semiconductor device is ultimately determined by the time required for electrons to travel from emitter E to collector C by thermal diffusion, that is,
This means that the travel time is regulated by heat diffusion.

このように、バイポーラ半導体装置の動作速度
が電子の熱拡散に依る走行時間で規制されている
問題を打開する為、電子の共鳴トンネリング現象
を利用する試みがなされ、例えば、特開昭58−
3277号公報、或いは、特開昭52−105785号公報に
発明が開示されている。
In order to overcome the problem that the operating speed of bipolar semiconductor devices is limited by the transit time of electrons due to thermal diffusion, attempts have been made to utilize the resonance tunneling phenomenon of electrons.
The invention is disclosed in Publication No. 3277 or Japanese Patent Application Laid-open No. 105785/1985.

ところが、そこに開示された発明では、共鳴ト
ンネリング・トランジスタに関する基本動作原理
を充分に究明していない為、トランジスタとして
の基本的な機能である電流増幅、電力増幅を行う
ことができず、トラジスタ作用を欠如したものに
なつている。
However, in the invention disclosed therein, the basic operating principles of resonant tunneling transistors have not been sufficiently investigated, and therefore the basic functions of a transistor, such as current amplification and power amplification, cannot be performed, and the transistor action is It has become something lacking.

即ち、前記した何れの公報にも、バリヤ層(エ
ミツタ及びコレクタ)に挟まれた谷層(ベース)
からなるトランジスタが開示され、共鳴トンネリ
ング現象で動作するとされている。
That is, in all of the above-mentioned publications, there is a valley layer (base) sandwiched between barrier layers (emitter and collector).
A transistor is disclosed which is said to operate by resonant tunneling phenomena.

然しながら、そのトランジスタでは、エミツ
タ・ベース・コレクタの全てが同一導電型、例え
ばn・n・nになつているか、或いは、エミツタ
に金属を用いたとしてもベースとコレクタは同一
導電型になつている。
However, in that transistor, the emitter, base, and collector are all of the same conductivity type, for example n, n, n, or even if metal is used for the emitter, the base and collector are of the same conductivity type. .

従つて、このトランジスタを動作させる為、コ
レクタ・ベース間に正電圧を印加すると、ベース
及びコレクタが同導電型であることから、ベース
からコレクタに向かつて共鳴トンネリング現象に
依存しない電子がトンネリングして無効電流が流
れてしまう。しかも、この無効電流は、共鳴トン
ネリング・トランジスタとして正常である筈のエ
ミツタからの共鳴トンネリング電流よりも大きく
なる。その理由は、この無効電流に対するトンネ
リング障壁がコレクタ障壁のみであることに起因
している。
Therefore, when a positive voltage is applied between the collector and base to operate this transistor, since the base and collector are of the same conductivity type, electrons tunnel from the base to the collector without relying on the resonant tunneling phenomenon. Reactive current will flow. Moreover, this reactive current is larger than the resonant tunneling current from the emitter, which should be normal as a resonant tunneling transistor. The reason for this is that the only tunneling barrier against this reactive current is the collector barrier.

前記したベースからコレクタへの無効電流は、
当然のことながら、トランジスタの電流増幅を不
可能する。
The reactive current from the base to the collector mentioned above is
Naturally, this makes current amplification of the transistor impossible.

発明の目的 本発明は、前記キヤリヤの熱拡散に依る走行時
間で束縛を受けることなく高速動作が可能である
のは勿論のこと、電流増幅や電力増幅などトラン
ジスタとしての基本的な機能をもち、更に、必要
に応じて種々の特徴をもたせることができる半導
体装置を提供する。
Purpose of the Invention The present invention not only enables high-speed operation without being constrained by the travel time due to thermal diffusion of the carrier, but also has basic functions as a transistor such as current amplification and power amplification. Furthermore, the present invention provides a semiconductor device that can be provided with various features as required.

発明の構成 本発明に依る半導体装置に於いては、 1 マイノリテイ・キヤリヤに対するサブ・バン
ド(例えばサブ・バンドE1,E2…)が生成さ
れ得る一導電型のベース(例えばp型ベース
B)と、前記一導電型のベースよりエネルギ・
バンド・ギヤツプが大であつてトンネル効果を
生じ得る程度の厚さを有するエミツタ・ポテン
シヤル・バリヤ(例えばエミツタ・ポテンシヤ
ル・バリヤPBE)を介して前記一導電型のベー
スに接する反対導電型のエミツタ(例えばn型
エミツタE)と、前記一導電型のベースよりエ
ネルギ・バンド・ギヤツプが大であつてトンネ
ル効果を生じ得る程度の厚さを有するコレク
タ・ポテンシヤル・バリヤ(例えばコレクタ・
ポテンシヤル・バリヤPBC)を介して前記一導
電型のベースに接する反対導電型のコレクタ
(例えばn型コレクタC)とを備え、前記ベー
スに生成されたマイノリテイ・キヤリヤに対す
るサブ・バンドを介してエミツタからコレクタ
へ該マイノリテイ・キヤリヤが共鳴トンネリン
グ遷移すること、 を特徴とするか、或いは、 2 マイノリテイ・キヤリヤに対するサブ・バン
ドが生成され得る一導電型のベースと、前記一
導電型のベースよりエネルギ・バンド・ギヤツ
プが大であつてトンネル効果を生じ得る程度の
厚さを有するエミツタ・ポテンシヤル・バリヤ
を介して前記一導電型のベースに接する金属
(例えばAlなど)からなるエミツタと、前記一
導電型のベースよりエネルギ・バンド・ギヤツ
プが大であつてトンネル効果を生じ得る程度の
厚さを有するコレクタ・ポテンシヤル・バリヤ
を介して前記一導電型のベースに接する反対導
電型のコレクタとを備え、前記ベースに生成さ
れたマイノリテイ・キヤリヤに対するサブ・バ
ンドを介してエミツタからコレクタへ該マイノ
リテイ・キヤリヤが共鳴トンネリング遷移する
こと、 を特徴とする構成になつている。
Structure of the Invention In the semiconductor device according to the present invention, 1. a base of one conductivity type (for example, p-type base B) in which sub-bands (for example, sub-bands E 1 , E 2 . . . ) for minority carriers can be generated; , the energy is transferred from the base of one conductivity type.
An emitter of the opposite conductivity type is in contact with the base of the one conductivity type via an emitter potential barrier (for example, an emitter potential barrier PB E ) having a large band gap and a thickness sufficient to cause a tunnel effect. (e.g. n-type emitter E) and a collector potential barrier (e.g. collector
a collector of an opposite conductivity type (for example, an n-type collector C ) that is in contact with the base of one conductivity type via a potential barrier PB C ), and an emitter is connected to the minority carrier generated at the base via a sub-band. 2. a base of one conductivity type in which a sub-band for the minority carrier can be generated; an emitter made of metal (such as Al) that is in contact with the base of the one conductivity type through an emitter potential barrier having a large band gap and a thickness sufficient to cause a tunnel effect; a collector of the opposite conductivity type that is in contact with the base of the one conductivity type via a collector potential barrier having a larger energy band gap than the base of the base and having a thickness sufficient to cause a tunnel effect; The structure is characterized in that the minority carrier generated at the base undergoes resonant tunneling transition from the emitter to the collector via a sub-band for the minority carrier.

このような構成を有する本発明の半導体装置に
於ける動作原理は従来のバイポーラ半導体装置と
全く異なつているので、それを次に説明すること
にする。
Since the operating principle of the semiconductor device of the present invention having such a configuration is completely different from that of conventional bipolar semiconductor devices, it will be explained next.

第2図は本発明の一実施例の半導体装置が熱平
衡状態にある場合のエネルギ・バンド・ダイヤグ
ラムを表し、第1図に関して説明した部分と同部
分は同記号で指示してある。
FIG. 2 shows an energy band diagram when a semiconductor device according to an embodiment of the present invention is in a thermal equilibrium state, and the same portions as those explained in connection with FIG. 1 are indicated by the same symbols.

図に於いて、PBEはエミツタ・ポテンシヤル・
バリヤ、PBCはコレクタ・ポテンシヤル・バリ
ヤ、E1,E2…Eo…はサブ・バンド、LBはベース
Bの幅(厚み)、ZはエミツタEからコレクタC
へ向かう方向をそれぞれ示している。
In the figure, PB E is the emitter potential.
barrier, PB C is the collector potential barrier, E 1 , E 2 ... E o ... is the sub band, L B is the width (thickness) of base B, Z is from emitter E to collector C
Each shows the direction to go.

さて、エミツタ・ポテンシヤル・バリヤPBE
コレクタ・ポテンシヤル・バリヤPBCとで挟まれ
たベースBは実質的に2次元であり、そして、電
子(キヤリヤ)のZ方向の運動が量子化される程
度に充分に薄く、例えば、50〔Å〕程度に設定さ
れるものとする。
Now, the base B sandwiched between the emitter potential barrier PB E and the collector potential barrier PB C is substantially two-dimensional, and to the extent that the movement of electrons (carriers) in the Z direction is quantized. The thickness is set to be sufficiently thin, for example, about 50 [Å].

このようにベースBを薄く形成すると、ベース
Bはポテンシヤルの井戸のような状態になつてい
て、その中では、エミツタEからコレクタCへ向
かう電子、即ち、Z方向に向かう電子は或る特定
のエネルギ準位しかとることができない状態が実
現される。即ち、前記量子化に伴つて、ベースB
にはサブ・バンドE1,E2…Eo…が形成される。
When the base B is formed thin in this way, the base B is in a state like a potential well, in which electrons traveling from the emitter E to the collector C, that is, electrons traveling in the Z direction, are A state is realized in which only energy levels can be assumed. That is, along with the quantization, the base B
sub-bands E 1 , E 2 . . . E o . . . are formed.

サブ・バンドのエネルギ準位Eoは近似的には、
即ち、ポテンシヤル・バリヤ無限大とした場合に
は、 Eo=πζ2n2/2m*LB 2 ζ=h/2π h:ブランク定数 n=エネルギ量子数 m*=電子の有効質量(effective mass) LB=ベース幅 で与えられる。
The energy level E o of the sub-band is approximately:
That is, when the potential barrier is infinite, E o = πζ 2 n 2 /2m * L B 2 ζ = h/2π h: blank constant n = energy quantum number m * = effective mass of electron ) L B = given by base width.

さて、このような半導体装置に於いて、エミツ
タE及びベースB間に順方向電圧を印加すると、
その場合のエネルギ・バンド・ダイヤグラムは第
3図に見られるように変化する。
Now, in such a semiconductor device, when a forward voltage is applied between the emitter E and the base B,
The energy band diagram in that case changes as seen in FIG.

第3図では第2図に関して説明した部分と同部
分は同記号で指示してある。
In FIG. 3, the same parts as those explained in connection with FIG. 2 are indicated by the same symbols.

図に於いて、VEBはエミツタ・ベース間電圧、
VCBはコレクタ・ベース間電圧、DBはドブロイ
(DeBloglie)波をそれぞれ示し、そして、エミ
ツタ・ポテンシヤル・バリヤPBE及びコレクタ・
ポテンシヤル・バリヤPBCそれぞれの厚さは電子
がトンネリング可能な程度に選択されている。
In the figure, V EB is the emitter-base voltage,
V CB is the collector-base voltage, DB is the DeBloglie wave, and the emitter potential barrier PB E and the collector
The thickness of each potential barrier PB C is selected to allow electron tunneling.

図示のように電圧が印加された場合に於いて、
例えば、エネルギ準位E1と同じエネルギを有す
る電子がエミツタEからZ方向に注入されると、
該電子はドブロイ波DBに見られるように透過率
1、即ち、完全透過でコレクタCに到達する。
When voltage is applied as shown,
For example, when electrons with the same energy as energy level E1 are injected from emitter E in the Z direction,
The electrons reach the collector C with a transmittance of 1, that is, complete transmission, as seen in the de Broglie wave DB.

この電子がエミツタEからコレクタCに到達す
る過程では、従来のような走行に依るものではな
く、トンネル効果で二つのポテンシヤル・バリヤ
を通り抜ける、所謂、共鳴トンネリング
(resonant tunneling)に依る遷移である為に極
めて高速である。
The process in which these electrons reach collector C from emitter E does not rely on conventional travel, but rather a transition that relies on so-called resonant tunneling, in which they pass through two potential barriers due to the tunnel effect. It is extremely fast.

この半導体装置をトランジスタ動作させる場合
には、エミツタ・ベース間電圧VEBに依つてエネ
ルギ・バンドのアライメントを実現させるのみで
良く、原理的にはベース電流は動作に不可欠では
ない。
When operating this semiconductor device as a transistor, it is only necessary to realize energy band alignment using the emitter-base voltage V EB , and in principle, the base current is not essential for operation.

従つて、入力電圧は直流的には零であるが、エ
ミツタ・ベース間静電容量を充電する為の変位電
流は流れるので、これが回路を通して一定電流と
なり、オーミツク電流がエミツタ及びベース中を
流れ、それに依るジユール損で交流電力が発生す
ることになる。
Therefore, although the input voltage is zero in direct current terms, a displacement current flows to charge the capacitance between the emitter and base, so this becomes a constant current through the circuit, and an ohmic current flows through the emitter and base. AC power is generated due to the resulting Joule loss.

一般に、出力電力はコレクタ電流とコレクタ・
ベース間電圧VCBとの積であるから、この半導体
装置は増幅器としての機能を有しているものであ
る。
Generally, the output power is determined by the collector current and the collector current.
Since this is the product of the base-to-base voltage V CB , this semiconductor device has the function of an amplifier.

また、ベース・エミツタ間電圧VEBを増加させ
て、例えば、エネルギ準位E1及びE2の中間にエ
ミツタの伝導帯ECがアライメントされたような
場合には、電子の透過率は零、即ち、完全反射の
状態になり、コレクタ電流も零になる。
In addition, if the base-emitter voltage V EB is increased so that the conduction band E C of the emitter is aligned between the energy levels E 1 and E 2 , the electron transmittance becomes zero. That is, it becomes a state of complete reflection, and the collector current also becomes zero.

更に、ベース・エミツタ間電圧VEBを増加させ
て、例えば、エネルギ準位E2と伝導帯ECとがア
ライメントされると再び完全透過となり、コレク
タ電流が発生する。
Furthermore, when the base-emitter voltage V EB is increased and, for example, the energy level E 2 and the conduction band E C are aligned, complete transmission becomes possible again and a collector current is generated.

ここで、本発明の半導体装置に於ける増幅機能
について更に詳細に説明しよう。
Here, the amplification function in the semiconductor device of the present invention will be explained in more detail.

本発明の半導体装置では、エミツタ・ベース・
コレクタの導電型は「n・p・n」或いは「p・
n・p」となるか、「金属・p・n」或いは「金
属・n・p」となるものであり、今、第3図に見
られるエネルギ・バンド・ダイヤグラムがnpnト
ランジスタに関するものであるとし、コレクタに
適切な正電圧を印加して動作させた場合、エミツ
タからコレクタへ電子(ベース中でのマイノリテ
イ・キヤリヤ)が共鳴トンネリングする。この
時、ベース中にはマジヨリテイ・キヤリヤとして
正孔しか存在しないので、コレクタに正電圧が印
加されたことでコレクタ側にトンネリングするこ
とはなく、従つて、無効電流は流れないから、ト
ランジスタとして増幅作用を発揮することができ
る。
In the semiconductor device of the present invention, the emitter base
The conductivity type of the collector is “n・p・n” or “p・
If the energy band diagram shown in Figure 3 is related to an npn transistor, then When operated by applying an appropriate positive voltage to the collector, electrons (minority carrier in the base) resonantly tunnel from the emitter to the collector. At this time, since there are only holes as major carriers in the base, there is no tunneling to the collector side when a positive voltage is applied to the collector, and therefore no reactive current flows, so it is amplified as a transistor. It can exert its effect.

このように、本発明の半導体装置、即ち、
QBTは、その稀に見る高速性に加え、従来の半
導体装置にない強い非線型と多様な機能を有する
ものである。
In this way, the semiconductor device of the present invention, that is,
In addition to its rare high speed, QBT has strong nonlinearity and diverse functions not found in conventional semiconductor devices.

第4図は前記の点を更に明らかにする為、
QBTと従来のバイポーラ・トランジスタとの伝
達特性を比較して示す線図である。
In order to further clarify the above point, Figure 4 shows
FIG. 2 is a diagram comparing and showing the transfer characteristics of a QBT and a conventional bipolar transistor.

図では、縦軸にコレクタ電流ICを、横軸にエミ
ツタ・ベース間電圧VEBをそれぞれ採つてあり、
AはQBTの、また、Bは従来のバイポーラ・ト
ランジスタのそれぞれの特性線、V1及びV2は伝
導帯ECをそれぞれエネルギ準位E1及びE2にアラ
イメントする為のエミツタ・ベース間電圧VEB
それぞれ示している。
In the figure, the vertical axis shows the collector current I C and the horizontal axis shows the emitter-base voltage V EB .
A is the characteristic line of the QBT, B is the characteristic line of the conventional bipolar transistor, V 1 and V 2 are the emitter-base voltages for aligning the conduction band E C to the energy levels E 1 and E 2, respectively. V EB are shown respectively.

図から判るように、従来のバイポーラ・トラン
ジスタでは、エミツタ・ベース間電圧VEBに対し
て単調に増加するだけであるが、QBTでは、エ
ミツタ・ベース間電圧VEBがV1及びV2であるとき
のみ、パルス状のコレクタ電流ICが発生し、この
コレクタ電流ICはエミツタ・ベース間電圧VEB
対して極めて非線型性が強い依存性を示す。この
特徴的な伝達特性は、通常のバイナリ論理回路の
みならず、多値論理回路などの高度の論理回路の
実現に有効である 発明の実施例 第5図は本発明一実施例の要部切断側面図を表
している。
As can be seen from the figure, in a conventional bipolar transistor, the emitter-base voltage V EB only increases monotonically, but in the QBT, the emitter-base voltage V EB is V 1 and V 2 . Only when a pulsed collector current I C is generated, this collector current I C exhibits an extremely nonlinear dependence on the emitter-base voltage V EB . This characteristic transfer characteristic is effective not only for ordinary binary logic circuits but also for realizing advanced logic circuits such as multivalued logic circuits.Example of the Invention Figure 5 shows a cutaway of a main part of an embodiment of the present invention. It represents a side view.

図に於いて、1は半絶縁性GaAs基板、2はコ
レクタ、3はコレクタ・ポテンシヤル・バリヤ、
4はベース、5はエミツタ・ポテンシヤル・バリ
ヤ、6はエミツタ、7は金・ゲルマニウム/金
(Au・Ge/Au)オーミツクのコレクタ電極、8
は金・亜鉛/金(Au・Zn/Au)オーミツクのベ
ース電極、9はAu・Ge/Auオーミツクのエミ
ツタ電極をそれぞれ示している。
In the figure, 1 is a semi-insulating GaAs substrate, 2 is a collector, 3 is a collector potential barrier,
4 is a base, 5 is an emitter/potential barrier, 6 is an emitter, 7 is a gold/germanium/gold (Au/Ge/Au) ohmic collector electrode, 8
9 indicates the base electrode of the gold/zinc/gold (Au/Zn/Au) ohmic, and 9 indicates the emitter electrode of the Au/Ge/Au ohmic, respectively.

この実施例に於ける材料構成等の一例を示すと
次の通りである。
An example of the material structure, etc. in this embodiment is as follows.

エミツタ 半導体:n型GaAs ドーパント濃度:4×1018〔cm-3〕 ドーパント:Si 厚み:1〔μm〕 エミツタ・ポテンシヤル・バリヤ 半導体:p型Al0.3Ga0.7As ドーパント濃度:2×1019〔cm-3〕 ドーパント:Be 厚み:20〔Å〕 ベース 半導体:p型GaAs ドーパント濃度:2×1019〔cm-3〕 ドーパント:Be 厚み:50〔Å〕 コレクタ・ポテンシヤル・バリヤ 半導体:p型Al0.3Ga0.7As ドーパント濃度:2×1019〔cm-3〕 ドーパント:Be 厚み:20〔Å〕 コレクタ 半導体:n型GaAs ドーパント濃度:4×1017〔cm-3〕 ドーパント:Si 厚み:1〔μm〕 尚、前記エミツタ・ポテンシヤル・バリヤ及び
コレクタ・ポテンシヤル・バリヤはp型にしてあ
るが、これは、pn接合から延び出る空乏層で薄
いベースが充満されることを防止する為の配慮で
あり、例えば、エミツタのドーパント濃度を2×
1017〔cm-3〕程度、また、コレクタのドーパント
濃度を2×1015〔cm-3〕程度にすれば空乏層はエ
ミツタ側或いはコレクタ側に延び出ることになる
からi層を用いても良い。
Emitter semiconductor: n-type GaAs Dopant concentration: 4×10 18 [cm -3 ] Dopant: Si Thickness: 1 [μm] Emitter potential barrier semiconductor: p-type Al 0.3 Ga 0.7 As Dopant concentration: 2×10 19 [cm -3 ] Dopant: Be Thickness: 20 [Å] Base semiconductor: p-type GaAs Dopant concentration: 2×10 19 [cm -3 ] Dopant: Be Thickness: 50 [Å] Collector potential barrier semiconductor: p-type Al 0.3 Ga 0.7 As Dopant concentration: 2×10 19 [cm -3 ] Dopant: Be Thickness: 20 [Å] Collector semiconductor: n-type GaAs Dopant concentration: 4×10 17 [cm -3 ] Dopant: Si Thickness: 1 [μm] ] Note that the emitter potential barrier and collector potential barrier are p-type, but this is a consideration to prevent the thin base from being filled with a depletion layer extending from the pn junction. For example, increase the dopant concentration of the emitter by 2×
10 17 [cm -3 ], and if the collector dopant concentration is set to about 2×10 15 [cm -3 ], the depletion layer will extend to the emitter side or collector side, so even if an i-layer is used, good.

この実施例を製造する場合に適用するプロセス
の概略を説明する。
An outline of the process applied when manufacturing this example will be explained.

(a) 先ず、例えば分子線エピタキシヤル成長
(molecular beam epitaxy:MBE)法を適用
することに依り、半絶縁性GaAs基板1上にn
型GaAsコレクタ2、p型Al0.3Ga0.7Asコレク
タ・ポテンシヤル・バリヤ3、p型GaAsベー
ス4、p型Al0.3Ga0.7Asエミツタ・ポテンシヤ
ル・バリヤ5、n型GaAsエミツタ6を順に成
長させる。尚、n型GaAsエミツタ6は、後に
エミツタ電極を合金化の為の熱処理をした際に
突き抜けを生じないように充分に厚く、例えば
約1〔μm〕程度に形成してあるが、n型
GaAsエミツタ6を充分に高濃度にすれば、前
記熱処理は不要になるから、薄くすることも可
能である。
(a) First, by applying, for example, the molecular beam epitaxy (MBE) method, n is grown on a semi-insulating GaAs substrate 1.
A type GaAs collector 2, a p-type Al 0.3 Ga 0.7 As collector potential barrier 3, a p-type GaAs base 4, a p-type Al 0.3 Ga 0.7 As emitter potential barrier 5, and an n-type GaAs emitter 6 are grown in this order. The n-type GaAs emitter 6 is formed to be sufficiently thick, for example, approximately 1 [μm], so as not to cause penetration when the emitter electrode is later heat-treated for alloying.
If the GaAs emitter 6 is made to have a sufficiently high concentration, the heat treatment described above becomes unnecessary, and therefore it is possible to make it thin.

(b) 例えばフツ化水素酸(HF)系エツチング液
を用い、素子間分離の為のメサ・エツチングを
行う。このメサ・エツチングは半絶縁性GaAs
基板1に達するまで行う。
(b) Perform mesa etching for isolation between elements using, for example, a hydrofluoric acid (HF)-based etching solution. This mesa etching is a semi-insulating GaAs
Continue until substrate 1 is reached.

(c) ベース・パターンのフオト・レジスト膜(図
示せず)を形成し、そのフオト・レジスト膜を
マスクとしてフツ化水素酸系エツチング液を用
い、n型GaAsコレクタ2に到達するまでメ
サ・エツチングを行い、コレクタ・ポテンシヤ
ル・バリヤ3、ベース4、エミツタ・ポテンシ
ヤル・バリヤ5、エミツタ6を選択的に除去す
る。
(c) Form a base pattern photoresist film (not shown) and use the photoresist film as a mask to perform mesa etching until it reaches the n-type GaAs collector 2 using a hydrofluoric acid etching solution. The collector potential barrier 3, the base 4, the emitter potential barrier 5, and the emitter 6 are selectively removed.

(d) エミツタ電極及びコレクタ電極の形成予定部
分に開口を有するフオト・レジスト膜(図示せ
ず)を形成する。
(d) Form a photoresist film (not shown) having openings where the emitter electrode and collector electrode are to be formed.

(e) 蒸着法を適用することに依り、Au・Ge/
Au膜を形成し、次いで、それをリフト・オフ
に依つてパターニングする為、前記フオト・レ
ジスト膜の溶解・除去を行い、その後、合金化
処理を行つてコレクタ電極7及びエミツタ電極
9を形成する。
(e) By applying the vapor deposition method, Au/Ge/
An Au film is formed, and then, in order to pattern it by lift-off, the photoresist film is dissolved and removed, and then an alloying process is performed to form a collector electrode 7 and an emitter electrode 9. .

(f) ベース電極8を形成する為のパターンを有す
るフオト・レジスト膜(図示せず)を形成し、
CCl2F2系のエツチヤントを用いたドライ・エ
ツチングを適用することに依り、エミツタ6を
選択的に除去する。
(f) forming a photoresist film (not shown) having a pattern for forming the base electrode 8;
The emitter 6 is selectively removed by dry etching using a CCl 2 F 2 based etchant.

(g) 蒸着法を適用することに依り、Au・Zn/Au
膜を形成し、次いで、それをリフト・オフに依
つてパターンする為、前記工程(f)で形成したフ
オト・レジスト膜の溶解・除去を行い、その
後、合金化処理を行つてベース電極8を形成し
て完成する。
(g) By applying the vapor deposition method, Au・Zn/Au
In order to form a film and then pattern it by lift-off, the photoresist film formed in step (f) is dissolved and removed, and then an alloying process is performed to form the base electrode 8. Form and complete.

以上説明した実施例は、前記の「発明の構成」
に於いて説明した動作原理に沿つて動作すること
は云うまでもない。
The embodiments described above are based on the above-mentioned "Structure of the Invention".
It goes without saying that it operates in accordance with the operating principle explained in .

ところで、本発明の半導体装置に於いて、必須
とされる項目は、 (1) ベース中にマイノリテイ・キヤリアに対する
サブ・バンドの形成 (2) トンネル効果を生じ得る厚さのエミツタ・ポ
テンシヤル・バリヤ及びコレクタ・ポテンシヤ
ル・バリヤの形成 であり、従つて、材料構成等は、前記(1)及び(2)の
事項が満足されるようであれば良く、前記実施例
に限定されるものではない。また、ベースは前記
実施例のようにp型である必要はなく、n型であ
つても良い。勿論、その場合、エミツタ及びコレ
クタの導電型はp型になる。
Incidentally, in the semiconductor device of the present invention, the essential items are (1) formation of a sub-band for the minority carrier in the base, (2) formation of an emitter potential barrier with a thickness that can cause a tunnel effect, and This is the formation of a collector potential barrier, and therefore, the material composition etc. need only satisfy the matters (1) and (2) above, and are not limited to the above embodiments. Further, the base does not have to be p-type as in the above embodiments, but may be n-type. Of course, in that case, the conductivity type of the emitter and collector will be p-type.

第6図及び第7図は前記説明した半導体ヘテロ
接合を有する実施例に依り得られる電気的特性を
表す線図である。
FIGS. 6 and 7 are diagrams showing electrical characteristics obtained by the embodiment having the semiconductor heterojunction described above.

第6図はQBTのベース接地コレクタ特性を表
している。
Figure 6 shows the base-grounded collector characteristics of QBT.

図では、縦軸にコレクタ電流ICを、横軸にコレ
クタ・ベース間電圧VCBをそれぞれ採り、パラメ
ータはエミツタ電流IEである。尚、このデータを
得た際の温度Tは77〔K〕であつた。
In the figure, the vertical axis represents the collector current I C , the horizontal axis represents the collector-base voltage V CB , and the parameter is the emitter current I E. Incidentally, the temperature T at the time this data was obtained was 77 [K].

第7図はQBTの伝達特性を表している。 Figure 7 shows the transfer characteristics of QBT.

図では、縦軸にコレクタ電流ICを、横軸にエミ
ツタ・ベース間電圧VEBをそれぞれ採つてあり、
この場合の温度Tも77〔K〕であつた。
In the figure, the vertical axis shows the collector current I C and the horizontal axis shows the emitter-base voltage V EB .
The temperature T in this case was also 77 [K].

これ等のデータを得たQBTのデイメンシヨン
の概要は、エミツタ電極幅:1〔μm〕、エミツタ
電極長:50〔μm〕、エミツタ・ベース電極間隔:
1〔μm〕であつた。
The dimensions of the QBT from which these data were obtained are as follows: Emitter electrode width: 1 [μm], emitter electrode length: 50 [μm], emitter-base electrode spacing:
It was 1 [μm].

第6図から判るように、エミツタ電流IEが0で
あれば、コレクタ電流ICも殆ど0であつて、エミ
ツタ電流IE≒コレクタ電流ICであり、ベース電流
は極めて少ないことが理解される。
As can be seen from Figure 6, if the emitter current I E is 0, the collector current I C is also almost 0, and it is understood that the emitter current I E ≒ collector current I C , and the base current is extremely small. Ru.

これは、電流増幅率βが大きいことを意味して
いるものである。
This means that the current amplification factor β is large.

次に、前記実施例と異なる種々の実施例を提示
する。
Next, various embodiments different from the above-mentioned embodiments will be presented.

A 半導体ヘテロ接合を有する多の実施例の場合 その1 エミツタ:Ge エミツタ・ポテンシヤル・バリヤ:GaAs ベース:Ge コレクタ・ポテンシヤル・バリヤ:GaAs コレクタ:Ge その2 エミツタ:Si1-XGeX エミツタ・ポテンシヤル・バリヤ:Si ベース:Si1-XGeX コレクタ・ポテンシヤル・バリヤ:Si コレクタ:Si1-XGeX その3 エミツタ:AlXGa1-XAs エミツタ・ポテンシヤル・バリヤ:Aly
Ga1-yAs ベース:AlZGa1-ZAs コレクタ・ポテンシヤル・バリヤ:Alv
Ga1-vAs コレクタ:AluGa1-uAs その4 エミツタ:InSb エミツタ・ポテンシヤル・バリヤ:CdTe ベース:InSb コレクタ・ポテンシヤル・バリヤ:CdTe コレクタ:InSb その5 エミツタ:InAs エミツタ・ポテンシヤル・バリヤ:GaSb ベース:InAs コレクタ・ポテンシヤル・バリヤ:GaSb コレクタ:InAs 前記提示したものの外、エネルギ・ギヤツプ
に差があり、且つ、格子定数が近似している旨
の条件を満足する材料を滴宜選択することがで
きる。
A Case of multiple embodiments with semiconductor heterojunction Part 1 Emitter: Ge Emitter potential barrier: GaAs Base: Ge Collector potential barrier: GaAs Collector: Ge Part 2 Emitter: Si 1-X Ge・Barrier: Si Base: Si 1-X Ge X Collector Potential Barrier: Si Collector : Si 1-X Ge
Ga 1-y As Base: Al Z Ga 1-Z As Collector Potential Barrier: Al v
Ga 1-v As Collector: Al u Ga 1-u As Part 4 Emitter: InSb Emitter potential barrier: CdTe Base: InSb Collector potential barrier: CdTe Collector: InSb Part 5 Emitter: InAs Emitter potential barrier: GaSb Base: InAs Collector Potential Barrier: GaSb Collector: InAs In addition to the materials presented above, select materials that satisfy the conditions that there is a difference in energy gap and that the lattice constants are similar. I can do it.

本発明は、前記したような半導体に依る接合
のみでなく、半導体と絶縁体で構成したり、或
いは、エミツタはキヤリヤを供給することがで
きれば良いので、それを純粋金属で構成するこ
とも可能である。
The present invention is not limited to the above-mentioned junction using a semiconductor, but can also be made of a semiconductor and an insulator, or the emitter may be made of pure metal as long as it can supply a carrier. be.

次に、そのように実施例を種々示して説明す
ることにしよう。
Next, various embodiments will be shown and explained.

B 半導体・絶縁体接合系の実施例の場合 エミツタ 半導体:n型Si ドーパント濃度:1019〔cm-3〕 ドーパント:As 厚み:1〔μm〕 エミツタ・ポテンシヤル・バリヤ 材料:SiO2 厚み:20〔Å〕 ベース 半導体:p型Si ドーパント濃度:4×1019〔cm-3〕 ドーパント:B 厚み:50〔Å〕 コレクタ・ポテンシヤル・バリヤ 材料:SiO2 厚み:20〔Å〕 コレクタ 半導体:n型Si ドーパント濃度:5×1018〔cm-3〕 ドーパント:As 厚み:1〔μm〕 この半導体・絶縁体系の半導体装置を製造す
るには、 (a) MBE法を適用することに依り、Si基板上
にn型Siコレクタを形成する。
B In case of semiconductor/insulator junction system example Emitter semiconductor: n-type Si Dopant concentration: 10 19 [cm -3 ] Dopant: As Thickness: 1 [μm] Emitter potential barrier material: SiO 2 Thickness: 20 [ Å] Base semiconductor: p-type Si Dopant concentration: 4×10 19 [cm -3 ] Dopant: B Thickness: 50 [Å] Collector potential barrier material: SiO 2 Thickness: 20 [Å] Collector semiconductor: n-type Si Dopant concentration: 5×10 18 [cm -3 ] Dopant: As Thickness: 1 [μm] To manufacture a semiconductor device of this semiconductor/insulator system, (a) By applying the MBE method, An n-type Si collector is formed.

(b) Si基板を空気中に取り出すことなく、プラ
ズマ酸化室に移送し、プラズマ酸化を行うこ
とに依り、SiO2からなるコレクタ・ポテン
シヤル・バリヤを形成する。
(b) A collector potential barrier made of SiO 2 is formed by transferring the Si substrate to a plasma oxidation chamber and performing plasma oxidation without taking it out into the air.

このときの酸化室内における圧力は10-3
〔Torr〕、エネルギは100〔W〕として良い。
The pressure inside the oxidation chamber at this time is 10 -3
[Torr], the energy may be set to 100 [W].

酸化に依り、SiO2からなるコレクタ・ポ
テンシヤル・バリヤを形成中、例えば、ジヨ
セフソン素子を製造する場合に酸化膜の膜厚
測定に用いられているエリプソメトリ法を適
用することに依り、その場(in−situ)でコ
レクタ・ポテンシヤル・バリヤの厚みを測定
し、設定値まで酸化を行う。
During the formation of the collector potential barrier made of SiO 2 by oxidation, for example, by applying the ellipsometry method used to measure the thickness of the oxide film when manufacturing Josephson devices, it is possible to The thickness of the collector potential barrier is measured (in-situ), and oxidation is performed to the set value.

(c) 再びMBE法を適用することに依り、p型
Siベースを形成する。
(c) By applying the MBE method again, p-type
Forms a Si base.

この場合、Siは多結晶或いはアモルフアス
となるが、これを電子ビーム・アニール、レ
ーザ・アニール等の技術で単結晶化すること
は容易である。
In this case, Si becomes polycrystalline or amorphous, but it is easy to convert it into a single crystal using techniques such as electron beam annealing and laser annealing.

(d) この後、前記と同様な過程を経て、エミツ
タ・ポテンシヤル・バリヤ、エミツタを形成
する。
(d) After this, the emitter potential barrier and emitter are formed through the same process as above.

(e) 前記各半導体或いは絶縁体をパターニング
したり、所要電極を形成して完成させるに
は、通常のバイポーラ半導体装置の製造プロ
セスを適用すれば良い。
(e) To pattern each of the semiconductors or insulators, and to form and complete the required electrodes, a normal manufacturing process for bipolar semiconductor devices may be applied.

C 金属エミツタを有する実施例の場合 エミツタ 材料:Al 厚み:1〔μm〕 エミツタ・ポテンシヤル・バリヤ 材料:SiO2 厚み:20〔Å〕 ベース 半導体:p型Si ドーパント濃度:4×1019〔cm-3〕 ドーパント:B 厚み:50〔Å〕 コレクタ・ポテンシヤル・バリヤ 材料:SiO2 厚み:20〔Å〕 コレクタ 半導体:n型Si ドーパント濃度:5×1018〔cm-3〕 ドーパント:As 厚み:1〔μm〕 第8図は金属エミツタを有する実施例のエネル
ギ・バンド・ダイヤグラムを表し、第1図乃至第
3図に関して説明した部分と同部分は同記号で指
示してある。尚、簡明にする為、バンドの曲がり
は省略して表してある。
C For embodiments with metal emitters Emitter material: Al Thickness: 1 [μm] Emitter potential barrier material: SiO 2 thickness: 20 [Å] Base semiconductor: p-type Si Dopant concentration: 4×10 19 [cm - 3 ] Dopant: B Thickness: 50 [Å] Collector potential barrier material: SiO 2 Thickness: 20 [Å] Collector semiconductor: n-type Si Dopant concentration: 5×10 18 [cm -3 ] Dopant: As Thickness: 1 [μm] FIG. 8 represents an energy band diagram of an embodiment having a metal emitter, in which the same parts as those described with respect to FIGS. 1 to 3 are designated with the same symbols. Note that for the sake of simplicity, the bending of the band is omitted from the illustration.

図に於いて、エミツタ・ポテンシヤル・バリヤ
PBE及びコレクタ・ポテンシヤル・バリヤPBC
SiO2で構成されているとは云うまでもない。
In the figure, emitter potential barrier
PB E and collector potential barrier PB C are
Needless to say, it is composed of SiO 2 .

この実施例に於ける構造に依ると、エミツタの
直列抵抗を低減することができ、また、微細なエ
ミツタを形成することが容易である旨の利点があ
る。
The structure of this embodiment has the advantage that the series resistance of the emitter can be reduced and that it is easy to form fine emitters.

また、この実施例の製造プロセスは前記「B
半導体・絶縁体系接合の実施例」を製造する場合
と殆ど同じである。
Moreover, the manufacturing process of this example is
The process is almost the same as in the case of manufacturing "Embodiment of Semiconductor/Insulator Bonding".

発明の効果 本発明に依る半導体装置に於いては、 1 マイノリテイ・キヤリアに対するサブ・バン
ドが形成され得る一導電型のベースと、前記一
導電型のベースよりエネルギ・バンド・ギヤツ
プが大であつてトンネル効果を生じ得る程度の
厚さを有するエミツタ・ポテンシヤル・バリヤ
を介して前記一導電型のベースに接する反対導
電型のエミツタと、前記一導電型のベースより
エネルギ・バンド・ギヤツプが大であつてトン
ネル効果を生じ得る程度の厚さを有するコレク
タ・ポテンシヤル・バリヤを介して前記一導電
型のベースに接する反対導電型のコレクタとを
備え、前記ベースに生成されたマイノリテイ・
キヤリヤに対するサブ・バンドを介してエミツ
タからコレクタへ該マイノリテイ・キヤリヤが
共鳴トンネリング遷移すること、を特徴とする
か、或いは、 2 マイノリテイ・キヤリヤに対するサブ・バン
ドが生成され得る一導電型のベースと、前記一
導電型のベースよりエネルギ・バンド・ギヤツ
プが大であつてトンネル効果を生じ得る程度の
厚さを有するエミツタ・ポテンシヤル・バリヤ
を介して前記一導電型のベースに接する金属か
らなるエミツタと、前記一導電型のベースより
エネルギ・バンド・ギヤツプが大であつてトン
ネル効果を生じ得る程度の厚さを有するコレク
タ・ポテンシヤル・バリヤを介して前記一導電
型のベースに接する反対導電型のコレクタとを
備え、前記ベースに生成されたマイノリテイ・
キヤリヤに対するサブ・バンドを介してエミツ
タからコレクタへ該マイノリテイ・キヤリヤが
共鳴トンネリング遷移すること、を特徴とする
構成になつている。
Effects of the Invention The semiconductor device according to the present invention has the following features: 1. A base of one conductivity type in which a sub-band for minority carriers can be formed, and an energy band gap larger than that of the base of one conductivity type. an emitter of an opposite conductivity type that is in contact with the base of the one conductivity type through an emitter potential barrier having a thickness sufficient to cause a tunnel effect; and an emitter of an opposite conductivity type that has a larger energy band gap than the base of the one conductivity type a collector of an opposite conductivity type that is in contact with the base of the one conductivity type through a collector potential barrier having a thickness that is thick enough to cause a tunnel effect;
or 2. a base of one conductivity type in which a sub-band for the minority carrier can be generated; an emitter made of metal that is in contact with the base of the one conductivity type via an emitter potential barrier that has a larger energy band gap than the base of the one conductivity type and is thick enough to cause a tunnel effect; a collector of the opposite conductivity type that is in contact with the base of the one conductivity type via a collector potential barrier having a larger energy band gap than the base of the one conductivity type and having a thickness sufficient to cause a tunnel effect; and minority groups generated on the above base.
The configuration is characterized by a resonant tunneling transition of the minority carrier from the emitter to the collector via a sub-band for the carrier.

この構成を採ることに依り、今、キヤリヤが電
子である場合、エミツタからベースに注入された
電子のエネルギ準位とベースに於けるサブ・バン
ドのエネルギ準位とがアライメントされると、該
電子は完全透過でコレクタに到達することがで
き、また、前記のようなアライメントが採れない
場合には、電子が完全反射されるのでコレクタに
は到達しない。
By adopting this configuration, if the carrier is an electron, when the energy level of the electron injected from the emitter to the base is aligned with the energy level of the sub-band in the base, the electron The electrons can reach the collector through complete transmission, and if the alignment described above cannot be achieved, the electrons will be completely reflected and will not reach the collector.

ところで、前記アライメントが採れた際の電子
の移動は、トンネル効果でエミツタ・ポテンシヤ
ル・バリヤ及びコレクタ・ポテンシヤル・バリヤ
を通り抜ける、所謂、共鳴トンネリングに依る遷
移である為、従来のバイポーラ半導体装置に於け
るような電子の走行とは相違して著しく高速であ
る。
By the way, the movement of electrons when the alignment is achieved is a transition based on so-called resonance tunneling, which passes through the emitter potential barrier and the collector potential barrier due to the tunnel effect. Unlike the way electrons travel, it is extremely fast.

また、前記したところから明らかなように、前
記アライメントが採れたか否かに依つてコレクタ
電流はオン・オフされる。そして、該アライメン
トはベース・エミツタ間電圧に依存するので、該
電圧の如何に依つてコレクタ電流がオン・オフす
ることになり、しかも、該アライメントが採れる
のは一点ではなく複数の点で採ることができるか
ら、値が相違するベース・エミツタ間電圧を種々
パルス的に印加すれば、アライメントが採れる都
度、パルス的にコレクタ電流が流れる。
Further, as is clear from the above description, the collector current is turned on or off depending on whether the alignment is achieved or not. Since this alignment depends on the voltage between the base and emitter, the collector current turns on and off depending on the voltage, and moreover, the alignment can be taken not at one point but at multiple points. Therefore, by applying various base-emitter voltages having different values in a pulsed manner, a collector current flows in a pulsed manner each time alignment is achieved.

更にまた、トランジスタと呼ばれるデバイスと
しては当然のことであろうが、その基本的機能で
ある増幅作用も併せ有している。
Furthermore, as is natural for a device called a transistor, it also has an amplification function, which is its basic function.

従つて、このような基本的機能及び前記説明し
た特異な伝達特性を利用して超高速なバイナリ論
理回路や多値論理回路などの高度の論理回路を容
易に実現することができる。
Therefore, advanced logic circuits such as ultra-high-speed binary logic circuits and multi-value logic circuits can be easily realized by utilizing such basic functions and the unique transfer characteristics described above.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のnpn型バイポーラ半導体装置に
於けるエネルギ・バンド・ダイヤグラム、第2図
は本発明の半導体装置が熱平衡状態にある場合の
エネルギ・バンド・ダイヤグラム、第3図は本発
明の半導体装置が動作状態にある場合のエネル
ギ・バンド・ダイヤグラム、第4図は本発明の半
導体装置と従来例との伝達特性を比較して示した
線図、第5図は本発明一実施例の要部切断側面
図、第6図は本発明一実施例のベース接地コレク
タ特性を示す線図、第7図は本発明の一実施例の
伝達特性を示す線図、第8図は本発明に於ける他
の実施例が熱平衡状態にある場合のエネルギ・バ
ンド・ダイヤグラムをそれぞれ表している。 図に於いて、1は半絶縁性GaAs基板、2はコ
レクタ、3はコレクタ・ポテンシヤル・バリヤ、
4はベース、5はエミツタ・ポテンシヤル・バリ
ヤ、6はエミツタ、7はコレクタ電極、8はベー
ス電極、9はエミツタ電極をそれぞれ示してい
る。
Fig. 1 is an energy band diagram of a conventional npn bipolar semiconductor device, Fig. 2 is an energy band diagram of the semiconductor device of the present invention when it is in thermal equilibrium, and Fig. 3 is an energy band diagram of the semiconductor device of the present invention. An energy band diagram when the device is in operation, FIG. 4 is a diagram comparing the transfer characteristics of the semiconductor device of the present invention and a conventional example, and FIG. 5 is a diagram showing the main points of one embodiment of the present invention. 6 is a diagram showing the base ground collector characteristics of an embodiment of the present invention, FIG. 7 is a diagram showing the transfer characteristics of an embodiment of the present invention, and FIG. 8 is a diagram showing the transmission characteristics of an embodiment of the present invention. Each of the other embodiments represents an energy band diagram when the other embodiments are in thermal equilibrium. In the figure, 1 is a semi-insulating GaAs substrate, 2 is a collector, 3 is a collector potential barrier,
4 is a base, 5 is an emitter potential barrier, 6 is an emitter, 7 is a collector electrode, 8 is a base electrode, and 9 is an emitter electrode.

Claims (1)

【特許請求の範囲】 1 マイノリテイ・キヤリヤに対するサブ・バン
ドが生成され得る一導電型のベースと、 前記一導電型のベースよりエネルギ・バンド・
ギヤツプが大であつてトンネル効果を生じ得る程
度の厚さを有するエミツタ・ポテンシヤル・バリ
ヤを介して前記一導電型のベースに接する反対導
電型のエミツタと、 前記一導電型のベースよりエネルギ・バンド・
ギヤツプが大であつてトンネル効果を生じ得る程
度の厚さを有するコレクタ・ポテンシヤル・バリ
ヤを介して前記一導電型のベースに接する反対導
電型のコレクタとを備え、 前記ベースに生成されたマイノリテイ・キヤリ
ヤに対するサブ・バンドを介してエミツタからコ
レクタへ該マイノリテイ・キヤリヤが共鳴トンネ
リング遷移すること を特徴とする半導体装置。 2 マイノリテイ・キヤリヤに対するサブ・バン
ドが生成され得る一導電型のベースと、 前記一導電型のベースよりエネルギ・バンド・
ギヤツプが大であつてトンネル効果を生じ得る程
度の厚さを有するエミツタ・ポテンシヤル・バリ
ヤを介して前記一導電型のベースに接する金属か
らなるエミツタと、 前記一導電型のベースよりエネルギ・バンド・
ギヤツプが大であつてトンネル効果を生じ得る程
度の厚さを有するコレクタ・ポテンシヤル・バリ
ヤを介して前記一導電型のベースに接する反対導
電型のコレクタとを備え、 前記ベースに生成されたマイノリテイ・キヤリ
ヤに対するサブ・バンドを介してエミツタからコ
レクタへ該マイノリテイ・キヤリヤが共鳴トンネ
リング遷移すること を特徴とする半導体装置。
[Scope of Claims] 1. A base of one conductivity type in which a sub-band for a minority carrier can be generated;
an emitter of an opposite conductivity type that is in contact with the base of the one conductivity type through an emitter potential barrier having a large gap and a thickness sufficient to cause a tunnel effect;・
a collector of the opposite conductivity type that is in contact with the base of the one conductivity type through a collector potential barrier having a large gap and a thickness that can cause a tunnel effect, and a collector of the opposite conductivity type that is formed on the base; A semiconductor device characterized in that the minority carrier undergoes a resonant tunneling transition from the emitter to the collector via a sub-band for the carrier. 2. A base of one conductivity type in which a sub-band for the minority carrier can be generated, and an energy band
an emitter made of metal that is in contact with the base of one conductivity type via an emitter potential barrier having a large gap and a thickness that can cause a tunnel effect;
a collector of the opposite conductivity type that is in contact with the base of the one conductivity type through a collector potential barrier having a large gap and a thickness that can cause a tunnel effect, and a collector of the opposite conductivity type that is formed on the base; A semiconductor device characterized in that the minority carrier undergoes a resonant tunneling transition from the emitter to the collector via a sub-band for the carrier.
JP59075885A 1984-04-17 1984-04-17 Semiconductor device Granted JPS60219766A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59075885A JPS60219766A (en) 1984-04-17 1984-04-17 Semiconductor device
CA000478704A CA1237824A (en) 1984-04-17 1985-04-10 Resonant tunneling semiconductor device
DE8585400744T DE3583302D1 (en) 1984-04-17 1985-04-16 SEMICONDUCTOR ARRANGEMENT.
EP85400744A EP0159273B1 (en) 1984-04-17 1985-04-16 Semiconductor device
KR1019850002594A KR900004466B1 (en) 1984-04-17 1985-04-17 Semiconductor device
US07/059,216 US4958201A (en) 1984-04-17 1987-06-05 Resonant tunneling minority carrier transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59075885A JPS60219766A (en) 1984-04-17 1984-04-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS60219766A JPS60219766A (en) 1985-11-02
JPH0337735B2 true JPH0337735B2 (en) 1991-06-06

Family

ID=13589189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59075885A Granted JPS60219766A (en) 1984-04-17 1984-04-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS60219766A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154665A (en) * 1984-08-24 1986-03-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof
US4760579A (en) * 1986-07-01 1988-07-26 Hughes Aircraft Company Quantum well laser with charge carrier density enhancement
JPS6331165A (en) * 1986-07-18 1988-02-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Resonant tunneling semiconductor device
JPS63140570A (en) * 1986-12-03 1988-06-13 Hitachi Ltd Semiconductor device
JPH0795675B2 (en) * 1987-02-14 1995-10-11 富士通株式会社 Comparison circuit
JPH07101817B2 (en) * 1987-03-06 1995-11-01 富士通株式会社 Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52105785A (en) * 1976-02-27 1977-09-05 Max Planck Gesellschaft Multiilayer semiconductor element
JPS583277A (en) * 1981-06-30 1983-01-10 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン Semiconductor resonance tunnel 3-electrode unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52105785A (en) * 1976-02-27 1977-09-05 Max Planck Gesellschaft Multiilayer semiconductor element
JPS583277A (en) * 1981-06-30 1983-01-10 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン Semiconductor resonance tunnel 3-electrode unit

Also Published As

Publication number Publication date
JPS60219766A (en) 1985-11-02

Similar Documents

Publication Publication Date Title
KR900004466B1 (en) Semiconductor device
US7173275B2 (en) Thin-film transistors based on tunneling structures and applications
JPH05110086A (en) Tunnel transistor
JPH02231777A (en) Resonance tunnel optoelectronic device
JPS61144883A (en) Low temperature tunnel transistor
US4959696A (en) Three terminal tunneling device and method
JPH07118531B2 (en) Hot electron unipolar transistor
US5059545A (en) Three terminal tunneling device and method
JPH0337735B2 (en)
EP0216155A2 (en) Three-terminal tunnelling device
JPH032350B2 (en)
JP2701583B2 (en) Tunnel transistor and manufacturing method thereof
JP3446664B2 (en) Tunnel transistor and manufacturing method thereof
JPS6048909B2 (en) Active semiconductor device and manufacturing method
JPH0337737B2 (en)
JPH0337736B2 (en)
JP3119207B2 (en) Resonant tunnel transistor and method of manufacturing the same
JP2586640B2 (en) Heterojunction bipolar transistor
JP2817718B2 (en) Tunnel transistor and manufacturing method thereof
JPH088360B2 (en) Tunnel transistor and manufacturing method thereof
JPH0795598B2 (en) Semiconductor device
JP2513118B2 (en) Tunnel transistor and manufacturing method thereof
US5436469A (en) Band minima transistor
JP2740166B2 (en) Semiconductor laminated structure
JPH0669520A (en) Tunnel-effect semiconductor device