JPH0335386A - Portable electronic device - Google Patents

Portable electronic device

Info

Publication number
JPH0335386A
JPH0335386A JP1169662A JP16966289A JPH0335386A JP H0335386 A JPH0335386 A JP H0335386A JP 1169662 A JP1169662 A JP 1169662A JP 16966289 A JP16966289 A JP 16966289A JP H0335386 A JPH0335386 A JP H0335386A
Authority
JP
Japan
Prior art keywords
write
data
memory
control
memory part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1169662A
Other languages
Japanese (ja)
Other versions
JP2854610B2 (en
Inventor
Toshihiro Miyano
宮野 俊弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1169662A priority Critical patent/JP2854610B2/en
Publication of JPH0335386A publication Critical patent/JPH0335386A/en
Application granted granted Critical
Publication of JP2854610B2 publication Critical patent/JP2854610B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)

Abstract

PURPOSE:To prevent the unjust writing to a memory part or the change of contents regardless of the malfunction of a control element by controlling the data write to the memory part by a write control part and controlling the write operation of the write control part to the inhibition state at the time of reading out data from the memory part. CONSTITUTION:The write signal from a control element 2 is given to a memory part 3 through a write control part 5 to control the data write to the memory part 3, and the write operation of the write control part 5 is controlled to the inhibition state at the time of reading out data from the memory part 3. Thus, the unjust write in to the memory part 3 or the change of contents in the memory part 3 is surely prevented regardless of the malfunction of a control element 2 due to the abnormal operation of a power source, chattering of a contact part 1 for communication with an external device, the noise on a signal line, or the like, and data in the memory part 3 is secured.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、たとえば不揮発性のデータメモリおよびCP
Uなどの制御素子を有するIC(集積回路)チップを内
蔵した、いわゆるICカードと称される携帯可能電子装
置に係り、特にそのデータメモリへのデータ書込み制御
方法を改良した携帯可能電子装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the invention] (Industrial application field) The present invention is applicable to non-volatile data memory and
The present invention relates to a portable electronic device called an IC card that has a built-in IC (integrated circuit) chip having a control element such as a U, and more particularly to a portable electronic device with an improved method of controlling data writing to a data memory.

(従来の技術) 近年、新たな携帯可能なデータ記憶媒体として、消去可
能な不揮発性のデータメモリ(メモリ部)および、これ
らを制御するCPUなどの制御素子を有するICチップ
を内蔵した、いわゆるICカードが開発されている。
(Prior Art) In recent years, so-called ICs have been developed as new portable data storage media, which have a built-in IC chip that has erasable non-volatile data memory (memory section) and control elements such as a CPU that controls them. cards are being developed.

通常、この種のICカードは、外部装置(たとえば端末
装置)から動作電源、リセット信号、およびクロックパ
ルスなどの供給を受けて動作し、内蔵する制御素子によ
って内蔵するデータメモリをアクセスすることにより、
選択的に外部とのデータの入出力を行なうようになって
いる。
Normally, this type of IC card operates by receiving operating power, reset signals, clock pulses, etc. from an external device (for example, a terminal device), and accesses the built-in data memory using a built-in control element.
It is designed to selectively input and output data to and from the outside.

さて、このようなICカードにおいて、従来のデータメ
モリへのデータの書込制御は、制御素子から出力される
書込み信号によって行なっていた。
Now, in such an IC card, writing of data into the conventional data memory has been controlled by a write signal output from a control element.

(発明が解決しようとする課題) 上記したように、制御素子から出力される書込み信号に
よってメモリ部へのデータ書込みを行なっていたため、
たとえば電源の異常動作、外部装置と通信するためのコ
ンタクト部のチャタリングや、信号ラインのノイズなど
により、制御素子の誤動作が生じ、それに伴ないメモリ
部への不当な書込みや、メモリ部の内容変化が発生する
可能性があるという問題があった。
(Problems to be Solved by the Invention) As described above, since data was written to the memory section by the write signal output from the control element,
For example, malfunction of the control element may occur due to abnormal operation of the power supply, chattering of the contact section for communicating with an external device, noise of the signal line, etc., resulting in improper writing to the memory section or changes in the contents of the memory section. There was a problem that this could occur.

そこで、本発明は、たとえば電源の異常動作、外部装置
と通信するためのコンタクト部のチャタリング、信号ラ
インのノイズなどにより制御素子が誤動作し、メモリ部
に対して不当な書込みを行なったり、メモリ部の内容変
化が発生することを確実に防止できる携帯可能電子装置
を提供することを目的とする。
Therefore, the present invention prevents the control element from malfunctioning due to abnormal operation of the power supply, chattering of the contact section for communicating with an external device, noise of the signal line, etc., and causing illegal writing to the memory section. An object of the present invention is to provide a portable electronic device that can reliably prevent content changes from occurring.

[発明の構成〕 (課題を解決するための手段) 本発明は、メモリ部と、このメモリ部に対してデータの
書込みおよび読出しを行なうための制御素子を有し、選
択的に外部とのデータの人出力を行なう携帯可能電子装
置において、前記制御素子の管理下に位置し、前記メモ
リ部に対するデータの書込みを制御する書込み制御部と
、前記メモリ部に対するデータの読出時、前記書込み制
御部によるデータの書込み動作を禁止状態に制御する制
御手段とを具備している。
[Structure of the Invention] (Means for Solving the Problems) The present invention has a memory section and a control element for writing and reading data to and from the memory section, and selectively transfers data to and from the outside. A portable electronic device for performing human output includes a write control section that is located under the control of the control element and controls writing of data to the memory section; and a write control section that controls writing of data to the memory section; and control means for controlling the data write operation to a prohibited state.

(作 用) 制御素子からの書込み信号を書込み制御部を介してメモ
リ部へ与えることによりメモリ部へのデータ書込みを制
御し、かつメモリ部からのデータ続出時、上記書込み制
御部による書込み動作を禁止状態に制御することにより
、たとえば電源の異常動作、外部装置と通信するための
コンタクト部のチャタリング、信号ラインのノイズなど
により制御素子が誤動作しても、メモリ部に対して不当
な書込みを行なったり、メモリ部の内容変化が発生する
ことを確実に防止し、メモリ部内のデータを確保できる
(Function) Data writing to the memory section is controlled by applying a write signal from the control element to the memory section via the write control section, and when data continues to be output from the memory section, the write operation by the write control section is controlled. By controlling the device to a prohibited state, even if the control element malfunctions due to abnormal operation of the power supply, chattering of the contact section for communicating with an external device, noise on the signal line, etc., illegal writing to the memory section will not be performed. It is possible to reliably prevent changes in the contents of the memory section and secure the data in the memory section.

(実施例) 以下、本発明の一実施例について図面を参照”して説明
する。
(Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

第1図は、本発明に係る携帯可能電子装置としてのIC
カードの構成を示すものである。すなわち、1は外部装
置(たとえば端末装置)と電気的な接触を得るためのコ
ンタクト部で、電源電圧VeCが供給される電源端子1
0、接地(GND)端子12、データの入出力(Ilo
)端子13、クロックパルスCLKが入力されるパルス
入力端子14−、リセット信号R3Tが人力されるリセ
ット信号入力端子15を備えている。
FIG. 1 shows an IC as a portable electronic device according to the present invention.
This shows the configuration of the card. That is, 1 is a contact part for obtaining electrical contact with an external device (for example, a terminal device), and a power supply terminal 1 to which a power supply voltage VeC is supplied.
0, ground (GND) terminal 12, data input/output (Ilo
) terminal 13, a pulse input terminal 14- to which a clock pulse CLK is input, and a reset signal input terminal 15 to which a reset signal R3T is manually input.

2は全体的な制御を司る制御素子、3は各種データを記
憶するEEPROMなどのデータメモリ(メモリ部)、
4はアクセスジェネレータ、5はメモリアクセス制御部
(書込み制御部)、6は電源検知回路である。制御素子
2は、CPUと、その動作用プログラムを記憶するプロ
グラムマスクROMと、外部装置との間でデータ伝送を
行なうシリアル入出力制御部を備えている。そして、制
御素子2、データメモリ3、アクセスジェネレータ4、
メモリアクセス制御部5、および電源検知回路6の相互
間は、アドレスバス7とデータバス8および各種制御信
号ラインで結合している。
2 is a control element that controls overall control; 3 is a data memory (memory unit) such as EEPROM that stores various data;
4 is an access generator, 5 is a memory access control section (write control section), and 6 is a power supply detection circuit. The control element 2 includes a CPU, a program mask ROM that stores a program for its operation, and a serial input/output control unit that performs data transmission with an external device. A control element 2, a data memory 3, an access generator 4,
The memory access control section 5 and the power supply detection circuit 6 are connected to each other by an address bus 7, a data bus 8, and various control signal lines.

制御素子2は、外部装置との間で選択的にデータの人出
力を行なう機能、およびデータメモリ3とアクセスジェ
ネレータ4とメモリアクセス制御部5を制御する機能を
有する。電ri、検知回路6は、外部装置から電源端子
11に供給される電源型′圧Vccを検知して判定し、
その判定結果をメモリアクセス制御部5へ送る。メモリ
アクセス制御部5は、制御素子2の判断結果と、データ
メモリ3の書込みサイクル情報と、外部装置からリセッ
ト信号入力端子15に供給されるリセット信号RST。
The control element 2 has a function of selectively outputting data to/from an external device, and a function of controlling the data memory 3, the access generator 4, and the memory access control unit 5. The electric power detection circuit 6 detects and determines the power supply voltage Vcc supplied to the power supply terminal 11 from an external device,
The determination result is sent to the memory access control section 5. The memory access control unit 5 receives the determination result of the control element 2, write cycle information of the data memory 3, and a reset signal RST supplied from an external device to a reset signal input terminal 15.

および電源検知回路6の判定結果によりデータメモリ3
のライトイネーブル端子WEを制御する。
Based on the determination result of the power supply detection circuit 6, the data memory 3
The write enable terminal WE is controlled.

第2図は、メモリアクセス制御部5を詳細に示す回路図
である。すなわち、メモリアクセス許可/禁止制御用の
D形フリップフロップ回路(記憶素子、以後単にFF回
路と略称する)11は、たとえばメモリ空間の特定アド
レスで、かつ特定データビット上に割当てられ、制御素
子2によって管理されている。なお、第2図において、
12はノア回路、13,14.15はオア回路、16は
スリーステートバスドライバ、17はインヒビット回路
、18.19はアンド回路である。
FIG. 2 is a circuit diagram showing the memory access control section 5 in detail. That is, a D-type flip-flop circuit (memory element, hereinafter simply referred to as an FF circuit) 11 for memory access permission/inhibition control is assigned, for example, to a specific address in the memory space and to a specific data bit, and the control element 2 managed by. In addition, in Figure 2,
12 is a NOR circuit, 13, 14, and 15 are OR circuits, 16 is a three-state bus driver, 17 is an inhibit circuit, and 18.19 is an AND circuit.

本実施例では、アドレス0UT1でデータビットDOに
“1”を書込むと、FF回路11はセットされ、データ
メモリ3への書込み許可状態となり、また“0″を書込
むと、FF回路11はリセットされ、データメモリ3へ
の書込み禁止状態となる。FF回路11の禁止条件は、
外部からのリセット信号R3Tと、電源検知回路6の判
定結果(PDET)と、データメモリ3のリードアクセ
ス時およびデータメモリ書込み状態の情報(WRCYC
)の終了時に対応する。
In this embodiment, when "1" is written to the data bit DO at address 0UT1, the FF circuit 11 is set and the write to the data memory 3 is enabled, and when "0" is written, the FF circuit 11 is set. It is reset, and writing to the data memory 3 is prohibited. The prohibition conditions for the FF circuit 11 are:
The reset signal R3T from the outside, the judgment result (PDET) of the power supply detection circuit 6, and the information (WRCYC) on the read access of the data memory 3 and the data memory write state
).

第3図は、データメモリ3に対するデータの読出時に書
込み動作を禁止するタイミングチャートである。たとえ
ばアドレスrAAAAJ時、アクセスジェネレータ4か
らアドレス0UT1が発生し、データバス8のビット「
0」に“1″を書込むと、FF回路11がセットし、書
込み許可状態となる。次に、アドレスrXOOOJ時、
アクセスジェネレータ4からアドレス0UT2が発生し
、データバス8上のデータを書込むと、FF回路11が
許可状態であれば、書込みパルスWRENBを出力し、
データバス8上のデータをデータメモリ3に書込む。こ
のとき、書込みパルスWRENBの立下りでデータメモ
リ3から書込み状態情報WRCY Cが出力される。
FIG. 3 is a timing chart for inhibiting a write operation when reading data from the data memory 3. For example, at address rAAAAJ, address 0UT1 is generated from access generator 4, and bit "
When "1" is written to "0", the FF circuit 11 is set and enters a write permission state. Next, at address rXOOOJ,
When address 0UT2 is generated from the access generator 4 and data on the data bus 8 is written, if the FF circuit 11 is in an enabled state, it outputs a write pulse WRENB,
The data on the data bus 8 is written to the data memory 3. At this time, write state information WRCYC is output from the data memory 3 at the falling edge of the write pulse WRENB.

次に、アドレス「X001」、rXOO2Jとアクセス
ジェネレータ4から0UT2が発生し、データバス8上
データを順次書込むと、FF回路11が許可状態であれ
ば、書込みパルスWRENBを出力し、データメモリ3
に順次書込む。そして、制御素子2からの読出しパルス
RDによりアドレスバス 000Jを読出した時点でF
F回路11をリセットし、書込み禁止状態にする。以降
、アドレスrXOO3Jにデータバス8上のデータを書
込むと、FF回路11が書込み禁止状態であり、書込み
パルスWRE N Bが発生しない。
Next, 0UT2 is generated from the address "X001", rXOO2J and the access generator 4, and data is sequentially written on the data bus 8. If the FF circuit 11 is in the enabled state, it outputs a write pulse WRENB and the data memory 3
Write sequentially to Then, when the address bus 000J is read by the read pulse RD from the control element 2, F
The F circuit 11 is reset to write-inhibited state. Thereafter, when data on the data bus 8 is written to the address rXOO3J, the FF circuit 11 is in a write inhibited state and no write pulse WRE N B is generated.

[発明の効果] 以上詳述したように本発明によれば、制御素子からの書
込み信号を書込み制御部を介してメモリ部へ与えること
によりメモリ部へのデータ書込みを制御し、かつメモリ
部からのデータ読出時、上記書込み制御部による書込み
動作を禁止状態に制御することにより、たとえば電源の
異常動作、外部装置と通信するためのコンタクト部のチ
ャタリング、信号ラインのノイズなどにより制御素子が
誤動作しても、メモリ部に対して不当な書込みを行なっ
たり、メモリ部の内容変化が発生することを確実に防止
し、メモリ部内のデータを確保できる携帯可能電子装置
を提供できる。
[Effects of the Invention] As described in detail above, according to the present invention, data writing to the memory section is controlled by applying a write signal from the control element to the memory section via the write control section, and data writing from the memory section is controlled. When reading data, by controlling the write operation by the write control unit to a prohibited state, the control element can be prevented from malfunctioning due to, for example, abnormal operation of the power supply, chattering of the contact part for communicating with an external device, noise in the signal line, etc. Therefore, it is possible to provide a portable electronic device that can reliably prevent illegal writing to the memory section or change of the contents of the memory section, and secure the data in the memory section.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を示すもので、第1図はICカー
ドの構成を示すブロック図、第2図はメモリアクセス制
御部の構成を示すブロック図、第3図はデータ読出時に
書込み動作を禁止するタイミングチャートである。 1・・・コンタクト部、2・・・制御素子、3・・・デ
ータメモリ(メモリ部) 4・・・アクセスジェネレー
タ、5・・・メモリアクセス制御部(書込み制御部)6
・・・電源検知回路、7・・・アドレスバス、8・・・
データバス。
The figures show one embodiment of the present invention. Fig. 1 is a block diagram showing the structure of an IC card, Fig. 2 is a block diagram showing the structure of a memory access control section, and Fig. 3 is a write operation when reading data. This is a timing chart that prohibits DESCRIPTION OF SYMBOLS 1... Contact part, 2... Control element, 3... Data memory (memory part) 4... Access generator, 5... Memory access control part (write control part) 6
...Power detection circuit, 7...Address bus, 8...
data bus.

Claims (1)

【特許請求の範囲】 メモリ部と、このメモリ部に対してデータの書込みおよ
び読出しを行なうための制御素子を有し、選択的に外部
とのデータの入出力を行なう携帯可能電子装置において
、 前記制御素子の管理下に位置し、前記メモリ部に対する
データの書込みを制御する書込み制御部と、 前記メモリ部に対するデータの読出時、前記書込み制御
部によるデータの書込み動作を禁止状態に制御する制御
手段と を具備したことを特徴とする携帯可能電子装置。
[Scope of Claims] A portable electronic device comprising a memory section and a control element for writing and reading data to and from the memory section, and selectively inputting and outputting data to and from the outside, comprising: a write control unit that is located under the control of a control element and controls writing of data to the memory unit; and a control unit that inhibits data write operations by the write control unit when reading data to the memory unit. A portable electronic device characterized by comprising:
JP1169662A 1989-06-30 1989-06-30 Portable electronic devices Expired - Fee Related JP2854610B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1169662A JP2854610B2 (en) 1989-06-30 1989-06-30 Portable electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169662A JP2854610B2 (en) 1989-06-30 1989-06-30 Portable electronic devices

Publications (2)

Publication Number Publication Date
JPH0335386A true JPH0335386A (en) 1991-02-15
JP2854610B2 JP2854610B2 (en) 1999-02-03

Family

ID=15890607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169662A Expired - Fee Related JP2854610B2 (en) 1989-06-30 1989-06-30 Portable electronic devices

Country Status (1)

Country Link
JP (1) JP2854610B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095612A1 (en) 2009-02-23 2010-08-26 ソニー株式会社 Memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399948U (en) * 1986-12-19 1988-06-29

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399948U (en) * 1986-12-19 1988-06-29

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095612A1 (en) 2009-02-23 2010-08-26 ソニー株式会社 Memory device
US8856426B2 (en) 2009-02-23 2014-10-07 Sony Corporation Memory device

Also Published As

Publication number Publication date
JP2854610B2 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
US6698662B1 (en) Devices for hiding operations performed in a microprocesser card
JP4115494B2 (en) Automatic voltage detection when multiple voltages are applied
US6578124B1 (en) Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration
JPS63136295A (en) Data carrier
EP0814427B1 (en) IC card, IC card system, and IC for IC card
TW532009B (en) Memory device and memory access limiting method
JPH0335386A (en) Portable electronic device
JP2854609B2 (en) Portable electronic devices
JPH0335381A (en) Portable electronic device
JPH0335383A (en) Portable electronic device
JP3720878B2 (en) IC card
JP6396119B2 (en) IC module, IC card, and IC card manufacturing method
JPH05266681A (en) Eeprom
US5657444A (en) Microprocessor with secure programmable read only memory circuit
JPH0335385A (en) Portable electronic device
KR960004223B1 (en) Memory system
JPH06187520A (en) Ic memory card
US5889706A (en) Apparatus for and method of terminal setting of integrated circuit
JPH02214945A (en) Test mode enabling circuit for generating test enabled signal
JPH01118974A (en) Card module
JPS62220398A (en) Integrated circuit card
KR0165329B1 (en) Clock input circuit of semiconductor device used in smart card
JPH02214958A (en) Device combined with processor for extending port of said processor
JPS6275992A (en) Ram clear circuit
JP2000306067A (en) Ic card

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071120

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees