JPH0334797Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、CRTデイスプレイ等の画像表示装
置における水平同期信号処理回路に関する。

（従来の技術） 第３図は従来の水平同期信号処理回路のブロツク
構成図である。これはCRTデイスプレイ等の再
生画像表示装置に内蔵されている。同図におい
て、１は水平同期信号入力端子、２は増幅器、３
はAFC水平発振回路、４は水平偏向回路、５は
指示せぬ水平偏向コイルに接続される出力端子で
ある。

周知の構成になるコンピユータ本体で演算処理
されたあとの演算結果をCRTデイスプレイの画
面に表示することは一般に行われている。このコ
ンピユータ本体とCRTデイスプレイとの間の信
号線は複数のラインであり、この複数のラインに
よつて映像信号の同期信号と色信号とが授受され
る。そして、この同期信号は後述する第４図Ｃに
ｃで図示するように、周知の水平同期信号と垂直
同期信号とを組み合わせた構成の信号で送り出さ
れることが多い。

第４図は水平同期信号処理回路の各部の信号波
形模式図である。同図Ａに示すａは15.75KHzの
水平同期信号波形、同図Ｂに示すｂは60Hzの垂直
同期信号波形、同図Ｃに示すｃは水平・垂直同期
信号を組み合わせた構成の同期信号波形である。
同図Ｃにｃで示す同期信号波形において、Ａは垂
直同期信号に対応する信号期間であつて、この区
間は水平同期信号が欠落しており、又、Ｂは水平
同期信号が欠落していない区間であることを示し
ている。この同期信号はこのＡ，Ｂ両区間が交互
に存在しているものである。

次に第３図に示す従来の水平同期信号処理回路
の動作について説明する。図示しないコンピユー
タ本体で演算処理された演算結果は映像信号とし
て信号線を介しCRTデイスプレイに供給される。
このうち映像信号の同期信号ライン上にある、水
平同期信号と垂直同期信号とを組み合わせた構成
の同期信号は所要の処理回路を開始、図示しない
同期分離回路似て水平同期信号と垂直同期信号と
に分離された後、垂直同期信号に対応する信号区
間、水平同期信号が欠落している同期信号（第４
図Ｃにｃで図示）は入力端子１に印加される。そ
して増幅器２にて増幅された後、AFC水平発振
回路３に入力される。ここでは所定の水平同期信
号周波数（15.75KHz）に同期した水平信号を常
時発振するよう自動周波数制御が行われる。ここ
から出力される信号は水平偏向回路４にて増幅さ
れた後、出力端子５から図示しない水平偏向コイ
ルへ送出される。こうして、CRTデイスプレイ
の水平偏向が行われる。

なお、ここでは垂直同期信号の処理に関する説
明は省略することにする。

（考案が解決しようとする問題点） 上述した従来の水平同期信号処理回路を用い
て、第４図Ｃにｃで示す同期信号から同図Ａにａ
で示す水平同期信号を再生する際は、次のような
(1)〜(3)に問題点がある。

(1) 第４図ＣにＣで示す同期信号がAFC水平発
振回路３に入力されると、水平同期信号が欠落
している区間Ａにおいてこの発振回路３はフリ
ー発振状態となり、この区間経過後、水平同期
信号が欠落していない区間Ｂになつてもこの発
振回路３はある時定数をもつて動作とするた
め、瞬時に所定の水平同期信号の発振周波数に
戻ることができず、一般には３〜10H位の時間
を用するため、したがつてCRTデイスプレイ
等の画像表示装置の画面上部の曲り、いわゆる
トツプカールが発生する問題点がある。

(2) 上記(1)で延べた問題点を解決するため、
AFC水平発振回路３の応答スピードを速くす
ることによつてこれを解決しようとしたが、耐
ノイズ性の悪化が大である問題点がある。

(3) 上記(1)で述べた問題点を解決するために、
AFC水平発振回路３のAFC電圧に補正信号を
加えてこれを解決しようとしたが、単一走査周
波数信号にはこれが可能であるが、いわゆるバ
リアブルスキヤン型デイスプメイのような水
平・垂直同期信号周波数可変入力対応型の
CRTデイスプレイにおいては、これによる解
決はできない問題点がある。

（問題点を解決するための手段） 本考案は上記の問題点を解決するために水平同
期信号処理回路を、同期分離された水平同期信号
が供給され、この水平同期信号に基づいて自動周
波数制御を行うAFC水平発振回路と、このAFC
水平発振回路の後段に接続される水平偏向回路
と、前記AFC水平発振回路に並列接続されるか
あるいは前記AFC水平発振回路戸前記水平偏向
回路とに並列接続されると共に、同期分離された
垂直同期信号が供給されて垂直同期信号に対応す
る信号区間、補償用の水平同期信号を出力するよ
う構成した水平同期信号補償回路とを有する構成
とした。

（実施例） 第１図は本考案になさ水平同期信号処理回路の
一実施例のブロツク構成図である。

第２図は本考案の要部である水平同期信号補償
回路６の一実施例の回路図である。 前述したも
のと同一構成のものは同一符号を付し、その説明
を省略する。

第１図に示す、水平同期信号補償回路６の
syncout端子は接続点７を介してAFC水平発振回
路３の入力側に接続されると共に、抵抗８を介し
て増幅器２の出力側に接続されている。補償回路
６のosc in端子は接続点９を介してAFC水平発
振回路３の出力側と水平偏向回路４の入力側にそ
れぞれ接続されている。補償回路６のVDin端子
は垂直同期信号入力端子１０に接続されている。
補償回路６のosc in端子は、必要に応じて、
AFC水平発振回路３の出力側（接続点９）Ｓ接
続する代わりに水平偏向回路４の出力側（出力端
子５）接続することも可能である（同図上の破線
で示した接続線による）。

第２図に図示の水平同期信号補償回路６の回路
構成は次のようになつている。図中左端のosc in
端子は抵抗R₁を介してPNPトランジスタQ₁のベ
ースに接続されており、このベースは抵抗R₂を
介して電源＋Vccに接続されている。トランジス
タQ₁のエミツタは電源＋Vccに接続されており、
そのコレクタは抵抗R₃，R₄を介してNPNトラス
ジスタQ₂Ｋベースに接続されている。トランジ
スタQ₂のベースはコンデンサC₁，抵抗R₅を介し
てそれぞれ接地されており、そのエミツタも接地
されている。トランジスタQ₂のコレクタはNPN
トランジスタQ₃のベースに接続されている。こ
のベースは抵抗R₆を介して接地されると共に、
抵抗R₇を介して垂直同期信号入力端子１０に接
続されている。トランジスタQ₃のエミツタは接
地されており、そのコレクタは抵抗R₈，R₉を介
して電源＋Vccに接続されている。抵抗R₈と抵抗
R₉との接続点はPNPトランジスタQ₄のベースに
接続されており、そのエミツタは電源＋Vccと、
そのコレクタはsync out端子にそれぞれ接続さ
れている。

次に本考案になる水平同期信号処理回路にの動
作につき明する。

(1) 入力端子１に印加される同期信号（第４図Ｃ
にｃで図示）が、水平同期信号が欠落していな
い信号区間Ｂであるとき、 水平同期信号補償回路６のosc in端子に印加
されるAFC水平発振回路３からの出力信号
（同図Ｄにｄで図示）はトランジスタQ₁でイン
ピーダンス変換された後、抵抗R₃，R₄、コン
デンサC₁により位相補正されてトランジスタ
Q₂のベースに印加されるこのとき、垂直同期
信号入力端子１０には垂直同期信号（同図Ｂに
ｂで図示）は入来していない。このため、トラ
ンジスタQ₃，Q₄はいずれもオフ状態であり、
補償回路６のsync out端子から接続点７には
補償のための信号が出力されない。こうして、
入力端子１に印加された同期信号は増幅器２、
抵抗８、接続点７を介してAFC水平発振回路
３に印加され、ここから水平同期信号補償回路
６のosc in端子に印加される信号と同一周波数
の信号が水平偏向回路４を介して出力端子５に
出力される。

(2) 入力端子１に印加される水平同期信号（同図
Ｃにｃで図示）が垂直同期信号に対応する信号
区間、水平同期信号が欠落している信号区間Ａ
であるとき、 水平同期信号補償回路６のosc in端子に印加
されるAFC水平発振回路３からの出力信号
（同図Ｄにｄで図示）はトランジスタQ₁でイン
ピーダンス変換された後、抵抗R₃，R₄、コン
デンサC₁により位相補償されてトランジスタ
Q₂のベースに印加される。このとき、垂直同
期信号入力端子１０には垂直同期信号（同図Ｂ
にｂで図示）が入来している。このため、トラ
ンジスタQ₃はオフ状態からオン状態になり、
これによりトランジスタQ₄もオフ状態からオ
ン状態となる。こうして、垂直同期信号が入力
端子１０に印加されている期間、すなわち、信
号区間Ａであるとき、トランジスタQ₄から所
定の水平同期信号と同一周波数の補償信号が出
力される。この補償信号（同図Ｅにｅで図示）
は補償回路６のsync out端子を介して接続点
７に至り、ここで入力端子１に印加されている
垂直同期信号に対応する信号区間、水平同期信
号が欠落している同期信号（同図Ｃにｃで図
示）とミキシングされる。こうして、AFC水
平発振回路３の入力として同図Ｆにｆで図示の
信号（同図Ａにａで示す信号と同一周波数を有
する信号）を供給することができる。

また、必要に応じて、AFC水平発振回路３
からの信号（同図Ｄにｄで図示）の代わりに水
平偏向回路４からの出力信号を水平同期信号信
号補償回路６のosc in端子に印加することによ
つても、所定の水平同期信号と同一の信号（同
図Ｆにｆで図示）AFC水平発振回路３の入力
に提供することができる。

（考案の効果） 上記したように、本考案の水平同期信号処理回
路によれば、垂直同期信号に対応する信号区間、
水平同期信号が欠落した同期信号を所定に水平同
期信号と同様に用いることができるので、CRT
デイスプレイ等の画像表示装置の画面上部の曲が
り、いわゆるトツプカールの発生を防止すること
ができる効果を有する。

【図面の簡単な説明】

第１図は本考案になる水平同期信号処理回路の
一実施例のブロツク構成図、第２図は本考案の要
部である水平同期信号補償回路６の一実施例の回
路図、第３図は従来の水平同期信号処理回路のブ
ロツク構成図、第４図は水平同期信号処理回路の
各部の信号波形模式図であり、同図Ａは15.75K
Hzの水平同期信号波形、同図Ｂは60Hzの垂直同期
信号波形、同図Ｃは水平・垂直同期信号を組み合
わせた構成の同期信号波形、同図ＤはAFC水平
発振回路３からの出力信号波形、同図Ｅは補償信
号波形、同図ＦはAFC水平発振回路３の入力信
号波形、をそれぞれ示す図である。 ３……AFC水平発振回路、４……水平偏向回
路、６……水平同期信号補償回路。

Claims (1)

【実用新案登録請求の範囲】
1. 同期分裂された水平同期信号が供給され、この
   水平同期信号に基づいて自動周波数制御を行う
   AFC水平発振回路と、このAFC水平発振回路の
   後段に接続される水平偏向回路と、前記AFC水
   平発振回路に並列接続されるかあるいは前記
   AFC水平発振回路と前記水平偏向回路とに並列
   接続されると共に、同期分離された垂直同期信号
   が供給されて垂直同期信号に対応する信号区間、
   補償用の水平同期信号を出力するよう構成した水
   平同期信号補償回路とを有することを特徴とする
   水平同期信号処理回路。