JPH0334558A - Manufacture of multilayer wiring structure body - Google Patents
Manufacture of multilayer wiring structure bodyInfo
- Publication number
- JPH0334558A JPH0334558A JP17008289A JP17008289A JPH0334558A JP H0334558 A JPH0334558 A JP H0334558A JP 17008289 A JP17008289 A JP 17008289A JP 17008289 A JP17008289 A JP 17008289A JP H0334558 A JPH0334558 A JP H0334558A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- formulas
- forming
- tables
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 229920001721 polyimide Polymers 0.000 claims abstract description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010936 titanium Substances 0.000 claims abstract description 11
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920001577 copolymer Polymers 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010419 fine particle Substances 0.000 claims abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000006185 dispersion Substances 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 9
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 125000004432 carbon atom Chemical group C* 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 125000000217 alkyl group Chemical group 0.000 claims description 4
- 125000003118 aryl group Chemical group 0.000 claims description 4
- 150000003377 silicon compounds Chemical class 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000002033 PVDF binder Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- -1 aminosilicon compound Chemical class 0.000 claims description 3
- 150000004985 diamines Chemical class 0.000 claims description 3
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 claims description 2
- 229920005575 poly(amic acid) Polymers 0.000 claims description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 2
- 125000006158 tetracarboxylic acid group Chemical group 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 16
- 239000011229 interlayer Substances 0.000 abstract description 10
- 238000001020 plasma etching Methods 0.000 abstract description 8
- 239000011248 coating agent Substances 0.000 abstract description 7
- 238000000576 coating method Methods 0.000 abstract description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 3
- 229910052731 fluorine Inorganic materials 0.000 abstract 3
- 239000011737 fluorine Substances 0.000 abstract 3
- 239000011347 resin Substances 0.000 abstract 3
- 229920005989 resin Polymers 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- OBFQBDOLCADBTP-UHFFFAOYSA-N aminosilicon Chemical compound [Si]N OBFQBDOLCADBTP-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造体の製造方法に関し、特に弗素
樹脂膜を層間絶縁膜の一部に用いる方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a multilayer wiring structure, and particularly to a method using a fluororesin film as a part of an interlayer insulating film.
従来、この種の多層配線構造体は、層間絶縁膜として、
プラズマ化学気相戊シリコン酸化膜と、塗布熱処理して
形成したシリコン酸化膜から成る複合膜を用いていた。Conventionally, this type of multilayer wiring structure uses an interlayer insulating film,
A composite film consisting of a plasma chemical vapor phase silicon oxide film and a silicon oxide film formed by coating and heat treatment was used.
すなわち第３図に示すように、絶縁膜３０２を介して第
１のアルミニウム配線３０３が形成された半導体基板３
０１上に、プラズマ化学気相成長法により、第１のシリ
コン酸化膜３０４を形成し、続いてシラノール溶液（Ｓ
ｉ（ＯＨ）４を主成分とするアルコール溶液）をスピン
コード法により塗布し、熱処理せしめることによって、
シリコン酸化膜（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ膜）３０
５を形成する。続いてプラズマ化学気相成長法により、
第２のシリコン酸化膜３０６を形成する。続いて、公知
のフォトエツチング技術を用いて、開孔３０７を形成し
た後、第２のアルミニウム配線３０８を形成する。そし
て、以上の工程をくり返すことにより多層配線構造体を
形成していた。That is, as shown in FIG. 3, a semiconductor substrate 3 on which a first aluminum wiring 303 is formed via an insulating film 302.
A first silicon oxide film 304 is formed on 01 by plasma chemical vapor deposition, and then a silanol solution (S
By applying an alcoholic solution containing i(OH)4 as the main component using a spin code method and heat-treating it,
Silicon oxide film (Spin on Glass film) 30
form 5. Next, by plasma chemical vapor deposition method,
A second silicon oxide film 306 is formed. Subsequently, a well-known photoetching technique is used to form an opening 307, and then a second aluminum wiring 308 is formed. A multilayer wiring structure is then formed by repeating the above steps.
しかしながら、上述した従来の多層配線構造体はシリコ
ン酸化膜を層間絶縁膜として用いることから、半導体装
置の動作スピードが遅いという欠点がある。すなわち、
シリコン酸化膜の比誘電率が３．９〜４．０であること
から、上・下層配線間、及び同層配線間における静電容
量が大きく、したがって、信号伝達速度が遅くなってし
まう。さらに、スピンコード法によって塗布し、熱処理
せしめてシリコン酸化膜（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ
膜）を形成することによって、下層配線によって発生す
る表面の凹凸を平坦化しているが、通常、・このシリコ
ン酸化膜（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ膜）は、厚膜（
０，３μｍ以上）を形成すると、体積収縮によるクラッ
クが発生しやすく、厚膜化が難しいという欠点があり、
したがって、充分な表面平坦化は難しく、この上に形成
したアルミニウム配線が断線したり、また、反応性イオ
ンエツチングを行った後に、アルミニウムの残香が発生
しやすく、短絡する等の問題が発生する。However, since the conventional multilayer wiring structure described above uses a silicon oxide film as an interlayer insulating film, there is a drawback that the operating speed of the semiconductor device is slow. That is,
Since the dielectric constant of the silicon oxide film is 3.9 to 4.0, the electrostatic capacitance between upper and lower layer interconnects and between interconnects in the same layer is large, resulting in a slow signal transmission speed. Furthermore, a silicon oxide film (Spin on Glass) is formed by coating by spin code method and heat treatment.
This silicon oxide film (Spin on Glass film) is normally used to flatten the surface unevenness caused by the underlying wiring by forming a thick film (Spin on Glass film).
0.3 μm or more), it has the disadvantage that cracks are likely to occur due to volumetric shrinkage and it is difficult to thicken the film.
Therefore, it is difficult to sufficiently flatten the surface, and problems such as disconnection of the aluminum wiring formed thereon, a residual smell of aluminum after reactive ion etching, and short circuits occur.
さらに、従来のプラズマ化学気相成長法によって形成し
たシリコン酸化膜は、少くとも１０’ｄｙｎｅ／−の大
きさの膜応力を発生するため、多層化することは難しい
という欠点も有している。Furthermore, the silicon oxide film formed by the conventional plasma chemical vapor deposition method generates a film stress of at least 10'dyne/-, so it has the disadvantage that it is difficult to form multiple layers.
上述した従来の多層配線構造体の製造方法に対し、本発
明においては、比誘電率が２．０〜２．１と小さい弗素
樹脂膜を層間絶縁膜として用いることによって、半導体
装置の動作を高速化する。In contrast to the above-described conventional method for manufacturing a multilayer wiring structure, the present invention uses a fluororesin film with a small dielectric constant of 2.0 to 2.1 as an interlayer insulating film to speed up the operation of a semiconductor device. become
また、塗布・熱処理によって形成した弗素樹脂膜を層間
絶縁膜として用いることから、表面の平坦性に優れ、ま
た、亀裂の発生が全くなく、したがって、半導体装置の
歩留りや信頼性を著しく向上できる。Furthermore, since a fluororesin film formed by coating and heat treatment is used as an interlayer insulating film, the surface has excellent flatness and no cracks occur at all, so the yield and reliability of semiconductor devices can be significantly improved.
さらに、弗素樹脂膜を形成することによって発生する応
力は１０ ’〜１０ ’ｄｙｎｅ／ ａａと小さく、多
層化することが容易である。Furthermore, the stress generated by forming the fluororesin film is as small as 10' to 10' dyne/aa, making it easy to form multiple layers.
本発明の多層配線構造体の製造方法は、第１の金属配線
が形成された半導体基板表面にシリコン化合物を含有す
るポリイミド膜を形成する工程と、続いて、弗素樹脂膜
を形成する工程と、ＣＦ ４ガス又は、Ｏ，ガスを用い
る反応性イオンエツチング、あるいは、Ａｒガスを用い
るスパッタリングによって、該弗素樹脂膜の表面を改質
せしめる工程と、無機絶縁膜あるいは金属膜を該弗素樹
脂膜上に形成する工程と、続いて、公知のフォトエツチ
ング技術を用いて、該無機膜あるいは金属膜に開孔を形
成する工程と、該弗素樹脂膜と、シリコン含有ポリイミ
ド膜に開孔を形成する工程と、該無機膜あるいは金属膜
を選択的に除去する工程と、さらに、続いて、金属膜を
形成した後、公知のフォトエツチング技術を用いて、第
２の金属配線を形成する工程とを含み、さらに以上の工
程を繰り返すことによって多層化せしめることを特徴と
する。The method for manufacturing a multilayer wiring structure of the present invention includes a step of forming a polyimide film containing a silicon compound on the surface of a semiconductor substrate on which a first metal wiring is formed, and then a step of forming a fluororesin film. A step of modifying the surface of the fluororesin film by reactive ion etching using CF 4 gas or O gas or sputtering using Ar gas, and forming an inorganic insulating film or a metal film on the fluororesin film. a step of forming holes in the inorganic film or metal film using a known photoetching technique; and a step of forming holes in the fluororesin film and the silicon-containing polyimide film. , a step of selectively removing the inorganic film or the metal film, and a step of forming a second metal wiring using a known photoetching technique after forming the metal film, It is characterized in that it is made into multiple layers by further repeating the above steps.
さらに、上記のシリコン化合物を含有するポリイミド膜
は、下記の式（１）で表わされる芳香族テトラカルボン
酸二無水物と、式（２）で表わされるジアミンと、式（
３）で表わされるアミノシリコン化合物とを混合反応せ
しめることによって形成されるポリアミック酸シリコン
型中間体を塗布・熱処理せしめることによって形成され
ることが望ましい。Furthermore, the polyimide film containing the silicon compound described above contains an aromatic tetracarboxylic dianhydride represented by the following formula (1), a diamine represented by the formula (2), and a diamine represented by the formula (
It is preferable that the polyamic acid silicon type intermediate formed by a mixed reaction with the amino silicon compound represented by 3) is coated and heat-treated.
ＮＨ２Ｒ” ＮＨ２
（２）
（式（１）〜（３）において、Ｒ′は４価の炭素環式芳
香族基を表わし、Ｒ１は炭素数６〜３０個の芳香族基、
又は、炭素数６〜３０個の炭素環式芳香族基、Ｒ３及び
Ｒ４は独立に炭素数１〜６のアルキル基、又はフェニル
基でありＫは、１≦に≦３の整数である）。NH2R" NH2 (2) (In formulas (1) to (3), R' represents a tetravalent carbocyclic aromatic group, R1 is an aromatic group having 6 to 30 carbon atoms,
or a carbocyclic aromatic group having 6 to 30 carbon atoms, R3 and R4 are independently an alkyl group having 1 to 6 carbon atoms, or a phenyl group, and K is an integer of 1≦≦3).
さらに、上記の弗素樹脂膜はポリテトラフルオロエチレ
ン（化学式−％ｃｐｚ←４ｍ：正の整数）、又は、テト
ラフルオロエチレン−パーフルオロアルキルビニルエー
テル共重合体（化学式％式％
Ｒ：アルキル基）、又は、テトラフルオロエチレン−ヘ
キサフルオロプロピレン共重合体（化学式％式％：
数）、又は、テトラフルオロエチレン−エチレン共重合
体（化学式−＋ ＣＦ ２ ＋ＴｆＣＨ！ ）−１ｍ。Furthermore, the above fluororesin film is made of polytetrafluoroethylene (chemical formula -% cpz←4m: positive integer), or tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer (chemical formula % formula % R: alkyl group), or , tetrafluoroethylene-hexafluoropropylene copolymer (chemical formula % formula %: number), or tetrafluoroethylene-ethylene copolymer (chemical formula -+CF2+TfCH!)-1m.
ｎ：正の整数）、又は、ポリビニリデンフルオライド（
化学式−（−ＣＦｚ ＣＨｚ＋−１ｍ：正の整数）等
の微粒子、又は、これらのうちの２つ以上を、純水、又
は、トルエン、メタノール等の有機溶剤中に分散せしめ
たもの、いわゆるディスバージョンを、スピンコード法
、デイツプ法等により、塗布し、３００〜４００℃の温
度で熱処理、溶融することによって形成した膜であるこ
とを特徴とする。n: positive integer) or polyvinylidene fluoride (
So-called dispersion, in which fine particles with the chemical formula -(-CFz CHz+-1m: positive integer) or two or more of these particles are dispersed in pure water or an organic solvent such as toluene or methanol. It is characterized by being a film formed by coating by a spin code method, a dip method, etc., and heat-treating and melting at a temperature of 300 to 400°C.
さらに、上記、弗素樹脂膜上に形成する無機膜は、プラ
ズマ化学気相成長法、又は、スパッタ法によるシリコン
酸化膜、シリコン窒化膜、シリコン酸化窒化膜のうちの
少くとも１つであり、また、金属膜としては、チタン膜
、タングステン膜、チタン含有タングステン膜、モリブ
デン膜、アルミニウム膜、アルミニウム合金膜等のうち
の少くとも１つであることを特徴とする。Furthermore, the inorganic film formed on the fluororesin film is at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film formed by plasma chemical vapor deposition or sputtering, and The metal film is at least one of a titanium film, a tungsten film, a titanium-containing tungsten film, a molybdenum film, an aluminum film, an aluminum alloy film, and the like.
〔実施例１〕 次に、本発明について、図面を参照して説明する。[Example 1] Next, the present invention will be explained with reference to the drawings.
第１図（ａ）〜（ｈ）は、本発明の第１の実施例である
。２層アルミニウム配線構造体の製造方法を示す工程断
面図である。FIGS. 1(a) to 1(h) show a first embodiment of the present invention. FIG. 3 is a process cross-sectional view showing a method for manufacturing a two-layer aluminum wiring structure.
第１図（ａ）に示すように、絶縁膜１０２を介して厚さ
約１μｍの第１のアルミニウム配線１０３が形成された
半導体素子基板１０１上に、シリコン含有ポリイミド膜
形成用塗布溶液を、スピンコード法により、塗布し、１
５０℃で３０分間、窒素ガス雰囲気中のオゾン内で熱処
理し、同図（ｂ）に示すように厚さ約０．２μｍのシリ
コン含有ポリイミド膜１０４を形成する。As shown in FIG. 1(a), a coating solution for forming a silicon-containing polyimide film is spun onto a semiconductor element substrate 101 on which a first aluminum wiring 103 with a thickness of approximately 1 μm is formed via an insulating film 102. Apply by the cord method, 1
Heat treatment is performed in ozone in a nitrogen gas atmosphere at 50° C. for 30 minutes to form a silicon-containing polyimide film 104 with a thickness of about 0.2 μm, as shown in FIG.
次に、テトラフルオロエチレン−パーフルオロアルキル
ビニルエーテル共重合体から成る直径０．１〜０．５μ
ｍの微粒子を約３０重量％の濃度で純水中に分散させた
デスバージョンをスピンコード法により塗布した後、８
０℃で１０分間、窒素ガス雰囲気のオーブン内で熱処理
し、続いて３８０℃で１０分間、窒素ガス雰囲気の電気
炉内で熱処理することによって上記の微粒子を溶融し、
同図（ｃ）に示すように厚さ約１．３μｍの弗素樹脂膜
１０５を形成する。Next, a tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer with a diameter of 0.1 to 0.5μ is prepared.
After applying the desversion, which is made by dispersing 8 m fine particles in pure water at a concentration of about 30% by weight, by a spin cord method,
The fine particles are melted by heat treatment at 0° C. for 10 minutes in an oven in a nitrogen gas atmosphere, and then at 380° C. for 10 minutes in an electric furnace in a nitrogen gas atmosphere.
As shown in FIG. 3(c), a fluororesin film 105 having a thickness of about 1.3 μm is formed.
続いてスパッタ装置内において、アルゴンガスプラズマ
に弗素樹脂膜表面を曝すことによって改質した後、同装
置内で連続して厚さ約０．３μｍのチタン膜１０６をス
パッタ形成する。次に、同図（ｄ）に示すように公知の
フォトリソグラフィー技術によりフォトレジスト膜１０
７を形成パターニングした後、ＣＣ１７４ガスと、ＳＦ
’ｇガスとの混合ガスを用いる反応性イオンエツチング
により、同図（ｅ）に示すように、チタン膜に開孔を形
成する。Subsequently, the surface of the fluororesin film is modified by exposing it to argon gas plasma in a sputtering device, and then a titanium film 106 having a thickness of about 0.3 μm is continuously formed in the same device by sputtering. Next, as shown in FIG. 3(d), the photoresist film 10 is
After forming and patterning 7, CC174 gas and SF
Openings are formed in the titanium film by reactive ion etching using a mixed gas with 'g gas, as shown in FIG.
続いて、０２ガスとＣＦ、ガスとの混合ガスを用いる反
応性イオンエツチングにより、同図（ｆ）に示すように
弗素樹脂膜と、シリコン含有ポリイミド膜とに開孔１０
８を形成すると同時に、フォトレジスト膜をエツチング
除去する。Next, by reactive ion etching using a mixed gas of 02 gas, CF, and gas, holes 10 were formed in the fluororesin film and the silicon-containing polyimide film, as shown in FIG.
At the same time as 8 is formed, the photoresist film is removed by etching.
次に、アンモニアと過酸化水素を混合した水溶液中に浸
漬し、同図（ｇ）に示すように、チタン膜を除去する。Next, the titanium film is removed by immersing it in an aqueous solution containing a mixture of ammonia and hydrogen peroxide, as shown in FIG.
次に、スパッタ法により、厚さ約１μｍのアルミ、ニウ
ム膜を形成し、公知のフォトエッチンク技術を用いて、
同図（ｈ）に示すように第２のアルミニウム配線１０９
を形成する。Next, an aluminum film with a thickness of approximately 1 μm was formed by sputtering, and using a known photo-etching technique,
As shown in the same figure (h), the second aluminum wiring 109
form.
以上の工程によって形成した２層アルミニウム配線構造
体において、弗素樹脂膜には、亀裂の発生は全くないも
のであり、また第２のアルミニウム配線の断面は全くな
いものであり、かつ、第２のアルミニウム配線間におけ
る短絡も全くないものであった。また、開孔部における
接続抵抗は、直径約１μｍの開孔１個当り、１００〜２
００ｍΩ（配線抵抗含む）であり、実用上問題ないもの
であった。In the two-layer aluminum wiring structure formed by the above steps, there is no cracking in the fluororesin film, there is no cross section of the second aluminum wiring, and the second aluminum wiring has no cracks at all. There was also no short circuit between the aluminum wirings. In addition, the connection resistance at the opening is 100 to 2
00 mΩ (including wiring resistance), which caused no practical problems.
本実施例では、弗素樹脂膜形成用のディスバージョンと
してテトラフルオロエチレン−パーフルオロアルキルビ
ニルエーテル共重合体から成る微粒子を純水中に分散さ
せたものを用いたが、この微粒子としては、ポリテトラ
フルオロエチレン、又は、テトラフルオロエチレン−へ
キサフルオロプロピレン共重合体、又は、テトラフルオ
ロエチレン−エチレン共重合体、又は、ポリビニリデン
フルオライド等、又は、これらのうちの２つ以上を用い
ることができる。また、純水の替わりに、トルエン、メ
タノール等の有機溶剤を用いることができる。In this example, fine particles made of a tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer dispersed in pure water were used as a dispersion for forming a fluororesin film. Ethylene, tetrafluoroethylene-hexafluoropropylene copolymer, tetrafluoroethylene-ethylene copolymer, polyvinylidene fluoride, etc., or two or more of these can be used. Moreover, an organic solvent such as toluene or methanol can be used instead of pure water.
また、弗素樹脂膜と、シリコン含有ポリイミド膜に開孔
を形成するために、ス゛バッタ法により形成したチタン
膜をマスク材料として用いているが、タングステン膜、
チタン含有タングステン膜、モリブデン膜、アルミニウ
ム膜、アルミニウム合金膜等の金属膜、又は、プラズマ
化学気相成長法あるいはスバ、り法によって形成したシ
リコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜等
の無機膜のうちの少くとも１つを用いることができる。Furthermore, in order to form openings in the fluororesin film and the silicon-containing polyimide film, a titanium film formed by the swabat method is used as a mask material, but a tungsten film,
Metal films such as titanium-containing tungsten films, molybdenum films, aluminum films, and aluminum alloy films, or inorganic films such as silicon oxide films, silicon nitride films, and silicon oxynitride films formed by plasma chemical vapor deposition or sputtering. At least one of the membranes can be used.
また、弗素樹脂膜表面の改質方法として、ＣＦ ｓガス
、又はＯ，ガスを用いる反応性イオンエツチングを用い
ることもできる。さらに、配線材料はアルミニウム膜に
限らず他の金属膜を用いることができ、配線材料に応じ
て、上記のマスク材料を選択できるものである。Further, as a method for modifying the surface of the fluororesin film, reactive ion etching using CFs gas or O gas can also be used. Further, the wiring material is not limited to the aluminum film, but other metal films can be used, and the above-mentioned mask material can be selected depending on the wiring material.
さらに、マスク材料の除去方法としては、本実施例で述
べた以外の方法、例えば、プラズマエッチング１反応性
イオンエツチング等による除去方法であってもよい。Furthermore, the mask material may be removed by methods other than those described in this embodiment, such as plasma etching 1 and reactive ion etching.
〔実施例２〕
第２図（ａ）〜（ｄ）は、本発明の第２の実施例である
２層アルミニウム配線を有するＭＯ３型半導体装置の製
造方法を示す工程断面図である。[Embodiment 2] FIGS. 2(a) to 2(d) are process cross-sectional views showing a method of manufacturing an MO3 type semiconductor device having two-layer aluminum wiring, which is a second embodiment of the present invention.
第２図（ａ）に示すように、素子分離領域２０２゜２０
２’、ゲート酸化膜２０３、ポリシリコンゲート２０４
、ソース領域２０５、ドレイン領域２０６、絶縁膜（Ｐ
ＳＧ膜）２０７、第１の開孔２０８．２０８’ 、第１
のアルミニウム配線２０９゜２０９′が形成された半導
体基板２０１上に実施例１で述べたと同様な工程により
、同図（ｂ）に示すように、厚さ約０．２μｍのシリコ
ン含有ポリイミド膜２１０．厚さ約１．３μｍの弗素樹
脂膜２１１を形成する。続いて、同図（ｃ）に示すよう
に第２の開孔２１２，２１２’を形成する。最後に、同
図（ｄ）に示すように、第２のアルミニウム配線２１３
．２１３’を形成する。As shown in FIG. 2(a), the element isolation region 202°20
2', gate oxide film 203, polysilicon gate 204
, source region 205, drain region 206, insulating film (P
SG film) 207, first opening 208, 208', first
A silicon-containing polyimide film 210. of about 0.2 μm thick is formed on the semiconductor substrate 201 on which the aluminum wiring 209.degree. A fluororesin film 211 with a thickness of about 1.3 μm is formed. Subsequently, second openings 212, 212' are formed as shown in FIG. 2(c). Finally, as shown in the same figure (d), the second aluminum wiring 213
．． 213' is formed.
以上のように形成した２層アルミニウム配線を有するＭ
Ｏ８型半導体装置の信号遅延時間を測定したところ、従
来のシリコン酸化膜を層間絶縁膜として用いたものに比
べて、約り０％小さいものであった。M with two-layer aluminum wiring formed as described above
When the signal delay time of the O8 type semiconductor device was measured, it was found to be approximately 0% smaller than that of a conventional device using a silicon oxide film as an interlayer insulating film.
また、本実施例で製造したＭＯ８型半導体装置の歩留り
は９０％以上であり、これは従来のシリコン酸化膜を層
間絶縁膜として用いたものに比べて２０％以上高い歩留
りであった。さらに信頼性も従来品に比べて高いもので
あった。Further, the yield of the MO8 type semiconductor device manufactured in this example was 90% or more, which was 20% or more higher than that of a conventional device using a silicon oxide film as an interlayer insulating film. Furthermore, the reliability was also higher than that of conventional products.
以上説明したように、本発明ば、その比誘電率が２．０
〜２．１と小さい弗素樹脂膜を多層配線層間絶縁膜に用
いることにより、半導体装置の動作スピードの高速化が
可能となるという効果を有し・ている。As explained above, the present invention has a dielectric constant of 2.0.
By using a fluororesin film as small as ~2.1 as a multilayer wiring interlayer insulating film, it is possible to increase the operating speed of a semiconductor device.
また、塗布・熱処理によって形成した弗素樹脂膜を層間
絶縁膜として用、いることから表面の平坦性に優れ、ま
た亀裂の発生が全くないため、半導体装置の歩留りや、
信頼性を著しく向上できるという効果も有している。In addition, since a fluororesin film formed by coating and heat treatment is used as an interlayer insulating film, the surface has excellent flatness, and there is no cracking, which improves the yield of semiconductor devices.
It also has the effect of significantly improving reliability.
さらに、弗素樹脂膜を形成することによって発生する応
力は１０ ’〜１０ ’ｄｙｎｅ／ ａｌｌと小さく、
多層化が容易であるという利点も有している。Furthermore, the stress generated by forming the fluororesin film is as small as 10' to 10'dyne/all;
It also has the advantage of being easily multilayered.
したがって、本発明は、多層配線を有する半導体装置に
多大な効果をもたらす。Therefore, the present invention brings great effects to semiconductor devices having multilayer wiring.
第１図（ａ）〜（ｈ）は、本発明の第１の実施例である
２層アルミニウム配線構造体の製造方法を示す工程断面
図である。
第１図において、
１０１・・・・・・半導体素子基板、１０２・・・・・
・絶縁膜、１０３・・・・・・第１のアルミニウム配線
、１０４・・・・・・シリコン含有ポリイミド膜、１０
５・・・・・・弗素樹脂膜、１０６・・・・・・チタン
膜、１０７・・・・・・フォトレジスト膜、１０８・・
・・・・開孔、１０９・・・・・・第２のアルミニウム
配線、
である。
第２図（ａ）〜（ｄ）は、本発明の第２の実施例である
２層アルミニウム配線を有するＭＯ８型半導体装置の製
造方法を示す工程断面図である。
第２図において、
２０１・・・・・・半導体基板、２０２，２０２’・・
・・・・素子分離領域、２０３・・・・・・ゲート酸化
膜、２０４・・・・・・ポリシリコンゲート、２０５・
・・・・・ソース領域、２０６・・・・・・ドレイン領
域、２０７・・・・・・絶縁膜（ＰＳＧ膜）、２０８，
２０８’・・・・・・第１の開孔、２０９．２０９’・
・・・・・第１のアルミニウム配線、２１０・・・・・
・シリコン含有ポリイミド膜、２１１・・・・・・弗素
樹脂膜、２１２，２１２’・・・・・・第２の開孔、２
１３．２１３’・・・・・・第２のアルミニウム配線、
である。
第３図は、従来の多層配線の構造を示す断面図である。
第３図において、
３０１・・・・・・半導体基板、３０２・・・・・・絶
縁膜、３０３・・・・・・第１のアルミニウム配線、３
０４・・・・・・第１のシリコン酸化膜、３０５・・・
・・・シリコン酸化膜（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ膜
）、３０６・・・・・・第２のシリコン酸化膜、３０７
・・・・・・開孔、３０８・・・・・・第２のアルミニ
ウム配線、
である。FIGS. 1A to 1H are process cross-sectional views showing a method for manufacturing a two-layer aluminum wiring structure according to a first embodiment of the present invention. In FIG. 1, 101... semiconductor element substrate, 102...
・Insulating film, 103...First aluminum wiring, 104...Silicon-containing polyimide film, 10
5...Fluororesin film, 106...Titanium film, 107...Photoresist film, 108...
. . . Opening, 109 . . . Second aluminum wiring. FIGS. 2(a) to 2(d) are process cross-sectional views showing a method of manufacturing an MO8 type semiconductor device having two-layer aluminum wiring, which is a second embodiment of the present invention. In FIG. 2, 201... semiconductor substrate, 202, 202'...
...Element isolation region, 203...Gate oxide film, 204...Polysilicon gate, 205...
... Source region, 206 ... Drain region, 207 ... Insulating film (PSG film), 208,
208'...First opening, 209.209'.
...First aluminum wiring, 210...
・Silicon-containing polyimide film, 211...Fluororesin film, 212, 212'...Second opening, 2
13.213'...Second aluminum wiring,
It is. FIG. 3 is a cross-sectional view showing the structure of a conventional multilayer wiring. In FIG. 3, 301... Semiconductor substrate, 302... Insulating film, 303... First aluminum wiring, 3
04...First silicon oxide film, 305...
...Silicon oxide film (Spin on Glass film), 306...Second silicon oxide film, 307
. . . Opening, 308 . . . Second aluminum wiring.
Claims (4)
リコン化合物を含有するポリイミド膜を形成する工程と
、続いて、弗素樹脂膜を形成する工程と、ＣＦ＿４ガス
又は、Ｏ＿２ガスを用いる反応性イオンエッチング、あ
るいは、Ａｒガスを用いるスパッタリングによって、該
弗素樹脂膜の表面を改質せしめる工程と、無機絶縁膜あ
るいは金属膜を該弗素樹脂膜上に形成する工程と、続い
て、公知のフォトエッチング技術を用いて、該無機膜あ
るいは金属膜に開孔を形成する工程と、該弗素樹脂膜と
、シリコン含有ポリイミド膜に開孔を形成する工程と、
該無機膜あるいは金属膜を選択的に除去する工程と、さ
らに、続いて、金属膜を形成した後、公知のフォトエッ
チング技術を用いて、第２の金属配線を形成する工程と
を含み、さらに以上の工程を繰り返すことによって多層
化せしめることを特徴とする多層配線構造体の製造方法
。(1) A step of forming a polyimide film containing a silicon compound on the surface of the semiconductor substrate on which the first metal wiring is formed, followed by a step of forming a fluororesin film, and a reaction using CF_4 gas or O_2 gas. A step of modifying the surface of the fluororesin film by ion etching or sputtering using Ar gas, a step of forming an inorganic insulating film or a metal film on the fluororesin film, and then a known photo process. a step of forming an opening in the inorganic film or metal film using an etching technique; a step of forming an opening in the fluororesin film and the silicon-containing polyimide film;
a step of selectively removing the inorganic film or the metal film; and a step of forming a second metal wiring using a known photo-etching technique after forming the metal film; A method for manufacturing a multilayer wiring structure, characterized in that it is made into multiple layers by repeating the above steps.
下記の式（１）で表わされる芳香族テトラカルボン酸二
無水物と、式（２）で表わされるジアミンと、式（３）
で表わされるアミノシリコン化合物とを混合反応せしめ
ることによって形成されるポリアミック酸シリコン型中
間体を含有してなる溶液を塗布・熱処理せしめることに
よって形成されることを特徴とする請求項１記載の多層
配線構造体の製造方法。 ▲数式、化学式、表等があります▼（１） ＮＨ＿２−Ｒ＾２−ＮＨ＿２（２） ▲数式、化学式、表等があります▼（３） （式（１）〜（３）において、Ｒ′は４価の炭素環式芳
香族基を表わし、Ｒ＾２は炭素数６〜３０個の芳香族基
、又は、炭素数６〜３０個の炭素環式芳香族基、Ｒ＾３
及びＲ＾４は独立に炭素数１〜６のアルキル基、又はフ
ェニル基でありＫは、１≦Ｋ≦３の整数である）。(2) The polyimide film containing the silicon compound is
An aromatic tetracarboxylic dianhydride represented by the following formula (1), a diamine represented by the formula (2), and the formula (3)
The multilayer wiring according to claim 1, characterized in that the multilayer wiring is formed by applying and heat-treating a solution containing a polyamic acid silicon type intermediate formed by a mixed reaction with an aminosilicon compound represented by Method of manufacturing the structure. ▲There are mathematical formulas, chemical formulas, tables, etc.▼(1) NH_2-R^2-NH_2(2) ▲There are mathematical formulas, chemical formulas, tables, etc.▼(3) (In formulas (1) to (3), R' is Represents a tetravalent carbocyclic aromatic group, R^2 is an aromatic group having 6 to 30 carbon atoms, or a carbocyclic aromatic group having 6 to 30 carbon atoms, R^3
and R^4 are independently an alkyl group having 1 to 6 carbon atoms or a phenyl group, and K is an integer of 1≦K≦3).
学式▲数式、化学式、表等があります▼、ｍ：正の整数
）、又は、テトラフルオロエチレン−パーフルオロアル
キルビニルエテール共重合体（化学式▲数式、化学式、
表等があります▼、 ｍ、ｎ：正の整数、Ｒ：アルキル基）、又は、テトラフ
ルオロエチレン−ヘキサフルオロプロピレン共重合体（
化学式▲数式、化学式、表等があります▼、ｍ、 ｎ：正の整数）、又は、テトラフルオロエチレン−エチ
レン共重合体（化学式▲数式、化学式、表等があります
▼、 ｍ、ｎ：正の整数）、又は、ポリビニリデンフルオライ
ド（化学式▲数式、化学式、表等があります▼、ｍ：正
の整 数）等の微粒子、又は、これらのうちの２つ以上を、純
水、又は、トルエン、メタノール等の有機溶剤中に分散
せしめたもの、いわゆるディスパージョンを、スピンコ
ート法、ディップ法等により、塗布し、３００〜４００
℃の温度で熱処理、溶融することによって形成した膜で
あることを特徴とする請求項１記載の多層配線構造体の
製造方法。(3) The fluororesin film is made of polytetrafluoroethylene chemical formula ▲ There are numerical formulas, chemical formulas, tables, etc. ▼, m: positive integer) or tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer (chemical formula ▲ mathematical formula ,Chemical formula,
There are tables, etc. ▼, m, n: positive integer, R: alkyl group), or tetrafluoroethylene-hexafluoropropylene copolymer (
Chemical formula▲There are mathematical formulas, chemical formulas, tables, etc.▼, m, n: Positive integers), or tetrafluoroethylene-ethylene copolymer (Chemical formula▲There are mathematical formulas, chemical formulas, tables, etc.▼, m, n: Positive Integer), or fine particles such as polyvinylidene fluoride (chemical formula ▲ There are mathematical formulas, chemical formulas, tables, etc. ▼, m: positive integer), or two or more of these, pure water, toluene, A so-called dispersion, which is dispersed in an organic solvent such as methanol, is applied by a spin coating method, a dipping method, etc.
2. The method of manufacturing a multilayer wiring structure according to claim 1, wherein the film is formed by heat treatment and melting at a temperature of .degree.
マ化学気相成長法、又は、スパッタ法によるシリコン酸
化膜、シリコン窒化膜、シリコン酸化窒化膜のうちの少
くとも１つであり、また、金属膜としては、チタン膜、
タングステン膜、チタン含有タングステン膜、モリブデ
ン膜、アルミニウム膜、アルミニウム合金膜等のうちの
少くとも１つであることを特徴とする請求項１記載の多
層配線構造体の製造方法。(4) The inorganic film formed on the fluororesin film is at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film formed by plasma chemical vapor deposition or sputtering, In addition, as the metal film, titanium film,
2. The method for manufacturing a multilayer wiring structure according to claim 1, wherein the film is at least one of a tungsten film, a titanium-containing tungsten film, a molybdenum film, an aluminum film, an aluminum alloy film, and the like.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17008289A JP2738033B2 (en) | 1989-06-30 | 1989-06-30 | Method for manufacturing multilayer wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17008289A JP2738033B2 (en) | 1989-06-30 | 1989-06-30 | Method for manufacturing multilayer wiring structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334558A true JPH0334558A (en) | 1991-02-14 |
| JP2738033B2 JP2738033B2 (en) | 1998-04-08 |
Family
ID=15898310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17008289A Expired - Lifetime JP2738033B2 (en) | 1989-06-30 | 1989-06-30 | Method for manufacturing multilayer wiring structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738033B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824603A (en) * | 1993-11-05 | 1998-10-20 | Texas Instruments Incorporated | Method of forming a low-K layer in an integrated circuit |
| JP2000223485A (en) * | 1999-01-28 | 2000-08-11 | Nec Corp | Formation of composite insulation film and fabrication of semiconductor device employing the same |
| JP2006017887A (en) * | 2004-06-30 | 2006-01-19 | Four Nines:Kk | Structure of temple mount and spectacle frame |
| JP2008227306A (en) * | 2007-03-14 | 2008-09-25 | Nippon Zeon Co Ltd | Formation method of insulating film and semiconductor device using the same |
-
1989
- 1989-06-30 JP JP17008289A patent/JP2738033B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824603A (en) * | 1993-11-05 | 1998-10-20 | Texas Instruments Incorporated | Method of forming a low-K layer in an integrated circuit |
| US6069084A (en) * | 1993-11-05 | 2000-05-30 | Texas Instruments Incorporated | Method of forming a low-k layer in an Integrated circuit |
| JP2000223485A (en) * | 1999-01-28 | 2000-08-11 | Nec Corp | Formation of composite insulation film and fabrication of semiconductor device employing the same |
| JP2006017887A (en) * | 2004-06-30 | 2006-01-19 | Four Nines:Kk | Structure of temple mount and spectacle frame |
| JP2008227306A (en) * | 2007-03-14 | 2008-09-25 | Nippon Zeon Co Ltd | Formation method of insulating film and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738033B2 (en) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6245489B1 (en) | Fluorinated hard mask for micropatterning of polymers | |
| JP3418458B2 (en) | Method for manufacturing semiconductor device | |
| JPH04239750A (en) | Forming method for fluorine-containing silicon oxide film | |
| USRE39273E1 (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| JPH03200329A (en) | Method of silicating spin-on glass | |
| US5877080A (en) | Method of manufacturing semiconductor device | |
| JPS59121937A (en) | Method of forming polyorgano silicon layer | |
| JP3399252B2 (en) | Method for manufacturing semiconductor device | |
| JP3148183B2 (en) | Method for manufacturing semiconductor device | |
| JPH0574963A (en) | Semiconductor device and manufacture thereof | |
| JPH01307247A (en) | Manufacture of semiconductor device | |
| JPH0334558A (en) | Manufacture of multilayer wiring structure body | |
| JP3485425B2 (en) | Method for forming low dielectric constant insulating film and semiconductor device using this film | |
| JPH01150342A (en) | Multilayer interconnection structure and manufacture thereof | |
| US6602801B2 (en) | Method for forming a region of low dielectric constant nanoporous material | |
| JP2743366B2 (en) | Method for manufacturing multilayer wiring structure using resin interlayer film | |
| JP2000021872A (en) | Low-dielectric const. resin compsn., method of forming low-dielectric const. insulation film and manufacturing semiconductor device | |
| JP2979558B2 (en) | Method of forming multilayer wiring interlayer insulating film of semiconductor device | |
| JPS62154643A (en) | Manufacture of semiconductor device | |
| JPH0846045A (en) | Semiconductor device | |
| JPH09312334A (en) | Method of forming interlayer insulating film | |
| JP3572776B2 (en) | Dielectric material and dielectric film | |
| JPH02192729A (en) | Manufacture of insulating layer | |
| JPH01302823A (en) | Flattening of semiconductor substrate | |
| JPS63293862A (en) | Method of flattening semiconductor substrate having step difference |