JPH033447A - セルスイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はＡＴＶ通信システムで使用されるセルスイッチ
に関する。

（従来の技術） 近年、既存の電話網で使用される伝送モードとして、通
信に必要な情報伝送能力を呼設定時に確保しておく　Ｓ
　Ｔ　Ｍ　（Ｓ　ｙｎｃｈｒｏｎＯ３Ｔ　ｒａｎｓｆｅ
ｒＭｏｄｅ）に変わって、通信端末が必要な時に通信網
の情報伝送能力を使用するＡ　Ｔ　Ｍ　（Ａ　５ＶｎＣ
ｒＯｎＯｕｓ　　Ｔｒａｎｓ４ｅｒ　　Ｍｏｄｅ　）に
対する関心と期待が高まっている。

このＡＴＭは、セルと呼ばれる固定長の短パケットを用
いて情報を伝送し、各通信端末は必要に応じて通信網に
セルを渡すこと、すなわち通信端末が必要な時に通信網
の情報伝送能力を使用することを特徴とする伝送モード
である。

ＡＴＶはこのような特徴を有するため、必要とする任意
の情報伝送能力を通信端末に提供でき、通信端末が有意
情報のみ通信網に渡すことができるので通信効率を向上
することができるといった利点がある。

このため、ＡＴＭは、ＳＴＭに変わって音声、データ、
動画などを一元化して扱うことができる通信網、すなわ
ちＢ−ＩＳＤＮ網を構成する基本技術として脚光を浴び
ている。

ＡＴＶ通信網を構成するためには、複数の入力通信路か
ら配送されるセルを所望の通信路に出力する機能、すな
わちセルスイッチを実現する必要がある。

この際、通信端末が必要なときに通信網の情報伝送能力
を適宜使用するため、同時に同一の出力通信路に複数セ
ルが向かう事態が発生する。

このような事態が発生した場合には、複数セルのうち一
つを出力通信路に転送し、残ったセルはバッファに一旦
蓄積することによりいわゆるブロッキングを回避するこ
とが行われる。

このブロッキングの具体的な回避手法には種々の方法が
考えられるが、ブロッキング回避手法はスイッチの性能
に大きく影響を与えるため、効率的なブロッキング回避
手法を適用したセルスイッチの開発が望まれている。

従来から提案されてきたセルスイッチの中で、本発明者
らがｒＡＴＭスイッチアーキテクチャの比較検討」　（
電子情報通信学会技術研究報告、情報ネットワーク、ｌ
Ｎ８８−１１９、平成元年１月２７日）で報告した分散
衝突回避型入力バッファ方式と呼ばれるクラスのセルス
イッチは、セルスイッチ内部でブロッキングが発生する
位置にバッファを空間分割して設け、該バッファにより
ブロッキングを回避することを特徴とするセルスイッチ
である。このセルスイッチは、一般的にはバッファ付き
多段自己ルーティング網として既知であるスイッチ網に
より構成されている。ここに、バッファ付き多段自己ル
ーティング網とは、多段自己ルーティング網の各単位ス
イッチにおいてブロッキングを回避可能な様にバッファ
を設けたスイッチ網である。良く知られているように、
この多段自己ルーティング網は、複数の単位スイッチを
網状に結合し、セルの持つ方路情報の内、予め定められ
た位置のピットの値に従つて各セルをスイッチングする
ことにより入力通信路より入力されたセルを所望の出力
通信路に導くことができるスッチ網である。

このバッファつき多段自己ルーテング網は、各単位スイ
ッチにバッフ？を設けたことから、並列化とパイプライ
ン化を計ることができ、＾スループットが期待でき、ま
た各単位スイッチが入力されたセルの方路情報の予め定
められた位置のビットの値のみに従ってスイッチングす
ることから、各単位スイッチの独立性が高く、さらに各
単位スイッチがバッファを持つので各単位スイッチを非
同期に動作させることが可能であることから、セルスイ
ッチ全体として動作タイミングに対する要求を緩和でき
るといった利点がある。

特に、 ■セルを出力する際、転送先のバッファがセルを入力予
きる領域を持っているときのみ該セルを転送する制ｍ。

■各単位スイッチの持つバッファに蓄積されるセルのう
ち、なるべく出力通信路に空きが生じないセルを選択し
て出力する優先制御。

のふたつの制御を行うことにより、前記バッファ付き多
段自己ルーティング網の廃棄特性をセルスイッチとして
十分使用できる値に向上させることが発明者の研究によ
って明らかになっている。

発明者の一人は、特願昭６３−６７１０６号において前
記方路情報による優先順位を行うセルスイッチ、特にバ
ッファ付き多段自己ルーティング網を構成するのに好適
なセルスイッチの構成を開示している。この発明で開示
されている方路情報による優先制御を行うセルスイッチ
、その中でも特に２人力２出力のセルスイッチは、該セ
ルスイッチのバッファに蓄積されているセルの向かう出
力通信路がどのような組合せであっても、該バッファに
該セルスイッチが収容している出力通信路に向かうセル
が存在するなら必ず該出力路にセルを出力することがで
きる。

しかしながら、この発明で開示されているセルスイッチ
においては、入力されるセルの向かう出力通信路の組合
せによってはバッファに蓄積されているセルが永久に出
力されない、古い替えるとセルがバッファに蓄積されて
いる時間の上限を有限の値におさえることができないと
いう欠点があった。

また、バッファ付き自己ルーティング網では、セルが経
由するバッファの数が多く、セルが入力されてから出力
されるまでの時間として定義されるセル遅延時間が大き
くなるという欠点もあった。

一方、発明者の一人は、特願昭６３−６４０５６号にお
いて前記方路情報による優先制御を行なうセルスイッチ
のバッファとして使用可能な通信バッフ７装置の構成を
開示している。この発明で開示されている通信バッファ
装置は、セルの到着順を、該セルを蓄積してるレジスタ
に対応して設けられたカウンタにより記憶しておくこと
を特徴としており、この特徴により、優先制御（方路情
報による優先制御のみならず伝送品質クラスを実現する
ために必要な優先制御も含む）を簡便なハードウェアで
実現できる利点がある。

しか、しながら、この発明で開示されている通信バッフ
ァ装置においては、入力されるセルの持つ優先度によっ
ては、セル到着順位を保持しているカウンタがオーバー
フローしてしまうことがあるといった欠点があった。ま
た、バッファには同時にセルの入出力が行われるので、
バッファに含まれるセルを保持しておく機能を有する記
憶領域にはデータの書き込みと読み出しが同時に行われ
る機能が要求され、該記憶領域の動作速度が上昇すると
いう欠点もあった。

さらに、セルスイッチを構成するのに必要なレジスタに
は高速動作が要求されるため、セルスイッチ全体の消費
電力が大となるといった欠点もあった。

（発明が解決しようとする課題） 以上のように、バッファ付き自己ルーティング網を構成
するのに好適な方路情報による優先制御を行うセルスイ
ッチには、セルがバッフ？に蓄積されている時間の上限
を有限値におさえることができないという欠点があった
。また、バッファ付き自己ルーチング網には、セル遅延
時間が大きくなるという欠点もあった。

一方、方路情報による優先制御を行うセルスイッチのバ
ッファとして使用可能な通信バッファ装置には、入力さ
れるセルの持つ優先度によっては、該通信バッファ装置
でセル到着順を保持しているカウンタがオーバーフロー
してしまうといった欠点があった。また、バッファ内の
記憶領域の動作速度が上昇するといりた欠点もありた。

ざらに、セルスイッチはセルスイッチ全体で消費する電
力が大となるといった欠点もあった。

そこで、本発明は、上記同題点を改善し、セル遅延時間
を小さくすることができるセルスイッチを提供すること
を目的とする。

また、セルがバッファに蓄積されている時間の上限を有
限値に抑えることができるセルスイッチを提供すること
を目的とする。

ざら・に、到着順序の保持を行うカウンターがオーバー
フローするようなことがないセルスイッチを提供するこ
とを目的とする。

またさらに、バッファ内の記憶領域の動作速度が上昇せ
ず、消費電力が小さなセルスイッチを提供することを目
的とする。

［発明の構成１ （課題を解決するための手段） 上記目的を達成する本発明のセルスイッチは、複数の入
力通信路のうち一つから方路情報を備えたセルを入力し
、前記方路情報に従って複数の出力通信路のうち一つか
ら出力するセルスイッチにおいて、 前記複数の入力通信路のそれぞれに対応して設けられ、
該入力通信路から入力されるセルを受け取る複数のセル
入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
ル入力手段から入力されるセルを受け取り、一旦蓄積し
ておく複数のセル蓄積手段と、前記複数のセル蓄積手段
に蓄積されているセルの持つ方路情報のコピーを保持し
、該方路情報を参照して前記セル蓄積手段のそれぞれか
ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
該出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
段から出力されるセルを所望の前記セル出力手段へと導
くスイッチ手段とを備え、前記セル蓄積手段は、予め定
められた回数の複数の書き込みサイクルを実行すること
によりひとつのセルを前記セル入力手段から受け取ると
共に、予め定められた回数の複数回の読み出しサイクル
を実行することによりひとつのセルを前記スイッチ手段
に渡すことを特徴とする。

また、２本の入力通信路のうち一つから方路情報を備え
たセルを入力し、前記方路情報に従って複数の出力通信
路のうち一つから出力するセルスイッチにおいて、 前記複数の入力通信路のそれぞれに対応して設けられ・
、該入力通信路から入力されるセルを受け取る複数のセ
ル入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
ル入力手段から入力されるセルを受け取り、一旦蓄積し
ておく複数のセル蓄積手段と、前記複数のセル蓄積手段
に蓄積されているセルの持つ方路情報のコピーを保持し
、該方路情報を参照して前記セル蓄積手段のそれぞれか
ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
該出力通信路にセルを出力する複数のセル出力手段と、 前記転送ｗ４御手段の［１を受け、前記複数のセル蓄積
手段から出力されるセルを所望の前記セル出力手段へと
導くスイッチ手段とを備え、前記セル入力手段は、前記
入力通信路がビット列を転送する並列度をセル蓄積手段
が前記ビット列を入力する並列度に変換するデマルチプ
レクサを含み、 前記セル出力手段は・、前記セル蓄積手段がビット列を
出力する並列度を出力通信路が前記ビット列を転送する
並列度に変換するマルチプレクサを含むことを特徴とす
る。

さらに、２本の入力通信路のうち一つから方路情報を備
えたセルを入力し、前記方路情報に従って複数の出力通
信路のうち一つから出力するセルスイッチにおいて、 前記２本の入力通信路のそれぞれに対応して設けられ、
該入力通信路から入力されるセルを受け取る２個のセル
入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
ル入力手段から入力されるセルを受け取り、一旦蓄積し
ておく２個のセル蓄積手段と、前記複数のセル蓄積手段
に蓄積されているセルの持つ方路情報のコピーを保持し
、該方路情報を参照して前記セル蓄積手段のそれぞれか
ら所定のセルを出力させる転送１ｉ１Ｊ１１手段と、前
記複数の出力通信路のそれぞれに対応して設けられ、該
出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
段から出力されるセルを所望の前記セル出力手段へと導
くスイッチ手段とを備え、前記転送制御手段は少なくと
もトグル動作を行う優先セル蓄積手段表示フリップフロ
ップを含み、前記セル蓄積手段に最も古くから蓄積され
ているセルの向かう出力通信路が一致した時に、前記優
先セル蓄積手段表示フリップフロップの状態に従って前
記ふたつのセル蓄積手段からひとつを選択し、該選択し
たセル蓄積手段に最も古くから蓄積されているセル手段
を出力させ、最も古くから蓄積されているセルを出力し
ないセル蓄積手段からはセルを出力していない出力通信
路に向かうセルを選択して出力させ、その後前記優先セ
ル蓄積手段表示フリップフロップをトグルさせることを
特徴とする。

またさらに、複数の入力通信路のうち一つから方路情報
を備えたセルを入力し、前記方路情報に従って複数の出
力通信路のうち一つから出力するセルスイッチにおいて
、′ 前記複数の入力通信路のそれぞれに対応して設けられ、
該入力通信路から入力されるセルを受け取る複数のセル
入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
ル入力手段から入力されるセルを受け取り、一旦蓄積し
ておく複数のセル蓄積手段と、前記複数のセル蓄積手段
に蓄積されているセルの持つ方路情報のコピーを保持し
、該方路情報を参照して前記セル蓄積手段のそれぞれか
ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
該出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
段から出力されるセルを所望の前記セル出力手段へと導
くスイッチ手段とを備え、前記転送制御手段は、それぞ
れの前記セル蓄積手段がセルを保持する各エントリに対
応して、該エントリがセルを保持しているか否かを保持
するセル蓄積フラグと、該エントリが保持しているセル
が該・セル蓄積手段に到着した順序を保持する到着順カ
ウンタを含むことを特徴とする。

（作用） 本発明によれば、セル蓄積手段が予め定められた複数回
の書き込みサイクルを実行することによりセルを入力す
るので、入力通信路から入力されるセルを、該セルを構
成するビット列の一部がセル蓄積手段に入力された時点
で該セルを出力する候補のセルとすることができ、セル
遅延ＦＲ間を小とすることができる。

また、本発明によれば、バッファの先頭セルがブロッキ
ングしたとき先頭セルを出力することについて、セルス
イッチに含まれるバッファ全てを公平に扱うことができ
るので、方路情報による優先制御を行なうセルスイッチ
において、セルがバッフ？に蓄積されている時間の上限
を有限値に抑えることができる。

さらに、本発明によれば、カウンタによる到着順序の保
持を行うバッファにおいて、優先制御を行った結果出力
されるセルより古（から蓄積されているセルに対応して
設けられたカウンタをデクリメントするので、カウンタ
のオーバーフローを防ぐことができる。

その上、本発明によれば、バッファ内部の記憶領域とし
て書き込みと読み出しが異なるアドレスであれば同時に
実行できる２ボ一トＲＡＭを使用できるので、該記憶領
域の動作速度を上昇させることがない。

さらに、本発明によ・”れば、セル蓄積手段のセルの入
力及びまたはセルの出力が複数回で行われるので、セル
入力手段に含まれるデマルチプレクサ、及びまたは、セ
ル出力手段に含まれるマルチプレクサの長さがセル長よ
り短くなり、さらに、前記マルチプレクサをセルが入力
もしくは出力されているときのみに動作させることがで
きるので、＾速動作を行なうレジスタの数を減少させ、
さらに必要なときのみにマルチプレクサ及びまたはデマ
ルチプレクサを動作さゼるので、消費電力を小とするこ
とができる。

（実施例） 以・下、図面を参照しながら本発明の一実施例について
詳細に説明する。

第１ＦＩＩ４は本発明の一実施例であるセルスイッチの
構成を示すブロック図である。同図に示したセルスイッ
チは２本の入力通信路ＩＡ、ＩＢと２本の出力通信路２
Ａ、２Ｂを収容するバッファ付き多段自己ルーティング
網を構成するのに好適なセルスイッチとなっている。

同図において、３はセルスイッチ、４Ａ、４Ｂは入力通
信路ＩＡ、ＩＢに対応して設けられたセル入力手段、５
Ａ、５Ｂは前記セル入力手段４ａ。

４Ｂに対応して設けられたセル蓄積手段、６は前記複数
のセル蓄積手段５Ａ、５Ｂに蓄積されているセルの持つ
方路情報を保持し、該保持している方路情報を参照して
それぞれのセル蓄積手段５Ａ。

５Ｂから出力すべきセルを指定し、所定のセル蓄積手段
５Ａ、５Ｂから所定のセルを出力させる転送制御手段で
ある。また、７Ａ、７Ｂはセルスイッチ３の収容してい
る複数の出力通信路２Ａ、２Ｂのそれぞれに対応して設
けられ、それぞれの出力通信路２Ａ、２Ｂにセルを出力
するセル出力手段。８は前記転送制御手段６の制御を受
け、前記セル蓄積手段５Ａ、５Ｂから出力されたセルを
所望のセル出力手段７Ａ、７Ｂへと導くスイッチ手段で
ある。

前記セルを蓄積手段５Ａ、５Ｂは、予め定められた個数
のセルを蓄積できる記憶１１ｉ１９を持つ。

この記憶領域９には、該セル蓄積手段５Ａ、５Ｂが１回
の書き込み及びまたは読み出しサイクルにより書き込み
及びまたは読み出し可能な単位ごとにアドレスが付けら
れ、該アドレスによってセル蓄積手段５Ａ、５Ｂの書き
込み及びまたは読み出し領域が指定される。このような
記憶領域９は、例えばＬＳＩ技術を用いた半導体メモリ
により容易に実現できる。

前記セル蓄積手段５Ａ、５Ｂは予め定められた回数の書
き込みサイクルを実行することにより、一つのセルを入
力することを特徴とする。これは、該セル蓄積手段５Ａ
、５Ｂが１回の書き込みサイクルによって入力できるピ
ット幅をセル１０を構成するビット列の長さよりも短く
していることと等価である。セル１０を入力する際には
、該セル１０を入力する複数回の書き込みサイクルに対
して連続したアドレスを与えるものとする。

また、本例のセル蓄積手段５Ａ、５Ｂは予め定められた
回数の複数回の読み出しサイクルを実行することにより
、ひとつのセル１０を出力することを特徴とする。これ
は、該セル蓄積手段が１回の読み出しサイクルによって
出力できるピット幅をセル１０を構成するビット列の長
さよりも短くしていることと等価である。セル１０を出
力する際には、該セル１０を出力する複数回の読み出し
サイクルに対して連続したアドレスを与えるものとする
。

以上述べたようにセルの入力及びまたは出力を行うと、
前記セル蓄積手段５Ａ、５Ｂの記憶領域９上でのセル１
０の指定またはセル１０を１き込む領域の指定は、一つ
のセル１０を保持している連続したアドレスに対して新
たな識別子を導入することにより行うことガできる。該
連続したアドレスに対して導入する新たな識別子をエン
トリと呼ぶ。例えば、アドレスが２進数により表現され
る良く知られているＬＳ　ＩＶＬ術による半導体メモリ
を記憶領域として使用し、さらに読み出しサイクル及び
または書き込みサイクルの回数を２のべき数の中から選
択するならば、記憶領域に与えるアドレス信号の内いく
つかに前記エントリを指定するためのビット列を与え、
エントリを指定するために使用したアドレス信号の残り
のアドレス信号に、一つのセルの入力及びまたは出力が
開始された時点でクリアされ、一つのセルを入力及びま
たは出力するために行なわれる複数回の■き込みサイク
ル及びまたは読み出しサイクルごとにインクリメントさ
れるカウンタにより発生させられるビット列を与えるこ
とにより、前記記憶領域９に与えるアドレス信号を作成
することもできる。

入力通信路１Ａもしくは、１Ｂより入力されるセル１０
は、対応するセル入力手段４Ａ、４Ｂを通過してセル蓄
積手段５Ａ、５Ｂへと蓄積される。

セル入力手段４Ａ、４Ｂは前記入力通信路ＩＡ。

１Ｂがビット列を転送する並列度を、セル蓄積手段５Ａ
、５Ｂが前記ビット列を入力する並列度に変換−するデ
マルチプレクサ１１を含み、セル蓄積手段５Ａ、５Ｂの
連続する複数の書き込みサイクルをとらえてセル１０の
ビット列をセル蓄積手段５Ａ、５Ｂに書き込むと共に、
入力しているセル１０の持つ方路情報のうち、自己ルー
ティング機能により要求されるところの該セルスイッチ
３を含むスイッチ網の中での該セルスイッチ３の位置に
よって指定されるビットを転送制御手段６に渡す。

前記転送制御手段６は、それぞれのセル蓄積手段５Ａ、
５Ｂでのセルの蓄積状況を把握しており、それぞれのセ
ル入力手段４Ａ、４Ｂから新たにセル１０が入力される
とき、新たに入力されるセル１０を書き込む蓄積手段５
Ａ、５Ｂのエントリを決める。また、該転送制御手段６
は、それぞれのセル入力手段４Ａ、４Ｂからのセル入力
時に渡される方路情報を記憶部１２に蓄積しており、セ
ル出力時に出力するためのセル蓄積手段５Ａ、５Ｂのエ
ントリを決める。さらに、該転送制御手段６は、それぞ
れのセル蓄積手段５Ａ、５Ｂからのセル１０の出力の開
始タイミングを決定する。これは、ある転送制御手段６
を含むセルスイッチ３がセル１０を出力する先のセル蓄
積手段（５Ａ、５Ｂ）の状態を見て決めることが望まし
い。すなわち、該転送制御手段６は、出力光のセル蓄積
手段（５Ａ、５Ｂ）が新たにセル１０を幽き込むことの
できるエントリがある場合のみ該出力光のセル蓄積手段
（５Ａ、５Ｂ）へセル１０を出力′ケるようにセル蓄積
手段５Ａ、５Ｂを制御する。

これは、出力光のセル蓄積手段（５Ａ、５Ｂ）に新らた
にセル１０を蓄積可能なエントリがあることを、該出力
光のセル蓄積手段（５Ａ、５Ｂ）をＵ御する転送１Ｉｊ
ｉ１１手段（６）が、該転送制御手段（６）が出力する
レディ信号をアクティブにすることで表現し、該レディ
信号を出力通信路２Ａ。

２Ｂを通じてセル出力先の転送制御手段６が参照するこ
とにより可能になる。

さらに、前記転送制御手段６においては、前記入力通信
路ＩＡ、ＩＢから入力されるセル１０を、該セル１０の
持つ方路情報が前記セル蓄積手段５Ａ、５Ｂに入力され
た時点から出力する候補のセルとしてもよい。このこと
により、前記セル蓄積手段５Ａ、５Ｂに他のセル１０が
保持されていなかった場合には、セル１０を一旦全てセ
ル蓄積手段５Ａ、５Ｂに入力したのち出力することに比
べ、セル遅延時間を小とすることができる。

前記スイッチ手段８は、ふたつのセル蓄積手段５Ａ、５
Ｂから出力されるセル１０を構成するビット列を所望の
セル出力手段７Ａ、７Ｂへと転送制御手段６のＩ制御を
受けながら導く働きを行う。

該スイッチ手段８は、セル蓄積手段５Ａ、５Ｂが一つの
出力サイクルで出力するビット列の並列度を、同時にス
イッチングできるように並列に構成されたクロスバスイ
ッチで構成される。良く知られているように、このクロ
スバスイッチは、例えば２本の入力信号線と２本の出力
信号線を直行させ、これらの入力信号戸田力信号線が交
わった点に入力信号線から出力信号線に信号を導くスイ
ッチを置き、該スイッチの開閉を外部から制御可能とす
ることによって構成可能である。これを複数国設けるこ
とによってセル蓄積手段が出力するビット列の並列度を
同時にスイッチング可能とすることができる。

セル出力手段７Ａ、７Ｂは、前記セル蓄積手段５Ａ、５
Ｂがビット列を出力する並列度を、前記出力通信路２Ａ
、２Ｂが前記ビット列を転送する並列度に変換するため
のマルチプレクサを含み、セル蓄積手段５Ａ、５Ｂが連
続して出力するセル１０を途切ることな（出力通信路２
Ａ、２Ｂに送り出す。

セル入力手段４Ａ、４Ｂの含むデマルチプレクサ１１と
セル出力手段７Ａ、７Ｂの含むマルチプレクサ１３の構
成例を第２図（ａ）、（ｂ）に示す。

両図において、ＦＦＧ、ｔＤタイプのフリップフロップ
、Ｓ王は２人力１出力のセレクタである。

第２図（ａ）は直列−並列変換シフトレジスタとして、
第３図は並列−直列変換シフトレジスタとして既知であ
る構成である。これらのシフトレジスタを入力通信路１
Ａ、１Ｂまたは出力通信路２Ａ、２Ｂがビット列を転送
する並列度と等しい数準備することによりマルチプレク
サ１１もしくはデマルチプレクサ１３を構成することが
可能である。

ここで、これらのシフトレジスタを構成するレジスタに
は、入力通信路ＩＡ、１Ｂもしくは出力通信路２Ａ、２
Ｂで転送されるビット列をサンプル可能なりロックがビ
ットクロックとして与えられる。例えば現在考えられて
いる１５０ＭｂｐｓというＵＮＩのインタフェース速度
を持つＢ−ＩＳＤＮ網で、入力通信路１Ａ、１Ｂもしく
は出力通信路２Ａ、２Ｂがビット列を転送する並列度が
１、すなわち完全にシリアルでビット列を転送する場合
には、１５０ＭＨ２という周波数を持つクロックが与え
られることになる。

本例のセルスイッチ３の消費電力の大部分は、前記マル
チプレクサ１１もしくはデマルチプレクサ１３である。

ここで該マルチプレクサ１１及びまたはマルチプレクサ
１３を構成しているときレジスタに与えるビットクロッ
クを、セル１０が入力または出力されていないときは与
えないことにすると、これらのレジスタはセルが入力さ
れている間のみしか動作しない。すなわち、デマルチプ
レクサ１１及びまたはマルチプレクサ１３をセル１０が
到着しているときまたはセル１０が出力されているとき
のみ動作させることができる。このことにより、本例の
セルスイッチ３は消費電力を低減することができる。こ
れは、デマルチプレクサ１１／マルチプレクサ１３の構
成が第２図（ａ）（ｂ）に示すものと別の構成、例えば
、セレクタとカウンタを組み合せたようなものであって
も有効である。

さらに本例のセルスイッチ３においては、スイッチ手段
８並びにセル出力手段７Ａ、７Ｂ内にセルを一つ以上蓄
積することができないので、ふたつのセル蓄積手段５Ａ
、５Ｂからのセル出力は同時に開始されることが望まし
い。

また、本例のセルスイッチ３では、前記セル蓄積手段−
５Ａ、５Ｂに対して同時にセル１０の入力と出力が起こ
る可能性がある。しかしながら、出力されるセル１０は
セル入力手段４Ａ、４Ｂによってセル蓄積手段５Ａ、５
Ｂに入力されたセル１０の中から転送制御手段６が選択
するので、セル蓄積手段５Ａ、５Ｂのセル１０の入力速
度と該セル蓄積手段５Ａ、５Ｂからのセル１０の出力速
度が等しい場合、またはセル１０の入力速度がセルの出
力速度より早い場合は、同じアドレスに対する礪き込み
サイクルと読み出しサイクルが発生することはない。

このため、本例のセルスイッチ３では、前記セル蓄積手
段５Ａ、５Ｂに含まれる記憶領域９として、異なるアド
レスに対するデータ入力とデータ出力とを同時に実行す
ることができる２ボ一トＲＡＭとして既知であるＬＳＩ
技術による半導体メモリを使用するとよい。このように
２ボ一トＲＡＭを使用することにより書き込みまたは読
み出しサイクルを不必要に高速にする必要はなくなる。

セル１０の入力速度が出力速度より遅い場合は本例によ
るセルスイッチ３の場合に同じアドレスに対する書き込
みサイクルと読み出しサイクルが発生する可能性がある
。この欠点は、セル１０の入出力の複数の書き込みまた
は読み出しサイクルに分割し、一つのセル１０の入力終
了を待たずに該セル１０の出力開始が可能であるように
構成したことが原因である。しかしながら、セルの入出
力を複数の會き込みまたは読み出しサイクルに分割した
ことにより、前述のように入力通信路ＩＡ。

１Ｂから入力されるセル１０を、該セル１０の持つ方路
情報が前記セル蓄積手段５Ａ、５Ｂに入力された時点か
ら出力するセル１０の候補とすることによって、該セル
スイッチ３内での遅延時間を減少する効果を得ることが
できるので、本例ではセル１０の入出力を複数の書き込
みまたは読み出しサイクルに分割することにしている。

　セル蓄積手段５Ａ、５Ｂへのセル１０の入力速度がセ
ル蓄積手段からのセルの出力速度より遅い場合、すなわ
ち該セルスイッチ３の入力通信路ＩＡ、１Ｂでのセル転
送速度が出力通信路２Ａ、２Ｂでのセル速度より遅い場
合には、該セルスイッチ３の入力部に速度変換のための
デュアルバッファを準備するーことにより、該セルスイ
ッチ３へのセル１０の入力速度を等しくすることができ
るので、この欠点は容易に回避することができる。

または、入力通信路１Ａ、ＩＢから入力されるセル１０
を該セル１０の持つ方路情報が前記セル蓄積手段５Ａ、
５Ｂに入力された時点からではな（、該セル１０の入力
が終了した時点から出力するセル１０の候補とすること
によっても衝突回避可能である。出力するセル１０の候
補とする時点をセルスイッチ４３が選択できるとなおよ
い。

次に、前記転送制御手段６で行われる出力セルの選択の
原理について説明する。

第３図に示すように、前記転送制御手段６は、少なくと
も、それぞれセル′ｔＩ積手段５Ａ、５Ｂがセル１０を
保持するエントリ１４に対応して、該エントリ１４がセ
ル１０を保持しているか否かを保持するセル蓄積フラグ
１５と、該エントリ１４が保持しているセル１０が該セ
ル蓄積手段５Ａ。

５Ｂに到着した順序を保持する到着順カウンタ１６、さ
らに該エントリ１４が保持しているセル１０の方路情報
を保持する方路情報レジスタ１７とを含んでいる。

セル入力時には、セル入力手段４Ａ、４Ｂから入力され
ているセル１０の持つ方路情報の内の１ビツトが入力さ
れたとき、該１ビツトは方路情報レジスタ１７に入力さ
れる。該方路情報レジスタ１７は、ここでは１ビツトの
情報を保持づるレジスタである。さらに一般的に言うと
、該方路情報レジスタ１７は、セルスイッチ３の収容し
ている出力通信路Ｎの底が２である対数を越える最も小
さな整数に等しいビット長を持つビット列の長さを持て
ばよい。

セル入力時には該入力されているセル１０の保持される
セル蓄積手段５Ａ、５Ｂのエントリ１４に対応する方路
情報レジスタ１７の設定と同時に、該エントリに対応す
るセル蓄積フラグ１５がセットされる。その後、該セル
１０が入力されているセル蓄積手段５Ａ、５Ｂに対応す
る到着順カウンタ１６−の内、対応するセル蓄積フラグ
１５がセットされているものをインクリメントする。

一方、セル出力時には、セル１０が出力されたエントリ
１４に対応する、到着順カウンタ１６の保持している値
より大きな値を保持しているセル１０が出力されたセル
蓄積手段５Ａ、５Ｂに対応する到着順カウンタ１６をデ
クリメントする。その後、セル１０が出力されたエント
リ１４に対応する到着順カウンタ１６を０にリセットし
、かつ、エントリ１４に対応するセル蓄積フラグ１５を
リセットする。

以上の様に到着順カウンタ１６の保持する値を変化させ
ることにより、前記セル蓄積手段５Ａ。

５Ｂに蓄積されているセル１０の到着順が到着順カウン
タ１６の保持する値に反映されることになる。保持する
値が最も大きな到着順カウンタ１６に対応するエントリ
１４に蓄積されるセル１０が最も古くから蓄積されてい
るセルである。ここで、セル出力時に、方路情報による
優先順位により、最も古くから蓄積され゛ているセル以
外のセル１０が出力された場合、出力されたセルより古
くから蓄積されているセル１０に対応する到着順カウン
タ１６をデクリメントするので、前述の特開昭６３−６
４０５６８において開示した通信バッファ装置の構成よ
りは複雑な構成が必要になるが、到着順を保持するカウ
ンタ１６がオーバーフローしないという利点がある。

前記転送制御手段６は、それぞれのセル蓄積手段５Ａ、
５Ｂから出力させるセル１０として、それぞれのセル蓄
積手段５Ａ、５Ｂ毎に、対応する到着順カウンタ１６の
内、保持する値が最も大きなものに対応するエントリ１
４に蓄積されているセル１０を選択しようとする。ここ
で、これらのふたつのセル１０の向かう方路を、方路情
報レジスタ１７の値を参照し、もし一致していたなら、
次に述べる手順により、それぞれのセル蓄積手段５Ａ、
５Ｂから出力するセル１０を決定する。

ここで、一方の出力通信路２Ａに向かうセルをＵ１他方
の出力通信路２Ｂに向かうセルをＤで表わすことにする
と、前記転送制御手段６は第４図に示すように両セル蓄
積手段５Ａ、５Ｂの先頭セルＵまたはＤが同一であるこ
とでブロッキングを判別する。

そして、ブロッキングが判別されると、少なくともトグ
ル動作を行う優先セル蓄積手段表示フリップ７Ｏツブ１
８をトグルさせることにより、両セル蓄積手段５Ａ、５
Ｂに蓄積されている同一出力通信路２Ａまたは２Ｂ方向
に向かうセルＵ（またはＤ）を交互に順次出力させる。

このとき、−方何のセル蓄積手段が一方向に向かうセル
ＵまたはＤを出力している間、他方側のセル蓄積手段５
Ａまたは５Ｂからは他方向に向かうセルＤまたはＵを出
力させることができる。

さらに、両セル蓄積手段５Ａまたは５Ｂの先頭セルの方
路がそれぞれ異なる場合には、前記フリップフロップ１
８をトグル動作させることなく、通常通り並列的にセル
ＵまたはＤを出力させるものである。

以上により、バッファの先頭セルがブロッキングしたと
き先頭セルを出力することについて、セルスイッチ３に
含まれるバッファ全てを公平に扱うことができるので、
方路情報による優先制御を行うセルスイッチにおいて、
セルがバッファに蓄積されている時間の上限を有限値に
抑えることができる。

本発明は上記実施例に限定されるものではなく、本発明
の要旨を逸脱しない範囲で種々変形して実施できる。

［発明の効果］ 以上の通り、本発明は特許請求の範囲に記載の通りのセ
ルスイッチであるのでセル遅延時間を小さくすることが
できる。また、セルがバッファに蓄積されている時間の
上限を有限値に抑えることができる。さらに、セルの到
着順序の保持を行うカウンタがオーバーフローするよう
なことがない。

【図面の簡単な説明】

第１−図は本発明の一実施例に係るセルスイッチの構成
を示すブロック図、第２図（ａ）、（ｂ）はいずれも上
記実施例のデマルチプレクサ及びマルチプレクサの構成
例を示す回路図、第３図はセル蓄積方式の説明図、第４
図はセル出力方式の説明図である。 ＩＡ、１Ｂ・・・入力通信路 ２Ａ、２Ｂ・・・出力通信路 ３・・・セルスイッチ ４Ａ、４Ｂ・・・セル入力手段 ５Ａ、５Ｂ・・・セル蓄積手段 ６・・・転送制御手段 ７Δ、７Ｂ・・・セル出力手段 ８・・・スイッチ手段 ９・・・記録領域 ０・・・セル ト・・デマルチプレクサ ２・・・記憶部 ３・・・マルチプレクサ ４・・・エントリ ５・・・セル蓄積フラグ ６・・・カウンタ ７・・・方路情報レジスタ 第３　図 ■埋入−ｆ田上ミ　好秀和 第４　図

Claims (4)

【特許請求の範囲】
1. （１）複数の入力通信路のうち一つから方路情報を備え
   たセルを入力し、前記方路情報に従つて複数の出力通信
   路のうち一つから出力するセルスイッチにおいて、 前記複数の入力通信路のそれぞれに対応して設けられ、
   該入力通信路から入力されるセルを受け取る複数のセル
   入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
   ル入力手段から入力されるセルを受け取り、一旦蓄積し
   ておく複数のセル蓄積手段と、前記複数のセル蓄積手段
   に蓄積されているセルの持つ方路情報のコピーを保持し
   、該方路情報を参照して前記セル蓄積手段のそれぞれか
   ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
   該出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
   段から出力されるセルを所望の前記セル出力手段へと導
   くスイッチ手段とを備え、 前記セル蓄積手段は、予め定められた回数の複数の書き
   込みサイクルを実行することによりひとつのセルを前記
   セル入力手段から受け取ると共に、予め定められた回数
   の複数回の読み出しサイクルを実行することによりひと
   つのセル前記スイッチ手段に渡すことを特徴とするセル
   スイッチ。
2. （２）複数の入力通信路のうち一つから方路情報を備え
   たセルを入力し、前記方路情報に従って複数の出力通信
   路のうち一つから出力するセルスイッチにおいて、 前記複数の入力通信路のそれぞれに対応して設けられ、
   該入力通信路から入力されるセルを受け取る複数のセル
   入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
   ル入力手段から入力されるセルを受け取り、一旦蓄積し
   ておく複数のセル蓄積手段と、前記複数のセル蓄積手段
   に蓄積されているセルの持つ方路情報のコピーを保持し
   、該方路情報を参照して前記セル蓄積手段のそれぞれか
   ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
   該出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
   段から出力されるセルを所望の前記セル出力手段へと導
   くスイッチ手段とを備え、 前記セル入力手段は、前記入力通信路がビット列を転送
   する並列度をセル蓄積手段が前記ビット列を入力する並
   列度に変換するデマルチプレクサを含み、 前記セル出力手段は、前記セル蓄積手段がビット列を出
   力する並列度を出力通信路が前記ビット列を転送する並
   列度に変換するマルチプレクサを含むことを特徴とする
   セルスイッチ。
3. （３）２本の入力通信路のうち一つから方路情報を備え
   たセルを入力し、前記方路情報に従って複数の出力通信
   路のうち一つから出力するセルスイッチにおいて、 前記２本の入力通信路のそれぞれに対応して設けられ、
   該入力通信路から入力されるセルを受け取る２個のセル
   入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
   ル入力手段から入力されるセルを受け取り、一旦蓄積し
   ておく２個のセル蓄積手段と、前記複数のセル蓄積手段
   に蓄積されているセルの持つ方路情報のコピーを保持し
   、該方路情報を参照して前記セル蓄積手段のそれぞれか
   ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
   該出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
   段から出力されるセルを所望の前記セル出力手段へと導
   くスイッチ手段とを備え、 前記転送制御手段は少なくともトグル動作を行う優先セ
   ル蓄積手段表示フリップフロップを含み、前記セル蓄積
   手段に最も古くから蓄積されているセルの向かう出力通
   信路が一致した時に、前記優先セル蓄積手段表示フリッ
   プフロップの状態に従って前記ふたつのセル蓄積手段か
   らひとつを選択し、該選択したセル蓄積手段に最も古く
   から蓄積されているセルを出力させ、最も古くから蓄積
   されているセルを出力しないセル蓄積手段からはセルを
   出力していない出力通信路に向かうセルを選択して出力
   させ、その後前記優先セル蓄積手段表示フリップフロッ
   プをトグルさせることを特徴とするセルスイッチ。
4. （４）複数の入力通信路のうち一つから方路情報を備え
   たセルを入力し、前記方路情報に従って複数の出力通信
   路のうち一つから出力するセルスイッチにおいて、 前記複数の入力通信路のそれぞれに対応して設けられ、
   該入力通信路から入力されるセルを受け取る複数のセル
   入力手段と、 前記セル入力手段のそれぞれに対応して設けられ、該セ
   ル入力手段から入力されるセルを受け取り、一旦蓄積し
   ておく複数のセル蓄積手段と、前記複数のセル蓄積手段
   に蓄積されているセルの持つ方路情報のコピーを保持し
   、該方路情報を参照して前記セル蓄積手段のそれぞれか
   ら所定のセルを出力させる転送制御手段と、 前記複数の出力通信路のそれぞれに対応して設けられ、
   該出力通信路にセルを出力する複数のセル出力手段と、 前記転送制御手段の制御を受け、前記複数のセル蓄積手
   段から出力されるセルを所望の前記セル出力手段へと導
   くスイッチ手段とを備え、 前記転送制御手段は、それぞれの前記セル蓄積手段がセ
   ルを保持する各エントリに対応して、該エントリがセル
   を保持しているか否かを保持するセル蓄積フラグと、該
   エントリが保持しているセルが該セル蓄積手段に到着し
   た順序を保持する到着順カウンタを含むことを特徴とす
   るセルスイッチ。