JP3511976B2 - パケットスイッチ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変長パケットを
固定長パケット（以下、セルと記す）に分割してスイッ
チングするパケットスイッチ装置に関する。

【０００２】

【従来の技術】通常、パケットスイッチ装置において
は、例えば、特開平０２−６７０４５号公報に示される
ように、入力インタフェースからのデ−タをパラレル展
開して複数のスイッチブロックに送出し、また、回線設
定を行うスケジュ−ラ部は全スイッチブロックを同時動
作させるといった構成がある。

【０００３】例えば、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ
Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）では、１５０
Ｍｂｐｓの速度を基準として、６００Ｍｂｐｓ、２.４
Ｇｂｐｓのハイアラ−キとなっている。このように、速
度Ｎ（例えば１５０Ｍｂｐｓ）を基準として速度４Ｎ
（例えば６００Ｍｂｐｓ）、速度１６Ｎ（例えば２．４
Ｇｂｐｓ）というような関係にあるインタフェースのう
ち、例えば、速度Ｎに相当する（以下、Ｎ相当と記す）
インタフェースのみを収容する場合、速度４Ｎに相当す
る（以下、４Ｎ相当と記す）インタフェースを収容する
場合、Ｎ相当と４Ｎ相当の両方のインタフェースを混在
して収容する場合のいずれの場合でも、収容するインタ
フェースの種別に関係なく、Ｎ相当の能力を有するスイ
ッチブロックをフル実装（この場合は４ブロック）する
必要がある。このように従来のパケットスイッチ装置に
は、次ぎのような問題点がある。

【０００４】第一の問題点は、収容するインタフェース
種別に関わらずスイッチブロックをフル実装する必要が
あることである。これは、パラレル展開した主信号デ−
タを全スイッチブロックに送出し、スケジュ−ラ部によ
り全スイッチブロックを同時動作させる構成となってい
て、どのような速度のインタフェースを収容する場合で
もスイッチブロックをフル実装する必要があることによ
るものである。

【０００５】第二の問題点は、スイッチブロックを拡張
するにつれてセルのサイズが大きくなり、セルの転送効
率の悪化を招くことである。これは、セルを転送するた
めに使用するスイッチブロックの数だけのパラレル展開
をする必要があり、スイッチブロックの使用数を多くす
れば、それに伴いセルのサイズも大きくなることによる
ものである。

【０００６】以上述べたように、従来のパケットスイッ
チ装置においては、収容するインタフェースの種別に対
応してスイッチブロックを段階的に拡張することができ
ない、また、スイッチブロックを拡張するにつれてセル
の転送効率が悪化するという問題があった。

【０００７】

【発明が解決しようとする課題】本発明は、上記の問題
に鑑みてなされたもので、受信した可変長パケットをセ
ルに分割してスイッチングするパケットスイッチ装置に
おいて、Ｎ相当のインタフェースのみを収容する場合に
はスイッチブロックを１ブロック実装するのみで動作可
能であり、４Ｎ相当のインタフェースを混在させる場合
のみ、同一構成のスイッチを４ブロック実装することで
構成できる、段階的なスイッチブロックの拡張が可能な
パケットスイッチ装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、複数の入力回線と複数
の出力回線とを収容し、前記入力回線からの可変長パケ
ットをアドレス情報に基づいてスイッチングして所定の
前記出力回線に出力するパケットスイッチ装置におい
て、前記可変長パケットを固定長パケットに分割して宛
て先ごとに複数のキューに一時蓄積し、前記キューから
固定長パケットを取り出し、前記固定長パケットの先着
順に送出対象ポートの若番から割り当てて、スケジュー
リング手段により指定された一以上のスイッチング手段
に出力する入力インタフェース手段と、前記入力インタ
フェース手段からの要求に基づいて固定長パケットをス
イッチングするためのスケジューリングを行う前記スケ
ジューリング手段と、前記入力インタフェース手段から
入力ポートに入力された前記固定長パケットを前記スケ
ジューリング手段により指定された出力ポートにスイッ
チングする一以上のスイッチング手段と、前記スイッチ
ング手段から出力され入力ポートに入力された有効な前
記固定長パケットを取り込み、可変長パケットに組み立
てて前記所定の出力回線に出力する出力インタフェース
手段とを具備してなることを特徴とする。

【０００９】請求項２に記載の発明は、複数の入力回線
と複数の出力回線とを収容し、前記入力回線からの可変
長パケットをアドレス情報に基づいてスイッチングして
所定の前記出力回線に出力するパケットスイッチ装置に
おいて、前記可変長パケットを固定長パケットに分割し
て宛て先ごとに管理し、指定されたスイッチング手段に
出力する入力インタフェース手段と、前記入力インタフ
ェース手段からの要求に基づいてスイッチング手段毎に
スケジューリング処理を行い、スケジューリング結果に
基づいて前記入力インタフェース手段に対して前記固定
長パケットを出力するスイッチング手段を指定するとと
もに、前記スイッチング手段に対してスイッチングする
入力ポートと出力ポートを指定するスケジューリング手
段と、前記入力インタフェース手段から入力ポートに入
力された前記固定長パケットを前記スケジューリング手
段により指定された出力ポートにスイッチングする一以
上の前記スイッチング手段と、前記スイッチング手段か
ら出力され入力ポートに入力された有効な前記固定長パ
ケットを取り込み、可変長パケットに組み立てて前記所
定の出力回線に出力する出力インタフェース手段とを具
備してなることを特徴とする。

【００１０】請求項３に記載の発明は、複数の入力回線
と複数の出力回線とを収容し、前記入力回線からの可変
長パケットをアドレス情報に基づいてスイッチングして
所定の前記出力回線に出力するパケットスイッチ装置に
おいて、前記可変長パケットを固定長パケットに分割し
て宛て先ごとに管理し、指定されたスイッチング手段に
出力する入力インタフェース手段と、前記入力インタフ
ェース手段からの要求に基づいて固定長パケットをスイ
ッチングするためのスケジューリングを行うスケジュー
リング手段と、前記入力インタフェース手段から入力ポ
ートに入力された前記固定長パケットを前記スケジュー
リング手段により指定された出力ポートにスイッチング
する一以上のスイッチング手段と、前記スイッチング手
段から出力され入力ポートに入力された有効な前記固定
長パケットを取り込み、可変長パケットに組み立てて前
記所定の出力回線に出力する出力インタフェース手段で
あって、入力ポートに同時に到着した複数の固定長パケ
ットが同一の前記入力インタフェース手段からの固定長
パケットである場合には若番の入力ポートの固定長パケ
ットを先にキューイングすることで固定長パケットの順
序を管理する出力インタフェース手段とを具備してなる
ことを特徴とする。

【００１１】

【００１２】

【００１３】

【発明の実施の形態】以下、本発明の実施の形態による
パケットスイッチ装置を図１を参照して説明する。図１
は同実施の形態によるパケットスイッチ装置の構成を示
すブロック図である。図１において、パケットスイッチ
装置は入力インタフェース部１−１〜１−ｎ、出力イン
タフェース部２−２〜２−ｎ、スイッチブロック（以
下、ＳＷと記す）３−１〜３−４、スケジューラ部４か
ら構成される。

【００１４】入力インタフェース部１−１〜１−ｎは、
入力側回線を収容し、受信した可変長パケットをスイッ
チング単位であるセルに分割して宛て先毎（すなわち、
出力インタフェース部２−１〜２−ｎ毎）に管理し、こ
の管理状態をもとにスケジュ−ラ部４との間で送出する
セルを決定するためのリクエスト７−１の送信処理やＡ
ｃｋ７−２の受信処理、スイッチ３−１〜３−４へ主信
号デ−タ５としてセルを送出する。出力インタフェース
部２−１〜２−ｎは、ＳＷ３−１〜３−４から主信号デ
−タ６としてセルを受信し、セルをパケットに再構成し
て出力側回線に送出する。

【００１５】ＳＷ３−１〜３−４は、スケジュ−ラ部４
からＳＷごとに接続情報８を受信し、この接続情報に基
づいて入力ポートから入力される主信号デ−タ５のスイ
ッチングを行い、所定の出力ポ−トに主信号デ−タ６を
出力するｎ×ｎスイッチブロックである。スケジュ−ラ
部４は、入力インタフェース部１−１〜１−ｎからのリ
クエスト７−１をもとにＳＷ３−１〜３−４の各入力ポ
−トと出力ポートの間の接続情報を生成し、入力インタ
フェース部１−１〜１−ｎにＡｃｋ７−２を送出すると
ともに、ＳＷ３−１〜３−４に接続情報８を送出する。

【００１６】次に、図１の各信号について説明する。主
信号デ−タ５は、入力インタフェース部１−１〜１−ｎ
から出力され、ＳＷ３−１〜３−４の入力ポートに送ら
れる。この主信号デ−タ５は、１本あたりＮ相当のデー
タ速度であり、入力インタフェース部１−１〜１−ｎが
Ｎ相当のインタフェースを収容する場合は４本の主信号
デ−タラインのうちのいずれか１本のみを使用し、４Ｎ
相当のインタフェースを収容する場合は４本とも使用す
る。主信号デ−タ６は、ＳＷ３−１〜３−４から出力さ
れ、出力インタフェース部２−１〜２−ｎの入力ポート
に送られる。この主信号デ−タ６は、１本あたりＮ相当
のデータ速度であり、出力インタフェース部２−１〜２
−ｎがＮ相当の場合は４本の主信号デ−タラインのうち
のいずれか１本のみ使用し、４Ｎ相当の場合は４本とも
使用する。

【００１７】リクエストの信号７−１は、入力インタフ
ェース部１−１〜１−ｎがスケジュ−ラ部４に対してセ
ルの宛て先となる出力インタフェース部の番号２−１〜
２−ｎを示してセル単位に主信号データ５の送出要求を
行う信号であり、入力インタフェース部１−１〜１−ｎ
がＮ相当のインタフェースを収容する場合は、リクエス
トを最大１個、入力インタフェース部１−１〜１−ｎが
４Ｎ相当のインタフェースを収容する場合は、リクエス
トを最大４個を同時に送出することができる。Ａｃｋ７
−２は、スケジュ−ラ部４が受信したリクエスト７−１
で示された出力インタフェース部の番号２−１〜２−ｎ
をもとにＳＷ３−１〜３−４のそれぞれの入力ポ−トと
出力ポ−ト間の接続を決定し、入力インタフェース部１
−１〜１−ｎに対して宛て先となるＳＷの番号３−１〜
３−４と出力インタフェース部の番号２−１〜２−ｎを
示し、どのＳＷにどの出力インタフェース部宛てのセル
を出力するかを指示する信号であり、入力インタフェー
ス部１−１〜１−ｎがＮ相当のインタフェースを収容す
る場合は、Ａｃｋを最大１個、入力インタフェース部１
−１〜１−ｎが４Ｎ相当のインタフェースを収容する場
合は、Ａｃｋを最大４個を同時に受信することができ
る。接続情報８は、ＳＷ３−１〜３−４でスイッチング
すべき各入力ポ−トと出力ポ−トとの対応を示し、スケ
ジュ−ラ部４で生成されＳＷ３−１〜３−４へ送出され
る情報である。

【００１８】次に、図２を参照して図１の入力インタフ
ェース部１−１〜１−ｎの主要部分の構成を説明する。
図２は、Ｎ相当のインタフェースを収容する図１に示し
た入力インタフェース部１−１〜１−ｎにおけるＳＷ３
−１〜３−４、スケジュ−ラ部４との間のインタフェー
スを行う処理ブロックの構成を示す図である（宛て先解
決処理等は除く）。図２において、９はセル分割部、１
０はメモリ部、１１はスケジューラインタフェース部で
ある。

【００１９】セル分割部９は、入力されたパケット１３
をスイッチング単位であるセルに分割し、セルの宛て先
情報１５をスケジュ−ラインタフェース部１１へ、セル
１４に有効であることを示す情報を付加してメモリ部１
０へ送出する。メモリ部１０は、スケジュ−ラインタフ
ェース部１１により管理され、セル１４がＳＷ３−１〜
３−４に出力されるまで一時蓄積するためのメモリであ
り、宛て先毎（出力インタフェース部２−１〜２−ｎ
毎）に１つのキューを構成してセルを格納する。

【００２０】スケジュ−ラインタフェース部１１は、セ
ルの宛て先情報１５をもとにメモリ部１０に対してセル
書き込み信号１６を送出する。また、スケジューライン
タフェース部１１は、宛て先毎にセルの蓄積数を管理
し、セルの蓄積状態によりスケジュ−ラ部４に対してリ
クエスト７−１を送出し、Ａｃｋ７−２を受信する。さ
らに、スケジューラインタフェース部１１は、受信した
Ａｃｋ７−２によって指定された出力インタフェース部
の番号２−１〜２−ｎから送出するセルを決定し、メモ
リ部１０に対して読み出し信号１７を送出する。これに
より、メモリ部１０の該当するキューから該当するＳＷ
へセルが送出される。

【００２１】次に、図３を参照して４Ｎ相当のインタフ
ェースを収容する場合の入力インタフェース部の主要部
分の構成を詳細に説明する。図３は、４Ｎ相当のインタ
フェースを収容する入力インタフェース部１−１〜１−
ｎにおけるＳＷ３−１〜３−４、スケジュ−ラ部４との
間のインタフェースを行う処理ブロックである（宛て先
解決処理等は除く）。図３の基本的な構成は図２に示し
た構成と同様であるが、次ぎの点が異なる。

【００２２】４Ｎ相当のインタフェース部は、最高で４
セルを同時に出力できるようにするため、メモリ部２１
は最高４セルを同時に読み出せるように宛て先毎（出力
インタフェース部２−１〜２−ｎ毎）に４つのキューで
構成されている。また、スケジュ−ラインタフェース部
１１は、スケジュ−ラ部４からのＡｃｋ７−２により指
定された宛て先となる出力インタフェース部の番号２−
１〜２−ｎとセル送出先のＳＷの番号３−１〜３−４を
もとに、選択部１２に対してセル出力先のＳＷ３−１〜
３−４を選択するように設定する。また、スケジューラ
インタフェース部１１は、リクエスト７−１やＡｃｋ７
−２は各４本に対して同時に送受信でき、選択部１２は
４×４のスイッチ構成となっている。

【００２３】次に、本発明の実施形態の動作について図
１を参照して説明する。入力インタフェース部１−１〜
１−ｎは、受信したパケットをスイッチング単位である
セルに分割して宛て先毎（出力インタフェース部２−１
〜２−ｎ毎）に設けられたキューに格納して管理し、セ
ルの蓄積状態に応じてスケジュ−ラ部４に対してリクエ
スト７−１を送出してセルの送出要求を行う。スケジュ
−ラ部４は、受信したリクエスト７−１で示された宛て
先をもとにＳＷ３−１〜３−４の入力ポ−トと出力ポ−
ト間でスイッチングするために必要な接続情報を生成
し、入力インタフェース部１−１〜１−ｎにＡｃｋ７−
２を送出すると同時に、ＳＷ３−１〜３−４に接続情報
８を送出する。Ａｃｋ７−２を受信した入力インタフェ
ース部１−１〜１−ｎは、該当するキューからセルを読
み出し、指定されたＳＷ３−１〜３−４にセルを送出す
る。また、接続情報８を受信したＳＷ３−１〜３−４
は、接続情報８に基づいて入力ポートから受信したセル
を出力ポートに出力するスイッチング処理を行う。

【００２４】そして、出力インタフェース部２−１〜２
−ｎでは、ＳＷ３−１〜３−４から出力され入力ポート
に入力されたセルを取り込む。この場合、出力インタフ
ェース部２−１〜２−ｎが４Ｎ相当の場合はＳＷ３−１
〜３−４からの各セルをそれぞれ取り込むが、Ｎ相当の
場合はＳＷ３−１〜３−４からのセルの中から有効な１
セルのみを選択して取り込む。また、出力インタフェー
ス部２−１〜２−ｎは取り込んだセルをセルの送出元で
ある入力インタフェース部１−１〜１−ｎ毎に管理し、
セルをパケットに再構成しパケットの送出スケジューリ
ング等を行ってパケットを出力側回線に送出する。

【００２５】次に、収容するインタフェースがＮ相当の
インタフェースのみの場合のパケットスイッチ装置の動
作を図４を参照して詳細に説明する。図４は収容するイ
ンタフェースがＮ相当の場合のパケットスイッチ装置の
動作を示す図である。入力インタフェース部１−１が、
例えば出力インタフェース部２−３に対するセルの送出
要求であるリクエストをスケジュ−ラ部４に送出する
（図４の）。スケジュ−ラ部４は、リクエストを受信
すると、入力インタフェース部１−１に対して出力イン
タフェース部２−３宛てのセルの送出を指示するＡｃｋ
を送出する（図４の）。Ａｃｋを受信した入力インタ
フェース部１−１は、出力インタフェース部２−３宛て
のセルを送出する（図４の）。また、スケジュ−ラ部
４は、前記のＡｃｋを送出する（図４の）と同時に、
ＳＷ３−１に対して入力ポ−ト１−１と出力ポ−ト２−
３の接続を指示する接続情報を送出する（図４の）。
ＳＷ３−１は受信した接続情報をもとにセルをスイッチ
ングして出力インタフェース部２−３に送出する（図４
の）。

【００２６】このように、このパケットスイッチ装置
は、スケジュ−ラ部４が入力インタフェース部１−１〜
１−ｎからのセルをＳＷ３−１のみ使用してスイッチン
グ動作を行うように制御するため、出力インタフェース
部２−１〜２−ｎがＳＷ３−１からのセルのみを受信す
るように設定しておくことで、ＳＷ３−２〜ＳＷ３−４
を実装しなくても動作可能である。

【００２７】次に、Ｎ相当と４Ｎ相当のインタフェース
を混在して収容する場合のパケットスイッチ装置の動作
について図５を参照して詳細に説明する。図５は、Ｎ相
当と４Ｎ相当のインタフェースを混在して収容する場合
のパケットスイッチ装置の動作を示す図である。４Ｎ相
当のインタフェースを収容する入力インタフェース部１
−１が、例えばＮ相当のインタフェースを収容する出力
インタフェース部２−２〜２−５に対するセルの送出要
求であるリクエストをスケジュ−ラ部４に送出する（図
５の）。

【００２８】スケジュ−ラ部４は、ＳＷ３−１に出力イ
ンタフェース部２−２宛てのセル、ＳＷ３−２に出力イ
ンタフェース部２−３宛てのセル、ＳＷ３−３に出力イ
ンタフェース部２−４宛てのセル、ＳＷ３−４に出力イ
ンタフェース部２−５宛てのセルを、それぞれ送出する
ように入力インタフェース部１−１に対して４つのＡｃ
ｋを送出する（図５の）。Ａｃｋを受信した入力イン
タフェース部１−１は、ＳＷ３−１〜３−４にそれぞれ
所定のセルを送出する（図５の）。スケジュ−ラ部４
は、前記のＡｃｋを送出する（図５の）と同時に、Ｓ
Ｗ３−１に対して入力ポ−ト１−１と出力ポ−ト２−
２、ＳＷ３−２に対して入力ポ−ト１−１と出力ポ−ト
２−３、ＳＷ３−３に対して入力ポ−ト１−１と出力ポ
−ト２−４、ＳＷ３−４に対して入力ポ−ト１−１と出
力ポ−ト２−５を接続するように指示する接続情報を送
出する（図５の）。ＳＷ３−１〜３−４は各接続情報
に基づいて所定の出力インタフェース部２−２〜２−５
にそれぞれセルを出力する（図５の）。

【００２９】このように、４Ｎ相当のインタフェース部
１−１、１−ｎをＮ相当のインタフェース部１−２〜１
−５と混在して使用する場合は、ＳＷ３−１〜３−４を
全て実装して使用する。この場合、Ｎ相当の入力インタ
フェース部１−２〜１−５は、ＳＷ３−１〜３−４の全
てに同一のセルを出力するが、スケジューラ部４からの
接続情報をもとに実際にスイッチング処理されるのはこ
の中の１セルのみである。これに対して、４Ｎ相当の入
力インタフェース部１−１、１−ｎは、スケジュ−ラ部
４との間で最高で４つのリクエストとＡｃｋの送受信が
可能であり、ＳＷ３−１〜３−４にそれぞれ異なる４つ
のセルを同時に出力することができる。

【００３０】次に、４Ｎ相当のインタフェースのみを収
容する場合のパケットスイッチ装置の動作について図６
を参照して詳細に説明する。図６は、４Ｎ相当のインタ
フェースのみを収容する場合のパケットスイッチ装置の
動作を示す図である。この場合、ＳＷ３−１〜３−４を
ポ−トあたり４Ｎ相当を処理するｎ×ｎスイッチとして
動作させることも可能であるが、ここではＳＷ３−１〜
３−４をポート当たりＮ相当のｎ×ｎスイッチとして使
用する場合について説明する。４Ｎ相当の入力インタフ
ェース部１−１が、例えば、４Ｎ相当の出力インタフェ
ース部２−２に対するセルの送出要求であるリクエスト
をスケジュ−ラ部４に送出する（図６の）。

【００３１】スケジュ−ラ部４は、入力インタフェース
部１−１に対して出力インタフェース部２−２宛てのセ
ルの送出を指示するＡｃｋを送出する（図６の）。Ａ
ｃｋを受信した入力インタフェース部１−１は、ＳＷ３
−１〜３−４に出力インタフェース部２−２宛てのセル
を送出する（図６の）。スケジュ−ラ部４は、前記の
Ａｃｋの送信（図６の）と同時に、ＳＷ３−１〜３−
４に対して入力ポ−ト１−１と出力ポ−ト２−２を接続
するように接続情報を送出する（図６の）。ＳＷ３−
１〜３−４は、それぞれ、接続情報に基づき入力ポート
１−１からのセルを出力ポート２−２へスイッチング
し、出力インタフェース部２−２に出力する（図６の
）。このように、４Ｎ相当のインタフェースのみ収容
する場合は、ＳＷ３−１〜３−４を全て実装して使用す
る。

【００３２】次に、Ｎ相当のインタフェースのみを収容
する場合の入力インタフェース部の動作を図７を参照し
て詳細に説明する。図７は、図２における具体的な動作
例を示す図である。ここでは、本来行われる入力パケッ
トに対する宛て先検索処理等に関する記述は割愛する。
入力パケットに対する宛て先検索処理等が行われた後、
パケット１３をセル分割部９で受信する（図７の）。
セル分割部９は、受信したパケット１３をセル単位に分
割して、セルの宛て先情報をスケジュ−ラインタフェー
ス部１１に送出する（図７の）とともに、セルに有効
であることを示す情報を付加してメモリ部１０に送出す
る（図７の）。

【００３３】スケジュ−ラインタフェース部１１では、
セルを宛て先である出力インタフェース部単位に管理し
ており、受信した宛て先情報をもとにメモリ部１０に対
してセルの書き込み制御を行う（図７の）。セルの宛
て先が、例えば出力インタフェース部２−１であれば、
メモリ部１０の中の出力インタフェース部２−１宛ての
セルを蓄積しているキューに格納される（図７のメモリ
部１０における各キューの中のセルの番号は各キュー毎
に入力されたセルの順序を示す）。セルの書き込み制御
が終了した後に、スケジュ−ラインタフェース部１１
は、セル単位にスケジュ−ラ部４に対して格納したセル
を出力インタフェース部２−１に出力するためのリクエ
スト７−１を送出する（図７の）。

【００３４】スケジュ−ラ部４におけるスケジューリン
グの結果として、スケジュ−ラインタフェース部１１
は、例えば出力インタフェース部２−１宛てのセルを送
出する許可信号であるＡｃｋ７−２を受信した場合（図
７の）、メモリ部１０の中に形成されている出力イン
タフェース部２−１宛てのセルを格納しているキューの
先頭セルの読み出し制御を行い（図７の）、そのセル
を所定のＳＷに送出する（図７の）。所定のＳＷと
は、この場合、ＳＷ３−１〜３−４に同じセルを送出
（パタンのマルチ接続）することを意味している。これ
は、Ｎ相当を収容する入力インタフェース部におけるセ
ルの送出先ＳＷの特定処理を削減し、ＳＷ拡張時に収容
するインタフェースの種別に関係なく入力インタフェー
ス部の流用を可能とするためである。また、ＳＷ３−１
〜３−４に同一のセルを送出しても、スケジューラ部４
からの接続情報により実際にスイッチング処理されるの
は同時に出力された４セルのうちの１セルのみで、あと
の３セルはスイッチングされないため問題はない。

【００３５】次に、４Ｎ相当のインタフェース部のみを
収容している場合の入力インタフェース部の動作を図８
を参照して詳細に説明する。図８は、図３における入力
インタフェース部の具体的な動作例を示した図である。
ここでは、本来行われる入力パケットに対する宛て先検
索処理等に関する記述は割愛する。図８の場合の基本的
な動作は、図７の場合の動作と同様である。ただし、図
８の動作は、４Ｎ相当のインタフェース部は、一度に最
高４セルが出力されるようにメモリ部２１が管理されて
いる。具体的には、図８におけるメモリ部２１では、図
７におけるメモリ部１０で管理していたキュー数の４倍
のキューが管理されており、１つの宛て先毎（出力イン
タフェース部毎）に４つのキューが存在する。そして、
メモリ部２１へのセル書込時には、宛て先毎の４つのキ
ューに順番に書き込む処理を行う（図８の）。

【００３６】さらに、スケジュ−ラインタフェース部１
１ではリクエスト７−１とＡｃｋ７−２について同時に
４本分の送受信が可能となっている。例えば、受信した
４本のＡｃｋ７−２が、それぞれ、出力インタフェース
部２−１宛てのセルをＳＷ３−１に送出する許可、出力
インタフェース部２−３宛てのセルをＳＷ３−２に送出
する許可、出力インタフェース部２−１宛てのセルをＳ
Ｗ３−３に送出する許可、出力インタフェース部２−１
宛てのセルをＳＷ３−４に送出する許可の信号である場
合、スケジュ−ラインタフェース部１１は、メモリ部２
１の中に形成されている出力インタフェース部２−１宛
てのセルを格納しているキューの先頭セルから３セルと
出力インタフェース部２−３宛てのセルを格納している
キューの先頭の１セルの読み出し制御を行う（図８の
）。

【００３７】そして、スケジューラインタフェース部１
１は、選択部１２に対して、出力インタフェース部２−
１宛ての先頭セルをＳＷ３−１、出力インタフェース部
２−３宛ての先頭セルをＳＷ３−２、出力インタフェー
ス部２−１宛ての２番目のセルをＳＷ３−３、出力イン
タフェース部２−１宛ての３番目のセルをＳＷ３−４に
出力するように設定を行い（図８の）、セルを選択部
１２からＳＷ３−１〜３−４へ送出する（図７のＡ）。

【００３８】次に、本発明の他の実施の形態について図
９を参照して説明する。図９は、本実施形態の動作を示
す図である。先に説明した実施形態では、ＳＷ３−１〜
３−４は、Ｎ相当または４Ｎ相当のいずれのインタフェ
ースを収容する場合でも、常に１ポ−トあたりＮ相当の
ｎ×ｎスイッチとして動作している。これに対して、本
実施形態では、４Ｎ相当のインタフェースを収容する場
合に、ＳＷ３−１〜３−４を１ポ−トあたりＮ/４相当
の４ｎ×４ｎスイッチとして動作させる。すなわち、本
実施形態では、Ｎ相当のインタフェースのみを収容する
場合は先の実施形態と同様な動作となるが、図９に示し
た４Ｎ相当のインタフェースが混在する場合におけるＮ
相当の入力インタフェース部１−１〜１−３は、次ぎの
ようになる。

【００３９】入力インタフェース部１−１が、出力イン
タフェース部２−３宛てにセルを送出するためのリクエ
スト７−１をスケジュ−ラ部４に送出する（図９の
）。入力インタフェース部１−１はリクエスト７−１
に対するＡｃｋ７−２をスケジュ−ラ部４から受信する
（図９の）と、Ｎ相当のセルをＮ／４相当のセルに４
分割し、ＳＷ３−１〜３−４に分散して送出する（図９
の）。

【００４０】また、１６Ｎ相当のインタフェースを収容
する場合の入力インタフェース部の場合も同様に、送出
する１６Ｎ相当のセルを４Ｎ相当のセルに４分割して、
それぞれをＳＷ３−１〜３−４に分散して送出する。こ
の場合には、ＳＷ３−１〜３−４の各４ポ−トを使用
し、１ポートあたりＮ相当のスイッチングを行うことに
なる。すなわち、先の実施形態では、１ポ−トあたりＮ
相当のｎ×ｎスイッチであるＳＷ３−１〜３−４を独立
に動作させることにより、全体として１ポ−トあたりＮ
相当の４ｎ×４ｎスイッチとして動作させているが、本
実施形態ではＳＷ３−１〜３−４を１ポ−トあたりＮ/
４相当の４ｎ×４ｎスイッチとしてＳＷ３−１〜３−４
を同時動作させることにより、全体として１ポ−トあた
りＮ相当の４ｎ×４ｎスイッチを構成する。

【００４１】また、先の実施形態では、スケジュ−ラ部
４は、４ｎ×４ｎスイッチのスケジュ−リングを行い、
ｎ×ｎスイッチの接続情報を４組生成してＳＷ３−１〜
３−４に別々に送出していたが、本実施例形態では、ス
ケジューラ部４における４ｎ×４ｎスイッチのスケジュ
−リング結果を、同一内容の接続情報としてＳＷ３−１
〜３−４へマルチ接続して送出することになる（図９の
）。

【００４２】以上説明したように、入力インタフェース
部ｎ個、出力インタフェース部ｎ個、およびＮ相当のｎ
×ｎスイッチブロックの個数を１個または４個または１
６個、…等に増加するだけで、Ｎ相当または４Ｎ相当ま
たは１６Ｎ相当、…のインタフェースを収容可能なパケ
ットスイッチ装置として実現でき、スイッチ容量を段階
的に拡張することができる。

【００４３】

【発明の効果】以上説明したように、この発明によれ
ば、入力インタフェース部からの要求に基づいてスケジ
ュ−ラ部でセルの送出先のＳＷと出力インタフェース部
の指定を行い、４Ｎ相当のインタフェースを収容する場
合にはＮ相当単位で最高４セルを同時に出力できる構成
とし、また、ＳＷをＮ相当単位にスイッチング可能とし
たことにより、Ｎ相当のｎ×ｎのパケットスイッチ装置
を構成する場合にはＳＷを１ブロックのみ実装し、４Ｎ
相当のｎ×ｎのパケットスイッチ装置を構成する場合に
は同一構成のＳＷを４ブロック実装することにより構成
可能である。同様に、１６Ｎ相当のｎ×ｎのパケットス
イッチ装置を構成する場合には同様のＳＷを１６ブロッ
ク実装することで構成可能であり、段階的なスイッチブ
ロックの拡張が可能となる。また、セルを構成する全デ
−タのスイッチングを１つのＳＷで行っているため、Ｓ
Ｗの実装数を増加してもセルのサイズが大きくならない
という効果も得られる。

【図面の簡単な説明】

【図１】 この発明の一実施形態によるパケットスイッ
チ装置の構成を示すブロック図である。

【図２】 同実施形態によるパケットスイッチ装置のＮ
相当の入力インタフェース部の主要部分の詳細を示すブ
ロック図である。

【図３】 同実施形態によるパケットスイッチ装置の４
Ｎ相当の入力インタフェース部の主要部分の詳細を示す
ブロック図である。

【図４】 同実施形態によるＮ相当のインタフェースの
みを収容する場合のパケットスイッチ装置の動作を示す
図である。

【図５】 同実施形態によるＮ相当、４Ｎ相当のインタ
フェースを混在して収容する場合のパケットスイッチ装
置の動作を示す図である。

【図６】 同実施形態による４Ｎ相当のインタフェース
のみを収容する場合のパケットスイッチ装置の動作を示
す図である。

【図７】 図２の入力インタフェース部の動作を示す図
である。

【図８】 図３の入力インタフェース部の動作を示す図
である。

【図９】 本発明の他の実施形態によるパケットスイッ
チ装置の動作を示す図である。

【符号の説明】

１−１〜１−ｎ…入力インタフェース部、２−１〜２−
ｎ…出力インタフェース部、３−１〜３−４…スイッチ
ブロック（ＳＷ）、４…スケジューラ部、９…セル分割
部、１０…メモリ部、１１…スケジューラインタフェー
ス部、１２…選択部、２１…メモリ部

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】複数の入力回線と複数の出力回線とを収容
   し、前記入力回線からの可変長パケットをアドレス情報
   に基づいてスイッチングして所定の前記出力回線に出力
   するパケットスイッチ装置において、 前記可変長パケットを固定長パケットに分割して宛て先
   ごとに複数のキューに一時蓄積し、前記キューから固定
   長パケットを取り出し、前記固定長パケットの先着順に
   送出対象ポートの若番から割り当てて、スケジューリン
   グ手段により指定された一以上のスイッチング手段に出
   力する入力インタフェース手段と、 前記入力インタフェース手段からの要求に基づいて固定
   長パケットをスイッチングするためのスケジューリング
   を行う前記スケジューリング手段と、 前記入力インタフェース手段から入力ポートに入力され
   た前記固定長パケットを前記スケジューリング手段によ
   り指定された出力ポートにスイッチングする一以上のス
   イッチング手段と、 前記スイッチング手段から出力され入力ポートに入力さ
   れた有効な前記固定長パケットを取り込み、可変長パケ
   ットに組み立てて前記所定の出力回線に出力する出力イ
   ンタフェース手段と、 を具備してなるパケットスイッチ装置。
2. 【請求項２】 複数の入力回線と複数の出力回線とを収
   容し、前記入力回線からの可変長パケットをアドレス情
   報に基づいてスイッチングして所定の前記出力回線に出
   力するパケットスイッチ装置において、 前記可変長パケットを固定長パケットに分割して宛て先
   ごとに管理し、指定されたスイッチング手段に出力する
   入力インタフェース手段と、前記入力インタフェース手段からの要求に基づいてスイ
   ッチング手段毎にスケジューリング処理を行い、スケジ
   ューリング結果に基づいて前記入力インタフェース手段
   に対して前記固定長パケットを出力するスイッチング手
   段を指定するとともに、前記スイッチング手段に対して
   スイッチングする入力ポートと出力ポートを指定する ス
   ケジューリング手段と、 前記入力インタフェース手段から入力ポートに入力され
   た前記固定長パケットを前記スケジューリング手段によ
   り指定された出力ポートにスイッチングする一以上の前
   記スイッチング手段と、 前記スイッチング手段から出力され入力ポートに入力さ
   れた有効な前記固定長パケットを取り込み、可変長パケ
   ットに組み立てて前記所定の出力回線に出力する出力イ
   ンタフェース手段と、 を具備してなるパケットスイッチ装置。
3. 【請求項３】 複数の入力回線と複数の出力回線とを収
   容し、前記入力回線からの可変長パケットをアドレス情
   報に基づいてスイッチングして所定の前記出力回線に出
   力するパケットスイッチ装置において、 前記可変長パケットを固定長パケットに分割して宛て先
   ごとに管理し、指定されたスイッチング手段に出力する
   入力インタフェース手段と、 前記入力インタフェース手段からの要求に基づいて固定
   長パケットをスイッチングするためのスケジューリング
   を行うスケジューリング手段と、 前記入力インタフェース手段から入力ポートに入力され
   た前記固定長パケットを前記スケジューリング手段によ
   り指定された出力ポートにスイッチングする一以上のス
   イッチング手段と、 前記スイッチング手段から出力され入力ポートに入力さ
   れた有効な前記固定長パケットを取り込み、可変長パケ
   ットに組み立てて前記所定の出力回線に出力する出力イ
   ンタフェース手段であって、入力ポートに同時に到着し
   た複数の固定長パケットが同一の前記入力 インタフェー
   ス手段からの固定長パケットである場合には若番の入力
   ポートの固定長パケットを先にキューイングすることで
   固定長パケットの順序を管理する出力インタフェース手
   段と、 を具備してなるパケットスイッチ装置。