JPH0334463A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は薄膜トランジスタに係り、特に伝導度が大きく
、従って駆動能力が大きく、スイッチング速度が高い薄
膜トランジスタに関するものである。

【従来の技術】

従来の薄膜トランジスタ（ＴＰＴ）としては、例えば特
開昭６２−２６８Ｇ２に記載されている°ものがある。 第２図は従来の非晶質シリコン（ａ−３ｉ）薄膜トラン
ジスタの一例の断面図である。 第２図において、１は基板、２４はゲート電極、３３は
ゲート絶Ｒ膜、４は活性層でありａ−８ｉ膜、６１は電
極１でありａ−５ｉ中にＰを含むオーミックコンタクト
層、６２は電極２．６３は電極３である。

【発明が解決しようとした課題】

本発明の目的は、従来の薄膜トランジスタに比して、伝
導度を増大して、かつ安定性の優れた非晶質シリコン薄
膜トランジスタを提供することにある。

【課題を解決するための手段１ 本発明においては。 （（）ゲート絶縁膜の実効的な膜厚を、チャネルの中央
部においては薄くし、チャネルのソースおよびドレイン
電極近傍では十分に厚くし、（２）淳いゲート＃！ＪＩ
Ｉ膜部分にはゲート電極を陽極酸化して得た酸化膜と別
のＭ！Ａ８膜を重ね、（３）上記陽極酸化膜形成にあた
っては、ゲート電極もしくはゲート線の一部にマスクを
施して陽極酸化を行い、 （４）その後第２のゲート電極を先のマスクを施して陽
極酸化膜を成長させなかったゲート電極もしくはゲート
線の一部分に電気的に接続し、ＴＰＴ　トランジスタを
形成したものである。 【作用】 本発明の作用を以下に列挙する。 １、ゲート絶縁膜の実効的な膜厚を、チャネルの中央部
において薄くしたことによって、この部分における相互
コンダクタンスを大きくできるため、トランジスタの伝
導度を増大することができる。 ２、ゲート絶縁膜の実効的な膜厚を、チャネルのソース
およびドレイン電極近傍では十分に厚くしたことによっ
て、ゲート電極とソースおよびドレイン電極とで挾まれ
た部分での電界強度を小さくでき、トランジスタの廓動
に伴う特性（特にしきい値電圧）の変動を少なくするこ
とができ、安定性を向上できる。 ３、厚いゲート絶縁膜部分にはゲート電極を陽極酸化し
て得た酸化膜と別の絶縁膜とを重ねて用いたことによっ
て、ゲート電極におけるリーク電流を低減でき、かつゲ
ート電極とソースおよびドレイン電極間の電気的１’！
縁耐圧を向上することができる。 ４、陽極酸化にあたっては、ゲート電極もしくはゲート
線の一部にマスクを施して陽極酸化を行い、その後第２
のゲート電極を先のマスクを施して陽極酸化膜を成長さ
せなかったゲート電極もしくはゲート線の一部分におい
て電気的に接続されるように形成したことによって、陽
極酸化時にコンタクトホールも同時に形成されるため簡
便にトランジスタを構成することができる。さらに、一
つのゲート電極に電圧を加えることで第１および第２の
ゲート電極に同時に給電することができる。 （実施例］ 本発明の一実施例を第１図の工程順断面図と第３図の工
程順平面図を用いて説明する。 絶縁基板１上に、ＡＱを例えば真空蒸着法によって膜厚
０．３μｍ堆積し、これを通常のホトエツチング法によ
りパターン化した。この後、ホトレジスト例えば０ＦＰ
Ｒ−８００（社製）を膜厚２μｍ塗布し、所望のホトマ
スクを用いて紫外線を選択的に照射、露光した。これを
９’！＊した後、ポストベーク（１３０℃２０分）後、
陽極酸化を行った。 この処理によりホトレジストの無い部分のＡＱ上にＡＱ
２０．を膜厚０．２μｍを成長させた。その後、不用と
なったホトレジストを除去した。第１図（ａ）および第
３図（ａ）は、上記の工程で得られた構造を示したもの
である。第１図（ａ）における１は基板、２１はＡＱか
らなる第１のゲート電極、３１はＡＱを陽極酸化して得
たＡＱ２０．による第１のゲート絶縁膜である。また第
３図（ａ）における２１は第１のゲート電極であり、外
形は酩第１のゲート絶縁膜３１と同形である。但し同図
８の部分は陽極酸化の際にホトレジストをマスクとして
置いた部分であり、８の長方形部分にはＡＱ、０３膜３
１は形成されず、ＡＱがむき出しになっている。この長
方形部分８の内側がコンタクトホールとなる。 次に導電性の材料例えばＣｒを真空蒸着法により膜ＪＩ
　０　、１μｍ堆積し、これを通常のホトエツチング法
により加工して第１図（ｂ）および第３図（ｂ）に示す
ごとく、第２のゲート電極２２を形威した。ゲート電極
２２のパターンはコンタクトホール８よりは大きく、ゲ
ート電極２１よりは小さくなるように加工した。 次にＣＶＤ法によって第２のゲート絶縁膜として例えば
ＳｉＮ膜を膜厚０．１μｍを形威し、引き続きａ−５ｉ
膜を膜厚０．２μｍ、さらにＰを含有したｎ型のａ−８
ｉｌｌを膜厚５０ｎｍ堆積した。上記のａ−８ｉ膜はト
ランジスタの活性層４とむり、ｎ型のａ−８ｉｌはトラ
ンジスタのソースおよびドレインの一部となる電極６１
となる。 次にホトエツチング法によりｎ型のａ−Ｓｉ膜６１とａ
−３ｉｌｉｆｉ４を順次加工して第１図（ｃ）および第
３図（ｃ）を得た。ここでｎ型のａ−３ｉ膜とａ−５ｉ
膜とは同一パターンとなる。 次に導電性材料例えばＣｒを膜厚０．１μｍ、ＡＱを膜
厚０．４μｍ堆積し、これをホトエツチング法により加
工して第１図（ｄ）、第３図（ｄ）に示す電極膜６２（
ここの例ではＣｒ）、ｆＪ電極膜６３ここの例ではＡＱ
）を形成した。また、第３図（ｄ）における電極６４．
６５は電極膜６２゜６３によって作られた、トランジス
タのソース電極およびドレイン電極である。 次に先の電極ｒＰｉ４６２，６３からなるソースＭ１．
極およびドレイン電極をマスクとして、電極６１の露出
部を除去した。その後、保護膜５２として例えばＣＶＤ
法によってＳｉＮ膜を膜厚１μｍ堆積した。この状態が
第１図（ｅ）である。 このようにして得たトランジスタは、第１のゲート′Ｉ
Ｉ＆極と第２のゲート電極に同電位を与えることができ
る。しかもチャネルの中央部でのゲート絶縁膜の膜厚が
薄いため、トランジスタのＯＮ時の伝導度を高め、かつ
ソース電極およびドレイン電極とゲート電極間には十分
な絶縁膜があり、単位膜厚当りの電界強度は弱く、能動
に伴うしきい値電圧の変動は低く抑えられた。 また、ゲート電極の一部に陽極酸化膜を用いたことによ
り、塵埃の影響を受けにくく欠陥の少ない絶１ｌｌｉ膜
を形成することができた。さらに、この陽極酸化におい
て、第１のゲート電極の一部にホトレジストをマスクと
して酸化膜を成長させない部分を設けることによって、
コンタクトホールを陽極酸化と同時に形成することがで
きた。 以上の説明では電極材料としてＣｒ、Ａｌ１を用い、ゲ
ート絶縁膜としてはＡＱ２０３１　ＳｉＮを用いた実施
例を示した。しかし本発明の主旨から。 これら材料に制限されるものではないことは明白である
。その他には、例えば電極としてはＴａ。 Ｍｏｐ　Ｎｉ、Ｗ、Ｔｉ、Ｃｕあるいは透明導電膜、こ
れらを複数含むか、複合膜等であっても良い。 またゲート絶縁膜としてはＳｉｎ、、Ｔａ、０．あるい
はこれらの複合膜であっても良い。 実施例２゜ 第４回は第２の実施例における工程順平面図である。な
お本実施例での工程順断面図は第１図と同じである。 基板１上に真空蒸着法によって、ＡＱにＰｄを０．５％
含んだ膜を膜厚０．３μｍ堆積し、実施例１と同様に加
工後、同じく陽極酸化を行い第４図（ａ）とした。同図
の２１は第１のゲート電極であり、８はコンタクトホー
ルである。 次に実施例１と同様にして第２のゲート１を横２２を、
Ｐを１％含むａ　−Ｓ　ｉ膜によって形威した。この状
態が第４図（ｂ）である。 次にＭｏをスパッタリング法によって膜厚０．２μｍ堆
積し、ホトリソグラフィにより先のコンタクトホールを
被うようにＭｏを残し、第３のゲート電極２３を形成す
る。次に実施例１と同じく第２のゲート絶縁膜３２．活
性Ｍ４．電極６１をＣＶＤ法によって形成した。さらに
ホトリソグラフィにより電極６１と活性ｙ！Ｊ４を加工
して第４図（ｃ）を得た。ここで第３のゲート電極２３
は第２のゲート電極２２がコンタクトホール端部で断線
するのを防ぐために設けたものである。 次に実施例１と同様にしてソースおよびドレイン電極を
形成して第４図（ｄ）を得た。 本トランジスタにおいても実施例１と同様に良好な特性
を有したＴＰＴが得られた。 実施例３゜ 第３の実施例を第５図の工程順断面図および第６図の工
程順平面図を用いて説明する。 先ず、基板１上にＴａをスパッタリング法によって膜厚
０．２５μｍ堆積した。これを通常のホトリソグラフィ
により加工し、その後実施例１と同様にして陽極酸化を
施し、第５図（ａ）および第６図（ａ）の如く、第１の
ゲート電極２１と第１のゲート絶Ｒ膜３１を形成した。 次に実施例１と同じく第２のゲート電極２２をＣｒによ
り形成し、第５図（ｂ）および第６図（ｂ）の構造を得
た。 次にＣＶＤ法により膜厚０．１５μｍのＳｉＮ。 膜厚Ｑ、１　μｍのａ−８ｉさらに膜厚Ｑ　、　３　μ
ｍのＳｉＮ膜を順次堆積した。次にホトリソグラフィに
よって上層のＳ　ｉ　Ｎ１１ｌを第１のゲート電極２１
の幅より狭く且つ第２のゲート電極２２の幅よりは広く
なるように加工した。さらにホトリソグラフィ法により
ａ−８ｉを加工して第５図（ｃ）および第６図（Ｑ）を
得た。ここで３２は第２のゲート絶縁膜、４は活性層、
５１は保′Ｓ膜である。 次に電極６１としてＣＶＤＬこよりＰを０．８％含んだ
ｎ型ａ−３ｉを膜厚３０ｎｍ堆積し、さらに電極６２と
してスパッタリング法によりＣｒを膜厚Ｏ０１μｍ堆積
し、引き続き電極６３としてＡＱを膜厚０．４μｍ堆積
し、これらをホトリソグラフィにより加工して６４．６
５のソースおよびドレイン電極を形成した。このように
して得たトランジスタの断面図が第５図（ｄ）であり、
平面図が第６図（ｄ）である。 本トランジスタにおいても実施例１と同様に良好な特性
を有したＴＰＴが得られた。 実施例４゜ 第４の実施例を第５図と第７図の工程順平面図に示した
０本実施例は先の実施例３と基本的には同じであるが、
実施例２で示した如く、コンタクトホール部における第
２のゲート電極２２の断線を防ぐため、第３のゲート電
極２３を用いたものである。 従って、第５図（ｂ）および第７図（ｂ）までは実施例
３と同じである。 この後、第３のゲート電極２３の形成は実施例２と同じ
である。 以下光の例と同様にして第７図（Ｃ）さらには同図（ｄ
）として、ＴＰＴを得た。 本トランジスタにおいても実施例１と同様に良好な特性
を有したＴＰＴが得られた。 実施例５゜ 第５の実施例を第８図の工程順断面図と第９図の平面図
によって説明する。 本発明によるトランジスタは電子デバイスとして種々の
応用に充てることが可能である。本実施例ではａ−８ｉ
ＴＦＴが良く用いられている、液晶ディスプレイパネル
への適用例を示す。第８図はトランジスタ部の断面図で
あり、第９図は液晶ディスプレイパネルにおける、一つ
の画素部を示す平面図である。 先ず、基板１上にＡｆｉをスパッタリング法により膜厚
０．２５μｍに堆積し、これを加工し、さらに陽極酸化
を施した。ここで第９図の第１のゲート電極２１と走査
ｆｉ２４およびコンタクトホール部８を形成した。 次にＣｒをスパッタリング法により膜厚０．１μｍ堆積
し、これを加工して第８図（ａ）および第９図の第２ゲ
ートｆｆ１ｔｉ２２を形成した。ここで３１はゲートＡ
Ｑを陽極酸化して得たＡ　Ｑ、Ｏ□による第■のゲート
絶９１１９である。 次にＣＶＤ法により第２のゲート絶縁膜３２としてＳｉ
Ｎを膜厚０．１５μｍ堆積した後、さらにｃｖＤｉによ
り活性層４としてａ−３ｉ膜を膜厚０．１μｍ堆積し、
引き続きＣＶＤ法により保護膜５１としてＳｉＮを膜厚
０．２５μｍに堆積した。この後、実施例３と同様にし
て保！ｌ膜ｌを加工し、第８図（ｂ）に示す構造とした
。ここで保護膜５１の形状は第９図し；示した通りであ
る。 次にＣＶＤ法により電極６１としてＰを０．７％含んだ
ｎ型ａ−５ｉを膜厚３０ｎｍ堆積した。 この状態のＴＦＴ部における断面Ｍ４造を第８図（ｃ）
に示した。 この後、ホトリップラフイにより電極６１を加工し、引
き続き活性層４をも同時に加工して、第８図（ｄ）とし
た。 次に画素電極６８として、スパッタリング法により透明
導電膜を膜厚０．１μｍ堆積し、これを画素部に相当す
る部分に残すように加工して、第８図（ｅ）とした。 次にスパッタリング法によりＣｒを膜厚８０ＩＩ　ｍ、
さらに引き続いてＡＱを膜厚０．５μｍ堆積した。これ
を加工して第８図（ｆ）に示したように電極６２および
電極６３を形成した。ここで画素電極６８と接続する電
極６２および電極６３の平面形状は第９図に示した如く
である。すなわち画素電極６８と接続する電極６２およ
び電極６３は、平面図上では画素電極６７を構成するも
のである。また６６は画像信号を伝達する働きをする信
号線である。 ＴＰＴパネルは、この後必要があればさらに保Ｓ膜を形
成しても良い。その後配向膜を施し、配向処理をするな
ど、通常の液晶パネル製作プロセスを進めることで製作
された。 このようにして得られたパネルは、そこに作られたスイ
ッチング用トランジスタ（ＴＰＴ）のＯＮ時の特性が良
好であり、また翻動に伴うしきい値電圧の変動も低く抑
えることができたため、良好な液晶ディスプレイパネル
としたことができた。 実施例６゜ さらに他の実施例を第１０図を用いて説明する。 同図は液晶ディスプレイパネルの一部を示すもので、７
１は画素毎に映像信号をスイッチングするＴＰＴ部分を
示す。７２は液晶、７３は映像信号を保持するための容
量、（この容量の有無によって本発明は制限を受けるも
のでは無い）、７４はＴＰＴパネルと、液晶を挾んで対
向している基板上に設けられた対向電極、９１は各トラ
ンジスタに映ｇＩＡ信号を送る信号供給回路、また２５
は信号線であり、９２は行毎にトランジスタのゲートを
制御する走査回路である。 ここで走査回路は、走査線を順次選択し、行毎に所望の
電圧を印加するものである。この機能は走査＆？！２５
の本数によるが、多数のトランジスタによるスイッチン
グ回路（シフトレジスタ）で構成されている。この走査
回路は複数のトランジスタのゲートを同時にＩ！動する
ため画素部のＴＦＴ７１に比べ、大電流を必要とした。 本実施例ではこの走査回路を、先の実施例で示した本発
明による薄膜トランジスタを用いて回路を構成した。そ
の結果パネル基板上に直接走査回路を形成することがで
きた。 （発明の効果］ 本発明によれば、チャネル中央部のゲート絶縁膜膜厚を
薄くしたことによりａ−３ｉｌＩｌ！Ｊトランジスタの
ＯＮ時の伝導度を高めることができ、また、しきい値電
圧の変動も低く抑えることができた。 ゲート絶ａ膜の一部に陽極酸化膜を用いたことにより、
ゲート電極とソースおよびドレイン電極との短絡欠陥は
特に少なくすることができた。 ＰＩＪＩ極酸化においてはゲート電ｗＡｌ上にマスクを
備えて酸化することで、ゲート電１１ｍｌとゲート電極
２とを接続するためのコンタクトホールの加工を施すこ
となくゲート電極１とゲート電極２とを１１２続するこ
とができた。

【図面の簡単な説明】

第１図、第５図、第８図は本発明の実施例のＴＰＴ作成
工程の順序を示す断面図、第２図は従来のＴＰＴの一例
を示す断面図、第３図、第４図。 第６図、第７図は本発明の実施例のＴＦＴ作戊工程の順
序を示す平面図、第９図は本発明の他の実施例の画像表
示装置の要部を示す平面口、第１０図は本発明のさらに
他の実施例の画像表示−装置の回路図である。 符号の説明 １・・・基板、２１・・・第１のゲート電極、２２・・
・第２のゲート電極、２３・・・第３のゲート電極、２
４・・・ゲート電極、２５・・・走査線、３１・・・第
１のゲート絶縁膜、３２・・・第２のゲート絶縁膜、３
３・・・ゲートｌＩ！紳膜、４・・・活性層。 ５■、５２・・・保護膜、６１．６２．６３・・・電極
膜。 ６４・・・ソース電極、６５・・・ドレイン電極、６６
・・・信号線、６７．６８・・・画素電極、７１・・・
ＴＦＴ、７２・・・液晶、７３・・・容量、７４・・・
対向電極、８・・・コンタクトホール、９１・・・信号
供給回路、９２・・・走査回路。 第 基１ル プニトｔ６シ ケ゛ニド孝を利−賃 う占性看 ３ ／を鰺 Ｃｂ） ５ ドレイノｆ社ケ （ｃＬ） （Ｉ）） ２１　　’ＩｙＨＡブ’−１’￥ｂ”ｐ！ フ、タフＦ′ｇｒ・−ル （乙〕 （ａ−） ７！ （ｂ） ２Ｉ　寥１ａ７：−トｆ矛伽 ２　プ〆り７トト・１し ＣＣ） （ｄ） （ｂ） ２ｔ　　寥１のゲートｆ待 ２２　　＊２ｎケ：’Ｉ−を詩 ５ トしイ／嘔ｒ不ン （ｄ、） ５ ４ ４１・ば、譬 ２ コシ７７１丁・−１し

Claims (1)

1. 【特許請求の範囲】 １、基板上に第１のゲート電極、第１のゲート絶縁膜、
   第２のゲート電極、第２のゲート絶縁膜、活性層、さら
   にソースおよびドレイン電極をこの順序に有してなる薄
   膜トランジスタであって、第１のゲート絶縁膜が陽極酸
   化膜であって、第１のゲート電極上の一部には酸化膜の
   ないコンタクトホールがあって、第２のゲート電極を形
   成し、この第２のゲート電極の延在部が上記のコンタク
   トホールにおいて、第１のゲート電極と電気的に接続さ
   れ、実効的ゲート絶縁膜の膜厚がチャネル中央部に比し
   てソースおよびドレイン電極近傍で厚いことを特徴とし
   た薄膜トランジスタ。 ２、基板上に下から第１のゲート電極、第１のゲート絶
   縁膜、第２のゲート電極、第２のゲート絶縁膜、活性層
   、保護膜、さらにソースおよびドレイン電極からなる薄
   膜トランジスタにおいて、第１のゲート絶縁膜が陽極酸
   化膜であって、第１のゲート電極上の一部には酸化膜が
   ないコンタクトホールがあって、第２のゲート電極の延
   在部が先のコンタクトホールにおいて、第１のゲート電
   極と電気的に接続されたことを特徴とした薄膜トランジ
   スタ。 ３、第２のゲート電極を第１のゲート電極と電気的に接
   続するに際して、該コンタクトホールを被う電気的に導
   体なる層を有したことを特徴とした特許請求の範囲第１
   項および第２項記載の薄膜トランジスタ。 ４、液晶ディスプレイパネルにおけるスイッチング用薄
   膜トランジスタが、前記特許請求の範囲第１項、第２項
   および第３項記載の薄膜トランジスタであることを特徴
   とした液晶ディスプレイパネル。 ５、液晶ディスプレイパネルにおける走査回路を、前記
   特許請求の範囲第１項、第２項および第３項記載の薄膜
   トランジスタで構成したことを特徴とした液晶ディスプ
   レイパネル。