JPH033192A - Write circuit for semiconductor device - Google Patents
Write circuit for semiconductor deviceInfo
- Publication number
- JPH033192A JPH033192A JP1138593A JP13859389A JPH033192A JP H033192 A JPH033192 A JP H033192A JP 1138593 A JP1138593 A JP 1138593A JP 13859389 A JP13859389 A JP 13859389A JP H033192 A JPH033192 A JP H033192A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- data
- write
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の書き込み回路に関し、特に書き
込み制御信号(WE)が“L”に固定されていても、ま
たデータが何時入力されても書き込むことができる書き
込み回路に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a write circuit for a semiconductor device, and in particular, the present invention relates to a write circuit for a semiconductor device, and in particular, the present invention relates to a write circuit for a semiconductor device. The present invention relates to a write circuit that can write data.
第3図は従来の半導体装置の書き込み回路の一例を示す
。図において、1及び2はTTLレベル入力信号、3〜
6はIO線又は10線ドライブ用Nchトランジスタで
あり、Eは■0線、Fは■σ線である。又第4図はTL
Lレベル入力信号1が“L 11に固定された時、書き
込み可能なタイミングを示す図である。FIG. 3 shows an example of a write circuit of a conventional semiconductor device. In the figure, 1 and 2 are TTL level input signals, and 3 to 2 are TTL level input signals.
6 is an Nch transistor for driving the IO line or 10 lines, E is the ■0 line, and F is the ■σ line. Also, Figure 4 is TL
FIG. 6 is a diagram showing the timing at which writing is possible when the L level input signal 1 is fixed at "L11".
次に動作について説明する。図において端子1及び2か
らTTLレベルが入力されるとそれらに接続されている
NOR回路及びN07回路(これらのPch)ランジス
タ及びNch)ランジスタのサイズを変更することによ
り立上がり、立下がり時間を制御しである)によってM
O3レベル(内部電源レベル)に変換している。Next, the operation will be explained. In the figure, when a TTL level is input from terminals 1 and 2, the rise and fall times are controlled by changing the size of the NOR circuit and N07 circuit (these Pch) transistors and Nch) transistors connected to them. ) by M
It is converted to O3 level (internal power supply level).
今、端子1に“H”レベルが入力されるとレベルAはH
”となり、Bのレベルにかかわらず、レベルC及びDは
“L”になり、Nch)ランジスタ3〜6はどれもON
Lない。よって読み出し可能となる0次に端子1が“°
L°°レベルになった場合、レベルAはL 11となり
、端子2の入力によってレベルC及びDが“H”、”L
”及び°′L″“H”となる事によってNchトランジ
スタ4及び5.又は3及び6がONL、レベルE、 F
が“H″゛、“L 11又は“L″、HIIになること
によりメモリセルに“H”又は“L″を書き込むことが
できる。Now, when “H” level is input to terminal 1, level A becomes H.
”, and regardless of the level of B, levels C and D become “L”, and Nch) transistors 3 to 6 are all turned on.
No L. Therefore, the 0th order terminal 1 that can be read is “°
When the level becomes L°°, level A becomes L11, and level C and D become “H” and “L” due to the input to terminal 2.
” and °′L” become “H”, Nch transistors 4 and 5. Or 3 and 6 are ONL, level E, F
By becoming "H", "L11" or "L", HII, "H" or "L" can be written into the memory cell.
又、端子1のレベルがL”に固定されている場合は第4
図のようにAddの一番最後に真のデータを入力してお
かなければならない。これはこの書き込み制御信号が“
L 11に固定されている状態は、常にデータを書き込
もうとしている状態であり、例えばAddの前の方で真
のデータを書き込んだとすると、咳書き込んだ後にもま
だ書き込み制御信号が“L”°であるため、次に入って
くるどのようなデータを書き込んでしまうこととなるか
わからないためである。Also, if the level of terminal 1 is fixed at L'', the level of the fourth
As shown in the figure, the true data must be entered at the end of Add. This means that this write control signal “
The state where L is fixed at 11 means that data is always being written. For example, if true data is written before Add, the write control signal will still be "L" even after writing. This is because it is not known what kind of data will be written next.
従来の半導体装置の書き込み回路上記のように構成され
ているので、書き込み制御信号を“L”に固定した場合
は、そのサイクルの一番最後に真のデータを入力しなけ
ればならならず、真のデータをいつ入力しても書き込む
ことができるものではなかった。The write circuit of a conventional semiconductor device is configured as described above, so if the write control signal is fixed to "L", true data must be input at the end of the cycle, and the true data must be input at the end of the cycle. No matter when I entered the data, I could not write it.
この発明は、上記の様な問題点を解消するためになされ
たもので、書き込み制御信号を°“L゛に固定した場合
、真のデータをいつ入力しても書き込むことができる半
導体装置の書き込み回路を得ることを目的としている。This invention has been made to solve the above-mentioned problems, and it is possible to write data to a semiconductor device that can write true data whenever it is input when the write control signal is fixed at "L". The purpose is to obtain a circuit.
この発明に係る半導体装置の書き込み回路は、書き込み
制御信号が“L”に固定された場合、アドレス及びデー
タが変化することによってパルスを発生させ、そのパル
スによって書き込みを行うようにすることにより、デー
タをいつ入力しても正常な書き込み動作が行われるよう
にしたものである。The write circuit for a semiconductor device according to the present invention generates a pulse when the address and data change when the write control signal is fixed to "L", and writes data by using the pulse. This allows normal writing to occur no matter when is input.
この発明に係る半導体装置の書き込み回路は、書き込み
制御信号が“L”に固定された場合でもアドレス又はデ
ータの変化によって書き込み動作を行うことにより、入
力データがいつ入力されても正常な書き込み動作が行わ
れる。The write circuit for a semiconductor device according to the present invention performs a write operation based on a change in address or data even when a write control signal is fixed at "L", thereby ensuring a normal write operation no matter when input data is input. It will be done.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図において、1〜6は上記従来回路と同じである。In FIG. 1, 1 to 6 are the same as the conventional circuit described above.
10はアドレス又はデータが変化することによってパル
スを発生させ、そのパルスと書き込み制御信号の組み合
わせによって新しい書き込み制御信号を作る書き込み制
御信号作成回路であり、10aはアドレス変化によりパ
ルスを発生する回路、10b、10cはパルス幅を大き
くする回路、10dはデータ変化によりパルスを発生す
る回路である。10 is a write control signal generation circuit that generates a pulse when an address or data changes, and creates a new write control signal by combining the pulse and a write control signal; 10a is a circuit that generates a pulse when an address changes; 10b , 10c is a circuit that increases the pulse width, and 10d is a circuit that generates a pulse based on data changes.
次に動作について説明する。第2図は上記実施例のタイ
ミングチャートである。Next, the operation will be explained. FIG. 2 is a timing chart of the above embodiment.
第2図の様なアドレス、書き込み制御信号、データが与
えられたとする。まず、アドレスが反転することによっ
て回路10aによってパルスAが発生され、そのパルス
幅が回路10bにより広くされ、Bの波形となる。ビン
1への書き込み制御信号がL”に固定されているので、
ノードHのレベルは“H″に固定され、Bの波形の反転
波形がCの波形となる。同様にデータが反転する場合も
、回路10d、10cによりり、E、Fの各々の波形が
得られる。Cの波形とFの波形の論理和を取ったものが
Gの波形となり、この波形が従来回路の書き込み制御信
号と同じ働きをする。Assume that an address, write control signal, and data as shown in FIG. 2 are given. First, a pulse A is generated by the circuit 10a by inverting the address, and its pulse width is widened by the circuit 10b, resulting in a waveform B. Since the write control signal to bin 1 is fixed at “L”,
The level of node H is fixed at "H", and the inverted waveform of the B waveform becomes the C waveform. Similarly, when the data is inverted, the E and F waveforms are obtained by the circuits 10d and 10c. The logical sum of the C waveform and the F waveform becomes the G waveform, and this waveform functions in the same way as the write control signal of the conventional circuit.
よって本実施例では、アドレスが反転した時に一度その
時のデータを書き込み、もしその後データが反転した場
合にもその反転したデータを再度書き込むという動作が
行われる。また本実施例では、書き込み制御信号を“′
L゛°に保つことによって、書き込みサイクルを短くす
ることができるという効果をも有する。Therefore, in this embodiment, when the address is inverted, the data at that time is written once, and even if the data is subsequently inverted, the inverted data is written again. In addition, in this embodiment, the write control signal is
By keeping it at L°, there is also the effect that the write cycle can be shortened.
〔発明の効果〕
以上の様にこの発明によれば、アドレス又はデータが変
化することによってパルスを発生させ、そのパルスによ
って書き込みを行うようにしたので、半導体装置の書き
込み制御信号が“L 11に固定された状態で何時デー
タが入力されても正常な書き込み動作を行うことができ
る。又、書き込み制御信号を″“L“°に保つことによ
って、書き込みサイクルを短くできるという効果をも得
ることができる。[Effects of the Invention] As described above, according to the present invention, a pulse is generated when the address or data changes, and writing is performed using the pulse, so that the write control signal of the semiconductor device becomes "L11". In a fixed state, a normal write operation can be performed no matter when data is input.Also, by keeping the write control signal at "L"°, it is possible to obtain the effect of shortening the write cycle. can.
第1図はこの発明の一実施例による半導体装置の書き込
み回路の回路図、第2図は上記実施例の各部のタイミン
グチャート図、第3図は従来の半導体装置の書き込み回
路の回路図、第4図は従来の書き込み回路において書き
込み制御信号を“L″に固定した場合、正常な書き込み
動作を行うためのタイミングチャート図である。
1・・・書き込み制御ピン、2・・・データビン、3〜
6・・・Nチャネルトランジスタ、10・・・アドレス
及びデータによって書き込み制御信号を発生させる回路
である。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a circuit diagram of a write circuit of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a timing chart of each part of the above embodiment, and FIG. 3 is a circuit diagram of a write circuit of a conventional semiconductor device. FIG. 4 is a timing chart for performing a normal write operation when the write control signal is fixed at "L" in a conventional write circuit. 1...Write control pin, 2...Data bin, 3~
6...N-channel transistor, 10... A circuit that generates a write control signal based on address and data. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
化に伴いパルスを発生する手段と、入力データの変化に
伴いパルスを発生する手段と、 書き込み制御信号が“L”に固定されている場合におい
ても、上記パルス発生手段の出力があった時その都度デ
ータを書き込むデータ書き込み手段とを備えたことを特
徴とする半導体装置の書き込み回路。(1) In a write circuit of a semiconductor device, a means for generating a pulse in response to a change in address, a means for generating a pulse in response to a change in input data, and a means for generating a pulse in response to a change in input data, even when the write control signal is fixed at "L". A write circuit for a semiconductor device, comprising data write means for writing data each time there is an output from the pulse generation means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1138593A JPH033192A (en) | 1989-05-30 | 1989-05-30 | Write circuit for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1138593A JPH033192A (en) | 1989-05-30 | 1989-05-30 | Write circuit for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH033192A true JPH033192A (en) | 1991-01-09 |
Family
ID=15225723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1138593A Pending JPH033192A (en) | 1989-05-30 | 1989-05-30 | Write circuit for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH033192A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391313A (en) * | 1991-12-19 | 1995-02-21 | Exxon Research And Engineering Company | Refrigeration working fluid containing complex ester and tetrafluoroethane |
-
1989
- 1989-05-30 JP JP1138593A patent/JPH033192A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391313A (en) * | 1991-12-19 | 1995-02-21 | Exxon Research And Engineering Company | Refrigeration working fluid containing complex ester and tetrafluoroethane |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012012A (en) | Synchronous Semiconductor Memory | |
KR890013648A (en) | Semiconductor memory device having internal write signal generation function | |
KR860002100A (en) | Semiconductor memory | |
JPS61110396A (en) | Semiconductor storage device | |
GB2121254A (en) | Data bus precharging circuits | |
US4563598A (en) | Low power consuming decoder circuit for a semiconductor memory device | |
JPH033192A (en) | Write circuit for semiconductor device | |
JPH01196790A (en) | Semiconductor memory device | |
JPH0561715B2 (en) | ||
JPS6055916B2 (en) | timing circuit | |
JPH04331506A (en) | Pulse generator | |
US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
JP2806849B2 (en) | Memory address controller | |
KR20040090842A (en) | Semiconductor memory device with selecting clock enable time | |
JPH02310888A (en) | Static random access memory | |
JPH0810724B2 (en) | Semiconductor integrated circuit device having gate array and memory | |
KR960001422Y1 (en) | Buffer for semiconductor element | |
KR940008715B1 (en) | Control circuit for reflesh | |
JPS63281296A (en) | Dynamic ram | |
JPH04358397A (en) | Semiconductor memory | |
JP2754603B2 (en) | Memory data output circuit | |
JPS6273171A (en) | Logical waveform forming circuit | |
JPH02134798A (en) | Semiconductor memory | |
JPS61137294A (en) | Memory integrated circuit | |
JPH0489696A (en) | Semiconductor memory |