JPH03294922A - システム構成チェック制御回路 - Google Patents
システム構成チェック制御回路Info
- Publication number
- JPH03294922A JPH03294922A JP9706590A JP9706590A JPH03294922A JP H03294922 A JPH03294922 A JP H03294922A JP 9706590 A JP9706590 A JP 9706590A JP 9706590 A JP9706590 A JP 9706590A JP H03294922 A JPH03294922 A JP H03294922A
- Authority
- JP
- Japan
- Prior art keywords
- information
- revision history
- history information
- hardware
- slave station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 8
- 238000012790 confirmation Methods 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はシステム構成チェック制御回路に関し、特に情
報処理システムのシステム構成チェック制御方式に関す
る。
報処理システムのシステム構成チェック制御方式に関す
る。
従来技術
従来、情報処理システムのシステム構成チェック制御方
式は、従局からハードウェア要素の存在情報を読込み、
その存在情報から/S−ドウエア要素の実装および未実
装をチェックする方式となっていた。
式は、従局からハードウェア要素の存在情報を読込み、
その存在情報から/S−ドウエア要素の実装および未実
装をチェックする方式となっていた。
このような従来のシステム構成チェック制御方式では、
ハードウェア要素の存在情報を読込み、その存在情報に
よりシステム構成条件をチェックしているので、システ
ムジェネレーション情報と実際のハードウェア要素の改
版状況とに適合した動作を行うかどうかか動作させてみ
なければ解らないという欠点がある。
ハードウェア要素の存在情報を読込み、その存在情報に
よりシステム構成条件をチェックしているので、システ
ムジェネレーション情報と実際のハードウェア要素の改
版状況とに適合した動作を行うかどうかか動作させてみ
なければ解らないという欠点がある。
また、システムのハードウェア要素の改版履歴情報とシ
ステムジェネレーション情報との不一致のために引き起
こされる、たとえば改版されていないために引き起こさ
れるハードウェア要素の機能デグレード等の動作上の障
害発生の原因であるハードウェア要素の究明に時間が費
やされるという欠点がある。
ステムジェネレーション情報との不一致のために引き起
こされる、たとえば改版されていないために引き起こさ
れるハードウェア要素の機能デグレード等の動作上の障
害発生の原因であるハードウェア要素の究明に時間が費
やされるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、システムが誤って運用されるのを防止す
ることかでき、システムジェネレーション情報を満足し
ないハードウェアを直接指摘することができるシステム
構成チェック制御回路の提供を目的とする。
されたもので、システムが誤って運用されるのを防止す
ることかでき、システムジェネレーション情報を満足し
ないハードウェアを直接指摘することができるシステム
構成チェック制御回路の提供を目的とする。
発明の構成
本発明によるシステム構成チェック制御回路は、中央処
理装置と、各々実装されたハードウェアを示すハードウ
ェア存在情報と前記ハードウェアの改版状況を示す改版
履歴情報とを有する複数の従局とからなる情報処理シス
テムのシステム構成チェック制御回路であって、変更さ
れたあとのシステム構成を示すシステムジェネレーショ
ン情報を保持する保持手段と、前記複数の従局各々から
前記ハードウェア存在情報および前記改版履歴情報を読
出す読出し手段と、前記読出し手段により読出された前
記ハードウェア存在情報および前記改版履歴情報を格納
する格納手段と、前記システムジェネレーション情報に
おいて許容される改版履歴情報を示す改版許容情報を前
記システムジェネレーション情報から生成する生成手段
と、前記格納手段に格納された前記ハードウェア存在情
報および前記改版履歴情報と、前記生成手段で生成され
た前記改版許容情報とを比較し、前記従局毎に正当性を
判定する判定手段と、前記判定手段により不当と判定さ
れた従局を前記中央処理装置に通知する通知手段とを設
けたことを特徴とする。
理装置と、各々実装されたハードウェアを示すハードウ
ェア存在情報と前記ハードウェアの改版状況を示す改版
履歴情報とを有する複数の従局とからなる情報処理シス
テムのシステム構成チェック制御回路であって、変更さ
れたあとのシステム構成を示すシステムジェネレーショ
ン情報を保持する保持手段と、前記複数の従局各々から
前記ハードウェア存在情報および前記改版履歴情報を読
出す読出し手段と、前記読出し手段により読出された前
記ハードウェア存在情報および前記改版履歴情報を格納
する格納手段と、前記システムジェネレーション情報に
おいて許容される改版履歴情報を示す改版許容情報を前
記システムジェネレーション情報から生成する生成手段
と、前記格納手段に格納された前記ハードウェア存在情
報および前記改版履歴情報と、前記生成手段で生成され
た前記改版許容情報とを比較し、前記従局毎に正当性を
判定する判定手段と、前記判定手段により不当と判定さ
れた従局を前記中央処理装置に通知する通知手段とを設
けたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、中央処理装置1は情報処理システムの
システム構成チェックを行う前に、内部バス100を介
してシステムジェネレーション情報記憶回路4にハード
ウェア存在情報、改版履歴情報、改版をどの範囲まで許
容させるかを指示する改版許容情報等から構成される各
従局3−i(i−1,・・・・・・+ n)のシステ
ムジェネレーション情報を与える。
る。図において、中央処理装置1は情報処理システムの
システム構成チェックを行う前に、内部バス100を介
してシステムジェネレーション情報記憶回路4にハード
ウェア存在情報、改版履歴情報、改版をどの範囲まで許
容させるかを指示する改版許容情報等から構成される各
従局3−i(i−1,・・・・・・+ n)のシステ
ムジェネレーション情報を与える。
システムジェネレーション情報記憶回路4は与えられた
システムジェネレーション情報を記憶するのと同時に、
改版履歴情報と改版許容情報とからどの範囲まで改版履
歴を許容するかを示す最終的な改版履歴情報を生成する
。
システムジェネレーション情報を記憶するのと同時に、
改版履歴情報と改版許容情報とからどの範囲まで改版履
歴を許容するかを示す最終的な改版履歴情報を生成する
。
中央処理装置1は内部バス100を介してサービスプロ
セッサ専用バス制御回路(以下バス制御回路とする)2
に、複数のハードウェア要素から構成される複数の従局
3−iのハードウェア存在情報および改版履歴情報の読
取りを指示する。
セッサ専用バス制御回路(以下バス制御回路とする)2
に、複数のハードウェア要素から構成される複数の従局
3−iのハードウェア存在情報および改版履歴情報の読
取りを指示する。
バス制御回路2は中央処理装置1からの指示を受取ると
、サービスプロセッサ専用バス101を介して従局3−
iのハードウェア存在情報および改版履歴情報を順次読
取り、それらハードウェア存在情報および改版履歴情報
をハードウェア要素改版履歴情報抽出回路(以下抽出回
路とする)5に送出する。
、サービスプロセッサ専用バス101を介して従局3−
iのハードウェア存在情報および改版履歴情報を順次読
取り、それらハードウェア存在情報および改版履歴情報
をハードウェア要素改版履歴情報抽出回路(以下抽出回
路とする)5に送出する。
抽出回路5はバス制御回路2から送られてきた従局3−
iのハードウェア存在情報および改版履歴情報を、各従
局3−i毎に抽出整理して記憶する。
iのハードウェア存在情報および改版履歴情報を、各従
局3−i毎に抽出整理して記憶する。
システム構成チェック回路6はシステムジェネレーショ
ン情報記憶回路4から読出したシステムジェネレーショ
ン情報と、抽出回路5から読出した各従局3−1のハー
ドウェア存在情報および改版履歴情報により従局3−1
の正当性の確認を行う。
ン情報記憶回路4から読出したシステムジェネレーショ
ン情報と、抽出回路5から読出した各従局3−1のハー
ドウェア存在情報および改版履歴情報により従局3−1
の正当性の確認を行う。
この正当性の確認によりシステム構成チェック回路6で
不正と判定された従局3−iおよびそのときの改版履歴
情報はシステム構成情報不一致記憶回路(以下不一致記
憶回路とする)7に記憶され、この不一致記憶回路7か
ら中央処理装置1に報告される。
不正と判定された従局3−iおよびそのときの改版履歴
情報はシステム構成情報不一致記憶回路(以下不一致記
憶回路とする)7に記憶され、この不一致記憶回路7か
ら中央処理装置1に報告される。
第2図は本発明の一実施例の動作を示すフロチャートで
ある。これら第1図および第2図を用いて本発明の一実
施例の動作について説明する。
ある。これら第1図および第2図を用いて本発明の一実
施例の動作について説明する。
中央処理装置1の指示でバス制御回路2により従局3−
iから読取られたハードウェア存在情報および改版履歴
情報が抽出回路5に記憶されると、システム構成チェッ
ク回路6は抽出回路5から従局3−iのハードウェア存
在情報を読出してチェックし、システムジェネレーショ
ン情報記憶回路4から読出したシステムジェネレーショ
ン情報とシステム構成の実構成とを比較する(第2図ス
テップ11)。
iから読取られたハードウェア存在情報および改版履歴
情報が抽出回路5に記憶されると、システム構成チェッ
ク回路6は抽出回路5から従局3−iのハードウェア存
在情報を読出してチェックし、システムジェネレーショ
ン情報記憶回路4から読出したシステムジェネレーショ
ン情報とシステム構成の実構成とを比較する(第2図ス
テップ11)。
システム構成チェック回路6は従局3−1のハードウェ
ア存在情報のチェックによりシステム構成の実構成が異
常であると判断すると(第2図ステップ12)、その従
局3−4を不正と判定して不一致記憶回路7に記憶させ
て中央処理装置1に報告する(第2図ステップ16)。
ア存在情報のチェックによりシステム構成の実構成が異
常であると判断すると(第2図ステップ12)、その従
局3−4を不正と判定して不一致記憶回路7に記憶させ
て中央処理装置1に報告する(第2図ステップ16)。
また、システム構成チェック回路6はシステム構成の実
構成が正常であると判断すると(第2図ステップ12)
、抽出回路5から従局3−1の改版履歴情報を読出しく
第2図ステップ13)、この改版履歴情報がシステムジ
ェネレーション情報記憶回路4で生成された最終的な改
版履歴情報の許容範囲に入っているかをチェックする(
第2図ステップ14)。
構成が正常であると判断すると(第2図ステップ12)
、抽出回路5から従局3−1の改版履歴情報を読出しく
第2図ステップ13)、この改版履歴情報がシステムジ
ェネレーション情報記憶回路4で生成された最終的な改
版履歴情報の許容範囲に入っているかをチェックする(
第2図ステップ14)。
たとえば、改版履歴情報がA、B、C,D、Eとあった
場合に、システムジェネレーション情報記憶回路4によ
って生成された最終的な改版履歴情報の許容範囲がC,
D、Eと算出されたときには、システム構成チェック回
路6により抽出回路5から読出した従局3−1の改版履
歴情報がC,D。
場合に、システムジェネレーション情報記憶回路4によ
って生成された最終的な改版履歴情報の許容範囲がC,
D、Eと算出されたときには、システム構成チェック回
路6により抽出回路5から読出した従局3−1の改版履
歴情報がC,D。
Eのいずれかであるか否かが確認される。
従局3−1の改版履歴情報が許容範囲に入っていれば、
システム構成チェック回路6は正常と判定しく第2図ス
テップ15)、その確認処理を終了する。
システム構成チェック回路6は正常と判定しく第2図ス
テップ15)、その確認処理を終了する。
一方、従局3−iの改版履歴情報か許容範囲に入ってい
なければ、システム構成チェック回路6は異常と判定し
く第2図ステップ15)、その従局3−jとそのときの
改版履歴情報とを不一致記憶回路7に記憶させ、システ
ム構成情報の不一致を中央処理装置1に報告する(第2
図ステップ16)。
なければ、システム構成チェック回路6は異常と判定し
く第2図ステップ15)、その従局3−jとそのときの
改版履歴情報とを不一致記憶回路7に記憶させ、システ
ム構成情報の不一致を中央処理装置1に報告する(第2
図ステップ16)。
このように、サービスプロセッサ専用バス101を介し
て従局3−iから読取られた改版履歴情報と、オペレー
タによって設定されたシステムジェネレーション情報と
を比較するようにすることによって、現在運用すべき情
報処理装置のシステム構成か満足するものであるかどう
かを認識することができるので、システムが誤って運用
されることを未然に防止することかできる。
て従局3−iから読取られた改版履歴情報と、オペレー
タによって設定されたシステムジェネレーション情報と
を比較するようにすることによって、現在運用すべき情
報処理装置のシステム構成か満足するものであるかどう
かを認識することができるので、システムが誤って運用
されることを未然に防止することかできる。
また、各従局3−1の改版履歴情報とオペレータによっ
て設定されたシステムジェネレーション情報から生成さ
れた許容すべき改版履歴情報とが不一致であれば、シス
テムジェネレーション情報を満足しない従局3−iを直
接指摘することができる。
て設定されたシステムジェネレーション情報から生成さ
れた許容すべき改版履歴情報とが不一致であれば、シス
テムジェネレーション情報を満足しない従局3−iを直
接指摘することができる。
発明の詳細
な説明したように本発明によれば、情報処理システムを
構成する複数の従局から読出した改版履歴情報と、変更
されたあとの゛システム構成を示すシステムジェネレー
ション情報から生成された許容すべき改版履歴情報とを
比較してその従局の正当性を判定するようにすることに
よって、該システムが誤って運用されるのを防止するこ
とができ、システムジェネレーション情報を満足しない
従局を直接指摘することができるという効果がある。
構成する複数の従局から読出した改版履歴情報と、変更
されたあとの゛システム構成を示すシステムジェネレー
ション情報から生成された許容すべき改版履歴情報とを
比較してその従局の正当性を判定するようにすることに
よって、該システムが誤って運用されるのを防止するこ
とができ、システムジェネレーション情報を満足しない
従局を直接指摘することができるという効果がある。
第1図は本発明の一実施例の構成を示すプロ・ツク図、
第2図は本発明の一実施例の動作を示すフローチャート
である。 主要部分の符号の説明 1・・・・・・中央処理装置 2・・・・・・サービスプロセッサ専用バス制御回路 3−1〜B−n・・・・・・従局 4・・・・・・システムジェネレーション情報記憶回路 5・・・・・・ハードウェア要素 改版履歴情報抽出回路 6・・・・・・システム構成チェック回路7・・・・・
・システム構成情報 不一致記憶回路
第2図は本発明の一実施例の動作を示すフローチャート
である。 主要部分の符号の説明 1・・・・・・中央処理装置 2・・・・・・サービスプロセッサ専用バス制御回路 3−1〜B−n・・・・・・従局 4・・・・・・システムジェネレーション情報記憶回路 5・・・・・・ハードウェア要素 改版履歴情報抽出回路 6・・・・・・システム構成チェック回路7・・・・・
・システム構成情報 不一致記憶回路
Claims (1)
- (1)中央処理装置と、各々実装されたハードウェアを
示すハードウェア存在情報と前記ハードウェアの改版状
況を示す改版履歴情報とを有する複数の従局とからなる
情報処理システムのシステム構成チェック制御回路であ
って、変更されたあとのシステム構成を示すシステムジ
ェネレーション情報を保持する保持手段と、前記複数の
従局各々から前記ハードウェア存在情報および前記改版
履歴情報を読出す読出し手段と、前記読出し手段により
読出された前記ハードウェア存在情報および前記改版履
歴情報を格納する格納手段と、前記システムジェネレー
ション情報において許容される改版履歴情報を示す改版
許容情報を前記システムジェネレーション情報から生成
する生成手段と、前記格納手段に格納された前記ハード
ウェア存在情報および前記改版履歴情報と、前記生成手
段で生成された前記改版許容情報とを比較し、前記従局
毎に正当性を判定する判定手段と、前記判定手段により
不当と判定された従局を前記中央処理装置に通知する通
知手段とを設けたことを特徴とするシステム構成チェッ
ク制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9706590A JPH03294922A (ja) | 1990-04-12 | 1990-04-12 | システム構成チェック制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9706590A JPH03294922A (ja) | 1990-04-12 | 1990-04-12 | システム構成チェック制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03294922A true JPH03294922A (ja) | 1991-12-26 |
Family
ID=14182246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9706590A Pending JPH03294922A (ja) | 1990-04-12 | 1990-04-12 | システム構成チェック制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03294922A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6892256B1 (en) * | 2001-05-01 | 2005-05-10 | Cisco Technology, Inc. | Automated system for storing revision information from slave programmable devices in a master programmable device |
-
1990
- 1990-04-12 JP JP9706590A patent/JPH03294922A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6892256B1 (en) * | 2001-05-01 | 2005-05-10 | Cisco Technology, Inc. | Automated system for storing revision information from slave programmable devices in a master programmable device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4860333A (en) | Error protected central control unit of a switching system and method of operation of its memory configuration | |
EP0474058A2 (en) | Problem analysis of a node computer with assistance from a central site | |
US5579511A (en) | Method and apparatus for checking the integrity of a complex computer installation used in the flight control of an aircraft | |
JPH03294922A (ja) | システム構成チェック制御回路 | |
GB2313678A (en) | Preventing discontinuities in electronically-interlocked parallel-multiplexed control system | |
US7890557B2 (en) | Reliable recording of input values | |
EP3955112A1 (en) | Method and apparatus for memory error detection | |
EP0796460A1 (en) | Back-up method for equipment settings | |
US7292897B2 (en) | Multiplexing control system and multiplexing method therefor | |
US7292896B2 (en) | Multiplexing control system and multiplexing method therefor | |
JP4928030B2 (ja) | プロシージャステップの処理方法および装置 | |
JP2000105675A (ja) | ディスクアレイ装置 | |
KR100309678B1 (ko) | 프로세스감시및장애복구방법 | |
KR101805671B1 (ko) | 분산제어 시스템 및 그 제어로직 동기화 방법 | |
US11669391B2 (en) | Data processing procedure for safety instrumentation and control (IandC) systems, IandC system platform, and design procedure for IandC system computing facilities | |
JP2715850B2 (ja) | 電子交換機 | |
US20240095018A1 (en) | Method for operating a control device, and control device | |
JP2000322284A (ja) | 疑似多重障害発生装置 | |
CN117390690A (zh) | 数据处理方法、装置、设备及存储介质 | |
JP2904991B2 (ja) | 数値制御装置 | |
CN111679938A (zh) | 机动车软件运行装置及方法 | |
JP2001256071A (ja) | 冗長化システム | |
CN116346644A (zh) | 一种osd服务的管理方法、系统及服务器 | |
JPH08153017A (ja) | ポート接続確認方法 | |
JPH02149043A (ja) | 通信装置 |