JPH03289787A - Signal processing system for display image - Google Patents
Signal processing system for display imageInfo
- Publication number
- JPH03289787A JPH03289787A JP2089138A JP8913890A JPH03289787A JP H03289787 A JPH03289787 A JP H03289787A JP 2089138 A JP2089138 A JP 2089138A JP 8913890 A JP8913890 A JP 8913890A JP H03289787 A JPH03289787 A JP H03289787A
- Authority
- JP
- Japan
- Prior art keywords
- display image
- image
- data
- frame memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 230000009466 transformation Effects 0.000 claims abstract description 9
- 238000003672 processing method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は高圧縮符号化伝送した画像信号を表示画像に変
換するための信号処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical field to which the invention pertains) The present invention relates to a signal processing method for converting a highly compressed and encoded transmitted image signal into a display image.
（従来の技ｔＩ）
従来の表示画像の信号処理方式では受信復号した画像信
号に対し信号変換の回路を変換項目に応じて追加する方
法が一般的に用いられている。(Conventional Technique) In conventional display image signal processing methods, a method is generally used in which a signal conversion circuit is added to a received and decoded image signal according to a conversion item.
第３図は従来の表示画像処理回路例のブロック図である
６図中、１は画像信号入力端子、２は符号化装置、３は
伝送路、４は復号化装置、５は復号画像信号端子、６は
ポストフィルタ、７は画像保持回路、８は２画面合成回
路、９は表示出力端子である。ここで、６〜８で表示画
像処理回路１０が構成される。FIG. 3 is a block diagram of an example of a conventional display image processing circuit. In FIG. 6, 1 is an image signal input terminal, 2 is an encoding device, 3 is a transmission path, 4 is a decoding device, and 5 is a decoded image signal terminal. , 6 is a post filter, 7 is an image holding circuit, 8 is a two-screen synthesis circuit, and 9 is a display output terminal. Here, display image processing circuit 10 is constituted by 6 to 8.
画像信号入力端子１より入力された画像信号は符号化装
置２によって高圧縮符号化され伝送路３に送り出される
。伝送路より受信された信号は復号化装置４により復号
され復号画像信号として復号画像信号端子５に出力され
る。復号画像信号端子５の出力を表示画像として用いる
こともできるが、以下のごとき信号処理を行うことによ
り高品質で機能性のある画像を表示することができる。The image signal inputted from the image signal input terminal 1 is highly compressed and encoded by the encoding device 2 and sent to the transmission path 3. The signal received from the transmission path is decoded by the decoding device 4 and outputted to the decoded image signal terminal 5 as a decoded image signal. Although the output of the decoded image signal terminal 5 can be used as a display image, a high quality and functional image can be displayed by performing the following signal processing.
即ち、ポストフィルタ６は符号化処理の過程で発生した
符号化雑音を除去し、このポストフィルタを用いること
によってより高品質な画像を表示することができる。ま
た受信した画像を保持する回路７では、ある指定された
時点の受信画像を記憶することによって必要な時に再度
表示する。２両面合成回路８では、受信した画像と他の
画像を合成して表示画像とする。他の画像としては前述
した保持画像や、自装置より送出している自画像等を用
いることができる。That is, the postfilter 6 removes encoding noise generated during the encoding process, and by using this postfilter, a higher quality image can be displayed. Further, the circuit 7 that holds the received image stores the received image at a specified time and displays it again when necessary. A two-sided synthesis circuit 8 synthesizes the received image and another image to form a display image. As other images, the above-mentioned retained image, a self-portrait sent from the own device, etc. can be used.
（発明が解決しようとする課題）
以上説明した従来の表示画像の信号処理方式においては
、表示画像を処理するために専用の信号処理部を用意し
ているために処理が複雑化するにつれ大きな信号処理部
を用意する必要があった。(Problem to be Solved by the Invention) In the conventional display image signal processing method described above, a dedicated signal processing section is prepared to process the display image, so as the processing becomes more complex, the signal becomes larger. It was necessary to prepare a processing section.
また処理が従属接続される場合処理時間が相加され表示
画像を遅延させる要因ともなった。Further, when processes are connected in a subordinate manner, processing time is added, which causes a delay in display images.
（発明の目的）
本発明の目的は高圧縮符号化伝送した画像信号を簡易な
回路を用いて機能性の高い表示画像に変換するための表
示画像の信号処理方式を実現することにある。(Object of the Invention) An object of the present invention is to realize a display image signal processing method for converting a highly compressed and encoded transmitted image signal into a highly functional display image using a simple circuit.
（課題を解決するための手段）
本発明は上記課題を解決し、かつ目的を達成するため、
高圧縮符号化伝送した画像信号を表示画像に変換する信
号処理方式において、
入力画像より雑音を除去するポストフィルタは復号化装
置または１フレームの画像データを記憶するフレームメ
モリよりデータを入力し、前記入力画像の座標変換を行
なう座標変換回路は前記復号化装置、フレームメモリま
たは外部メモリよりデータを入力し、パターンデータに
変換するパターン変換回路は前記復号化装置の画像デー
タ、外部メモリからの文字コード等を入力し、表示画像
出力およびフレームメモリ入力データは前記ポストフィ
ルタまたは座標変換回路のいずれかの処理結果を各々選
択して作成し、前記フレームメモリは書込み制御信号に
より制御され、前記ポストフィルタの入力選択信号、前
記座標変換回路の入力選択信号、前記表示画像出力およ
びフレームメモリ入力の選択信号、および前記フレーム
メモリの書込み制御信号は表示画像のブロック化された
領域ごとに表示画像制御回路から制御コードとして与え
られていることを最も主要な特徴とする。(Means for Solving the Problems) In order to solve the above problems and achieve the objectives, the present invention has the following features:
In a signal processing method that converts a highly compressed and encoded transmitted image signal into a display image, a post filter that removes noise from the input image inputs data from a decoding device or a frame memory that stores one frame of image data, and processes the A coordinate conversion circuit that performs coordinate conversion of an input image inputs data from the decoding device, frame memory, or external memory, and a pattern conversion circuit that converts it into pattern data inputs the image data of the decoding device and character codes from the external memory. etc., display image output and frame memory input data are created by selecting the processing results of either the post filter or the coordinate conversion circuit, and the frame memory is controlled by a write control signal, and the frame memory is controlled by a write control signal, The input selection signal, the input selection signal of the coordinate transformation circuit, the selection signal of the display image output and frame memory input, and the write control signal of the frame memory are controlled from the display image control circuit for each blocked area of the display image. The most important feature is that it is given as a code.
（作 用）
本発明は上記手段により、フレームメモリ、ポストフィ
ルタ、座標変換回路等のモジュールを並列に配置し、フ
レームメモリを共用しつつ各モジュール間のデータフロ
ーについて、表示画像構成を指定する制御信号に応じて
変更できるようにしたものである。(Function) According to the above-mentioned means, the present invention arranges modules such as a frame memory, a post filter, a coordinate conversion circuit, etc. in parallel, and controls specifying a display image configuration regarding data flow between each module while sharing the frame memory. It is designed so that it can be changed depending on the signal.
したがって、高圧縮符号伝送した画像信号を簡易な回路
構成で機能性の高い表示画像に変換できる。Therefore, an image signal transmitted using a highly compressed code can be converted into a highly functional display image with a simple circuit configuration.
（実施例）
第１図は本発明方式の一実施例のブロック構成図を示し
、前記第３図と同一ブロック機能については同一番号を
付し、その説明を省略する。(Embodiment) FIG. 1 shows a block configuration diagram of an embodiment of the system of the present invention, and the same block functions as those in FIG. 3 are given the same numbers and their explanations will be omitted.
図の表示画像処理回路１０′において、１１はポストフ
ィルタ、１２は座標変換回路、１３はパターン変換回路
、１４はフレームメモリ、１５と１６は入力選択回路、
１７は出力選択回路、１８は外部メモリ、１９は表示画
像制御回路である。In the display image processing circuit 10' shown in the figure, 11 is a post filter, 12 is a coordinate conversion circuit, 13 is a pattern conversion circuit, 14 is a frame memory, 15 and 16 are input selection circuits,
17 is an output selection circuit, 18 is an external memory, and 19 is a display image control circuit.
復号画像信号は従来回路例と同じように復号画像信号端
子５に得られる。この信号端子５は入力選択回路１５．
１６に接続される。この入力選択回路１５は復号画像信
号またはフレームメモリ１４の出力を制御信号Ｃ１によ
り選択し、ポストフィルタ１１に入力する。このポスト
フィルタでは入力された画像に適応的にロウバスフィル
タを作用させ、雑音を抑制する。The decoded image signal is obtained at the decoded image signal terminal 5 in the same way as in the conventional circuit example. This signal terminal 5 is connected to the input selection circuit 15.
16. This input selection circuit 15 selects the decoded image signal or the output of the frame memory 14 according to the control signal C1, and inputs it to the post filter 11. In this post-filter, a low-pass filter is applied adaptively to the input image to suppress noise.
一方、入力選択回路１６は復号画像信号、フレームメモ
リ１４の出力、または外部メモリ１８の出力を制御信号
Ｃ２により選択し座標変換回路１２に入力する。この座
標変換回路１２では制御信号ＣＯにもとずき入力データ
の読込みアドレスまたはフレームメモリへの書込みアド
レスを修飾し、入出力画像間の拡大・縮小・移動等の座
標変換を行う。On the other hand, the input selection circuit 16 selects the decoded image signal, the output of the frame memory 14, or the output of the external memory 18 according to the control signal C2, and inputs the selected signal to the coordinate conversion circuit 12. The coordinate conversion circuit 12 modifies the read address of input data or the write address to the frame memory based on the control signal CO, and performs coordinate conversion such as enlargement, reduction, movement, etc. between input and output images.
パターン変換回路１３は外部メモリ１８より文字コード
等を入力し制御信号ｃｏにもとすいてパターンデータに
変換する。The pattern conversion circuit 13 inputs character codes and the like from the external memory 18 and converts them into pattern data using the control signal co as well.
出力選択回路１７はポストフィルタ１１．座標変換回路
１２．またはパターン変換回路１３の出力を制御信号Ｃ
３により選択し表示出力端子９へ出力する。The output selection circuit 17 includes a post filter 11. Coordinate conversion circuit 12. Or, the output of the pattern conversion circuit 13 is converted to the control signal C.
3 and output to the display output terminal 9.
また同様にして選択した信号をフレームメモリ１４に入
力する。このフレームメモリ１４は基本的には１フレー
ムの遅延を発生するものであるが、制御信号Ｃ４により
書込み条件が制御されている。すなわちフレームメモリ
１４は書込みを禁止することによって画像を保持するこ
ともできる。Similarly, the selected signal is input to the frame memory 14. This frame memory 14 basically generates a delay of one frame, but the write conditions are controlled by a control signal C4. That is, the frame memory 14 can also hold images by prohibiting writing.
上記の制御信号Ｇｏ、Ｃ１，Ｃ２，Ｃ３，Ｃ４は表示画
像の構成に対応して表示画像制御回路１９で作成される
。このため表示画像を１６ Ｘ １６画素のブロックに
分解した場合の各ブロックに対応して、表示すべき画像
を指定したマツプを表示画像制御回路１９にはセットし
ておく、この表示画像制御回路はこのマツプを元に制御
信号Ｃｏ、Ｃ１，Ｃ２゜Ｃ３，Ｃ４を作成する。マツプ
のセットは画像の使用者と本回路とのマンマシーンイン
ターフェースにもとすいて作成されるものとする。The above control signals Go, C1, C2, C3, and C4 are generated by the display image control circuit 19 in accordance with the configuration of the display image. For this reason, a map specifying the image to be displayed is set in the display image control circuit 19 corresponding to each block when the display image is divided into blocks of 16 x 16 pixels. Based on this map, control signals Co, C1, C2, C3, and C4 are created. A set of maps shall also be created for the man-machine interface between the image user and the circuit.
例えば、復号画像を表示するブロックではＣ１は復号画
像信号を指定し、Ｃ３はポストフィルタを指定する。For example, in a block that displays a decoded image, C1 specifies the decoded image signal, and C3 specifies the post filter.
外部メモリ１８の画像を縮小表示するブロックではＣ２
は外部メモリを指定し、Ｃ３は座標変換回路を指定する
。座標変換回路１２で使用する拡大・縮小・移動のパラ
メタは前記マツプに指定しておき、表示画像制御回路１
９より信号制御ＣＯで座標変換回路１２に通知する。C2 in the block that displays the image in the external memory 18 in a reduced size
specifies the external memory, and C3 specifies the coordinate conversion circuit. The parameters for enlargement, reduction, and movement used in the coordinate conversion circuit 12 are specified in the map, and the display image control circuit 1
9, the coordinate conversion circuit 12 is notified by the signal control CO.
また、ある時刻の受信画像を保持し継続縮小表示するブ
ロックではＣ２はフレームメモリ１４を指定し、Ｃ３は
座標変換回路１２を指定し、Ｃ４は書込み禁止をフレー
ムメモリ１４に指定する。Further, in a block that holds a received image at a certain time and continuously displays it in a reduced size, C2 specifies the frame memory 14, C3 specifies the coordinate conversion circuit 12, and C4 specifies write prohibition to the frame memory 14.
またパターン変換回路１３の結果を表示するブロックで
はＣ３はパターン変換回路１３を指定し、このパターン
変換回路１３は制御信号ＣＯにもとすいて外部メモリ１
８のデータをパターンに変換して出力する。Further, in the block that displays the result of the pattern conversion circuit 13, C3 specifies the pattern conversion circuit 13, and this pattern conversion circuit 13 also uses the control signal CO as well as the external memory 1.
8 is converted into a pattern and output.
この回路の動作を第２図を用いて説明する。同図におい
て、Ａ、Ｂは表示画像の２つの領域を示すものとする０
表示画像制御回路１９にはそれぞれの領域に対して異な
る種類の画像を表示するようマツプがセットされている
。これには同図中の表に示すごとき組み合せがある。The operation of this circuit will be explained using FIG. In the figure, A and B indicate two areas of the displayed image.
A map is set in the display image control circuit 19 so that different types of images are displayed for each area. There are combinations as shown in the table in the figure.
すなわちある場合（ア）には領域Ａの部分には復号画像
が表示され、領域Ｂの部分にはフレームメモリ１８に保
持した過去の受信画像を縮小表示する。That is, in one case (a), the decoded image is displayed in the area A, and the past received image held in the frame memory 18 is displayed in a reduced size in the area B.
これを次の時刻（イ）では反転しフレームメモリ１８に
保持した過去の受信画像を領域Ａに、現在受信している
復号画像を領域Ｂに縮小表示する。この切り替えは前述
マツプデータを書換えることによって行う、領域の数は
本例のように、Ａ、Ｈの２つに制限されず必要に応じて
ブロック数まで増加できる。At the next time (A), this is reversed, and the past received image held in the frame memory 18 is displayed in area A, and the currently received decoded image is displayed in area B in a reduced size. This switching is performed by rewriting the aforementioned map data.The number of areas is not limited to two, A and H, as in this example, but can be increased to the number of blocks as necessary.
以上表示画像の信号制御方式を信号処理回路の動作にも
とすいて説明したが、各処理回路はディジタル信号処理
を行うプロセッサにより実現されていても良い、すなわ
ち本発明の趣旨は１つのフレームメモリとポストフィル
タ処理、座標変換処理等のデータフローを表示画像の構
成に従って制御する方法にある。Although the signal control method for the displayed image has been explained above based on the operation of the signal processing circuit, each processing circuit may be realized by a processor that performs digital signal processing. and a method of controlling data flow such as post-filter processing, coordinate transformation processing, etc. according to the configuration of a display image.
また信号処理にパターン変換回路１３を含めた構成例を
示したが、これは他の処理たとえばパーソナルコンピュ
ータの出力画像等であっても良い。Furthermore, although a configuration example in which the pattern conversion circuit 13 is included in signal processing has been shown, this may be applied to other processing such as an output image of a personal computer.
また実施例では詳細な説明を省略したが座標変換回路１
２は入出力データのり−ド／ライトアドレスを座標変換
パラメタに従って作成する。フレームメモリ１４および
外部メモリ１８のデータを座標変換する場合にはリード
アドレスを修飾すれば良い。In addition, although detailed explanation was omitted in the embodiment, the coordinate conversion circuit 1
Step 2 creates input/output data read/write addresses according to the coordinate transformation parameters. When data in the frame memory 14 and external memory 18 are subjected to coordinate transformation, the read address may be modified.
復号画像を座標変換するためにはフレームメモリのライ
トアドレスを修飾し復号画像を縮小表示するウィンドウ
に書込む、この際表示出力はフレームメモリに固定する
ことが必要である。この機能を実現するためこの場合に
限り出力選択回路１７では表示出力とフレームメモリ入
力に異なるデータが選択される。In order to coordinate transform the decoded image, the write address of the frame memory is modified and the decoded image is written in a window for displaying the reduced image. At this time, it is necessary to fix the display output to the frame memory. In order to realize this function, the output selection circuit 17 selects different data for the display output and the frame memory input only in this case.
（発明の効果）
以上説明したように本発明によれば簡易な回路を用いて
機能性の高い表示画像を得ることができるので、符号化
伝送した画像信号を表示画像に変換するための表示画像
の信号処理方式として使用することができる。(Effects of the Invention) As explained above, according to the present invention, a highly functional display image can be obtained using a simple circuit. It can be used as a signal processing method.
第１図は本発明の一実施例を示すブロック構成図、第２
図は本発明の一実施例の動作説明図、第３図は従来の表
示画像処理回路のブロック図である。
１ ・・・画像信号入力端子、 ２・・・符号化装置、
３・・・伝送路、 ４ ・・・復号化装置、 ５・・
・復号画像信号端子、 ９ ・・・表示出力端子、１０
′ ・・・表示画像処理回路、１１・・・ポストフィル
タ、Ｉ２・・・座標変換回路、１３・・・パターン変換
回路、１４・・・ フレームメモリ、１５．１６・・・
入力選択回路、１７・・・出力選択回路、１８・・・外
部メモリ、１９・・・表示画像制御回路。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure is an explanatory diagram of the operation of an embodiment of the present invention, and FIG. 3 is a block diagram of a conventional display image processing circuit. 1... Image signal input terminal, 2... Encoding device,
3...Transmission path, 4...Decoding device, 5...
・Decoded image signal terminal, 9...Display output terminal, 10
'... Display image processing circuit, 11... Post filter, I2... Coordinate conversion circuit, 13... Pattern conversion circuit, 14... Frame memory, 15.16...
Input selection circuit, 17... Output selection circuit, 18... External memory, 19... Display image control circuit.
Claims (1)
号処理方式において、 入力画像より雑音を除去するポストフィルタは復号化装
置または１フレームの画像データを記憶するフレームメ
モリよりデータを入力し、前記入力画像の座標変換を行
なう座標変換回路は前記復号化装置、フレームメモリま
たは外部メモリよりデータを入力し、パターンデータに
変換するパターン変換回路は前記復号化装置の画像デー
タ、外部メモリからの文字コード等を入力し、表示画像
出力およびフレームメモリ入力データは前記ポストフィ
ルタまたは座標変換回路のいずれかの処理結果を各々選
択して作成し、前記フレームメモリは書込み制御信号に
より制御され、前記ポストフィルタの入力選択信号、前
記座標変換回路の入力選択信号、前記表示画像出力およ
びフレームメモリ入力の選択信号、および前記フレーム
メモリの書込み制御信号は表示画像のブロック化された
領域ごとに表示画像制御回路から制御コードとして与え
られていることを特徴とする表示画像の信号処理方式。[Claims] In a signal processing method for converting a highly compressed and transmitted image signal into a display image, a post filter for removing noise from an input image is provided by a decoding device or a frame memory that stores one frame of image data. A coordinate conversion circuit that inputs data and performs coordinate conversion of the input image inputs data from the decoding device, frame memory, or external memory, and a pattern conversion circuit that converts the data into pattern data, which converts the image data of the decoding device, Character codes etc. from an external memory are input, display image output and frame memory input data are created by selecting the processing results of either the post filter or the coordinate conversion circuit, and the frame memory is controlled by a write control signal. The input selection signal of the post filter, the input selection signal of the coordinate transformation circuit, the selection signal of the display image output and frame memory input, and the write control signal of the frame memory are controlled for each blocked area of the display image. A display image signal processing method characterized in that the signal processing method is provided as a control code from a display image control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8913890A JP2746724B2 (en) | 1990-04-05 | 1990-04-05 | Display image signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8913890A JP2746724B2 (en) | 1990-04-05 | 1990-04-05 | Display image signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03289787A true JPH03289787A (en) | 1991-12-19 |
| JP2746724B2 JP2746724B2 (en) | 1998-05-06 |
Family
ID=13962518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8913890A Expired - Lifetime JP2746724B2 (en) | 1990-04-05 | 1990-04-05 | Display image signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746724B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267978A (en) * | 1985-09-19 | 1987-03-27 | Matsushita Electric Ind Co Ltd | Controller for superimpose display position |
| JPS62290289A (en) * | 1986-06-10 | 1987-12-17 | Nec Corp | Image receiver |
| JPH0219079A (en) * | 1988-07-06 | 1990-01-23 | Pioneer Electron Corp | Video signal processing unit |
| JPH0244884A (en) * | 1988-08-04 | 1990-02-14 | Kokusai Denshin Denwa Co Ltd <Kdd> | Post filter system for removal of coding noise |
-
1990
- 1990-04-05 JP JP8913890A patent/JP2746724B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267978A (en) * | 1985-09-19 | 1987-03-27 | Matsushita Electric Ind Co Ltd | Controller for superimpose display position |
| JPS62290289A (en) * | 1986-06-10 | 1987-12-17 | Nec Corp | Image receiver |
| JPH0219079A (en) * | 1988-07-06 | 1990-01-23 | Pioneer Electron Corp | Video signal processing unit |
| JPH0244884A (en) * | 1988-08-04 | 1990-02-14 | Kokusai Denshin Denwa Co Ltd <Kdd> | Post filter system for removal of coding noise |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2746724B2 (en) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150141892A (en) | Display controller | |
| JPH03289787A (en) | Signal processing system for display image | |
| US10394522B2 (en) | Display controller | |
| CN114820318A (en) | Wallpaper display method and device, electronic equipment and readable storage medium | |
| JP3154741B2 (en) | Image processing apparatus and system | |
| JP6507491B2 (en) | Image processing device | |
| US6473132B1 (en) | Method and apparatus for effecting video transitions | |
| JPH04280294A (en) | Pointer indicating device | |
| US10565966B2 (en) | Display controllers | |
| CA2140959C (en) | Digital audio processing in a modified bitblt controller | |
| KR20050022618A (en) | Up-down scaling image signal processing device | |
| JP2000181440A (en) | Display device | |
| JPH11306365A (en) | Picture signal enlargement compression processing device and picture display using the same | |
| JPH04156496A (en) | Image display device | |
| JPH05244438A (en) | Compression expansion circuit | |
| JP2001028749A (en) | Device for image compression/expansion and display | |
| JPH06324669A (en) | Device and method for composite display control | |
| KR100683383B1 (en) | A video display processor in digital broadcasting receiver system with reduced internal memory | |
| JPH0541807A (en) | Two-dimension decoder | |
| Six | A complete set of key components for compact disc interactive applications | |
| JPH05108810A (en) | Image processor | |
| JPH04235592A (en) | Display control device | |
| JPH10322571A (en) | Device and method for processing video signal | |
| JPH02174463A (en) | Picture reduction processor | |
| JPH0353388A (en) | Two-dimensional encoded data decoding and reducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |