JPH0328974A - Automatic wiring designing device for printed circuit board - Google Patents

Automatic wiring designing device for printed circuit board

Info

Publication number
JPH0328974A
JPH0328974A JP1162685A JP16268589A JPH0328974A JP H0328974 A JPH0328974 A JP H0328974A JP 1162685 A JP1162685 A JP 1162685A JP 16268589 A JP16268589 A JP 16268589A JP H0328974 A JPH0328974 A JP H0328974A
Authority
JP
Japan
Prior art keywords
hole
wiring
conductor
route
image storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1162685A
Other languages
Japanese (ja)
Inventor
Shigeko Kirii
桐井 成子
Hideo Kikuchi
秀雄 菊地
Tadashi Mimaki
三巻 正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1162685A priority Critical patent/JPH0328974A/en
Publication of JPH0328974A publication Critical patent/JPH0328974A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To obtain a high connection factor in a short calculation processing time by preparing a control part including a push-apart means which moves the conductor pattern of a wiring stored in an image storage part and inserts the conductor pattern of a new wiring. CONSTITUTION:At a control part 2, a parts form input means 2-0 inputs the position and the form of a parts via a parts coordinate table 7-3. Then the all written fixed designation points are defined as a start points and a route fault detection means 2-4 in actuated for execution of a through hole application possibility detecting process and a route fault detecting process 4. A connection point input means 2-2 inputs the start and end point terminals of a new wiring pattern via a connection network table 7-2, and a route searching means 2-2 obtains a tentative route to write it into an image storage part 1. Then a push- apart means 2-3 decides the conductor pattern of the new wiring, and the fixed designation point which obstructs a push-apart action is searched with the new conductor pattern defined as a start point. The means 2-4 is actuated. This procedure is repeated so that a high connection factor is secured in a short calculation processing time.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は印刷配線板上に配線の導体模様を設計する自動
配線設計装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an automatic wiring design device for designing a conductor pattern of wiring on a printed wiring board.

[従来の技術] 従来の自動配線設計装置は印刷配線板平面に存在すべき
配線の導体模様を印刷配線板上の主格子,副格子上に集
中させ.配線の導体模様を線分情報として管理しながら
.先に配線した導体模様を動かさずに.新配線経路を探
索するという静的な配線経路探索手段を有していた。
[Prior Art] Conventional automatic wiring design equipment concentrates the conductor pattern of the wiring that should exist on the plane of the printed wiring board onto the main grid and sub-grids on the printed wiring board. While managing the conductor pattern of the wiring as line segment information. Without moving the conductor pattern that was wired earlier. It had a static wiring route search means for searching for new wiring routes.

また,これを改良したリップアップリルート法を用いた
自動配線設計装置がある。これは新配線の配線経路を妨
害する既導体模様を除去し,新配線の導体模様を確定し
てから除去した配線を再配置する方法である。
There is also an automatic wiring design device that uses an improved rip-up reroute method. This is a method of removing existing conductor patterns that obstruct the wiring route of new wiring, determining the conductor pattern of new wiring, and then rearranging the removed wiring.

〔発明が解決しようとするallfl]上述した従来の
自動配線設計装置は,1度配線の導体模様を確定してし
まうと.後に別の配線を配置する際に配線経路を妨害す
ることがある。これを第12図を用いて説明する。
[ALLFL TO BE SOLVED BY THE INVENTION] The above-mentioned conventional automatic wiring design apparatus, once the conductor pattern of the wiring is determined. This may obstruct the wiring route when another wiring is placed later. This will be explained using FIG. 12.

第12図の例は部品端子間に2本まで配線の導体模様を
配置できる設計例(主格子間2本設計)を示している。
The example in FIG. 12 shows a design example (two-wire design between main grids) in which up to two conductor patterns can be arranged between component terminals.

今,印刷配線板21の配線禁止領域11−1によって囲
まれた範囲で,始点端子16−1と終点端子16−2を
新導体模様により接続することを考える。この時,端子
16−1.16−2と配線禁止領域11−1との間隔が
小さいため.その間に配線パターンは通せないものとす
る。端子16−1と16−2を接続する経路は既導体模
様10−1が配線経路を塞いでいるため配線不可能とな
る。
Now, consider connecting the starting point terminal 16-1 and the ending point terminal 16-2 in a range surrounded by the wiring prohibited area 11-1 of the printed wiring board 21 using a new conductor pattern. At this time, the distance between the terminals 16-1, 16-2 and the wiring prohibited area 11-1 is small. It is assumed that no wiring pattern can pass between them. The path connecting the terminals 16-1 and 16-2 cannot be wired because the conductive pattern 10-1 blocks the wiring path.

このように既導体模様10−1が新配線の配線経路を妨
害する状況が度々発生し,自動結線率を低下させるとい
う欠点があった。
As described above, situations in which the conductor pattern 10-1 obstructs the wiring route of new wiring often occur, resulting in a drawback that the automatic wiring connection rate is reduced.

これを改良した従来のリップアップリルート法は既導体
模様を再配置することによりこの欠点を除去しようとし
たのであるが,その再配置するべき経路を探索する際に
,更に他の既導体模様1〇一1により妨害されるので,
その繰りの返しに多大な計算時間を要する課題があった
。更に,文献エレクトロニクス(Electronic
s) 1 9 7 8年1月19日P.102と日経エ
レクトロニクス1978年6月268P.132で.既
導体模様10−1間に迷路法で新配線の経路を探索して
既導体模様10−1を押し分けて配線する方法が提案さ
れているが.この方法は探索した経路の回りの既導体槙
様10−1を押し分けられるか否かの判断方法が不明で
ある。また.押し分ける方法が不明であり,実現性に乏
しい課題があった。
The conventional rip-up reroute method, which is an improvement on this, attempts to eliminate this drawback by rearranging the conductor pattern, but when searching for a route to reposition, it is necessary to Since it is obstructed by 〇11,
There was a problem in that the repetition required a large amount of calculation time. Additionally, the literature Electronics
s) January 19, 1978 P. 102 and Nikkei Electronics June 1978 268P. At 132. A method has been proposed in which a route for new wiring is searched between the conductor patterns 10-1 using a labyrinth method, and the conductor patterns 10-1 are pushed apart for wiring. In this method, it is unclear how to judge whether or not it is possible to push apart the conductive Maki-sama 10-1 around the searched route. Also. It was unclear how to separate them, and there was a problem with poor feasibility.

本発明は従来装置のこのような課題を解決しようとする
もので,短かい計算処理時間で高結線率を実現できる印
刷配線板自動配線設計装置を提供することにある。
The present invention aims to solve the above-mentioned problems of conventional devices, and it is an object of the present invention to provide an automatic wiring design device for printed wiring boards that can achieve a high connection rate in a short calculation processing time.

[課題を解決するための手段] 本発明によると,第1に,印刷配線板の導体模様の画像
記憶部と,該画像記憶部に記憶した配線の導体模様を移
動させて新配線の導体模様を挿入する押し分け手段を持
つ制御部を有することを特徴とする印刷配線板自動配線
設計装置が得られる.第2に,前記第1の装置において
,前記画像記憶部が,導体素片と境界辺と節と間隔領域
を構造体として記憶する手段を有し,前記制御部が,前
記画像記憶部に記憶した間隔領域を通る経路を探索する
経路探索手段と,間隔領域に新しい導体素片を挿入し,
境界辺にスルホールを挿入して既スルホールを押し分け
る押し分け手段と,境界辺ごとにスルホール設定可能性
と配線導体の挿入可能性を調らべ,障害がある場合にそ
れらを表示し,操作卓からの指示により部品を移動する
経路障害検出手段を有することを特徴とする印刷配線板
自動配線設計装置が得られる。
[Means for Solving the Problems] According to the present invention, first, an image storage unit of a conductor pattern of a printed wiring board and a conductor pattern of a new wiring are created by moving the conductor pattern of the wiring stored in the image storage unit. There is obtained an automatic wiring design device for a printed wiring board characterized by having a control unit having a pushing means for inserting the wiring. Second, in the first device, the image storage unit has means for storing conductor pieces, boundary sides, nodes, and interval regions as a structure, and the control unit stores the conductor elements in the image storage unit. A route search means for searching for a route passing through the spaced area, and a new conductor piece inserted into the spaced area.
A means of pushing out existing through holes by inserting through holes on the boundary sides, checking the possibility of setting through holes and the possibility of inserting wiring conductors for each boundary side, displaying them if there are any obstacles, and displaying them from the operation console. An automatic wiring design device for a printed wiring board is obtained, which is characterized by having a path failure detection means for moving parts according to an instruction.

第3に,前述の第1の装置であって,画像記憶部が,導
体素片と.境界辺と,節と,間隔領域と,スルホール予
約点とを構造体として記憶する手段を有し.前記制御部
が,前記画像記憶部に記憶した間隔領域を通る経路を探
索する経路探索手段と,新しい導体素片およびスルホー
ルを挿入し,それに伴い既スルホールを押し分ける押し
分け手段と,間隔領域毎にスルホール予約点を調らべ,
境界辺毎に配線導体の挿入可能性を調らべ,障害がある
場合にそれらを表示し,操作卓からの指示により部品を
移動する経路障害検出手段とを有することを特徴とする
印刷配線板自動配線設計装置が得られる。
Thirdly, in the first device described above, the image storage unit is a conductive piece. It has means for storing boundary edges, nodes, interval areas, and through-hole reserved points as structures. The control unit includes a route searching means for searching for a route passing through the interval areas stored in the image storage unit, a pushing means for inserting new conductor pieces and through holes and pushing out existing through holes accordingly, Check out the throughhole reservation points,
A printed wiring board characterized by having a path failure detection means for checking the possibility of inserting a wiring conductor on each boundary side, displaying a failure if there is a failure, and moving a component according to instructions from an operation console. An automatic wiring design device is obtained.

第4に,前述の第1の装置であって.前記画像記憶部が
配線の導体模様を画素に分解して記憶する手段を有し,
前記制御部が,前記画像記憶部に記憶した既配線の導体
模様の間隙に新配線の仮経路を探索する経路探索手段と
,該仮経路と既配線の導体模様との間に1画素以上の間
隔をあけるように既配線の導体模様を移動しながら新配
線の導体模様を挿入する押し分け手段と,スルホール設
定可能な領域を調べる処理および固定部品の間の配線容
量を調べる処理を行なう経路障害検出手段とを有するこ
とを特徴とする自動設計装置が得られる。
Fourth, the above-mentioned first device. The image storage unit has means for decomposing and storing the conductor pattern of the wiring into pixels,
The control unit includes a route search unit that searches for a temporary route for a new wiring in the gap between the conductor patterns of the existing wiring stored in the image storage unit, and a route search unit that searches for a temporary route for a new wiring in the gap between the conductor patterns of the existing wiring, and a path search unit that searches for a temporary route for a new wiring in the gap between the conductor patterns of the existing wiring, and A pushing means that inserts a new conductor pattern while moving the conductor pattern of the existing wiring so as to leave an interval, and path failure detection that performs processing to check the area where through holes can be set and processing to check the wiring capacitance between fixed parts. An automatic design device is obtained, characterized in that it has means.

第5に,前記押し分け手段がスルホールの移動も行なう
ことを特徴とする自動配線設計装置であってもよい。
Fifth, the automatic wiring design apparatus may be characterized in that the pushing means also moves through holes.

第6に,前述の第4の装置であって,前記画像記憶部の
1つの画素が,導体の有無を示すビ・ントと,導体の固
定指定を書き込むビットと,探索波紋を書き込むビット
と,探索の障壁を書き込むビットと,スルホール使用可
能ビット以外に,移動するスルホールの識別ビットと,
移動するスルホールに結線している導体の識別ビットと
を有し,前記押し分け手段および経路障害検出手段を用
いて.結線に障害となる該画像記憶部に記憶された固定
指定のスルホールおよびそのスルホールに結線している
導体模様を移動させて,新たな導体模様を挿入するスル
ホール移動手段を有することを特徴とする自動配線設計
装置が得られる。
Sixthly, in the fourth device described above, one pixel of the image storage unit has a bit that indicates the presence or absence of a conductor, a bit that writes a fixed designation of the conductor, and a bit that writes a search ripple. In addition to the bit that writes the search barrier and the through hole usable bit, the identification bit of the through hole to be moved,
and an identification bit of the conductor connected to the moving through-hole, and using the pushing means and path failure detection means. An automatic device characterized by having a through-hole moving means for moving a fixed designated through-hole stored in the image storage unit and a conductor pattern connected to the through-hole, which is an obstacle to the wiring connection, and inserting a new conductor pattern. A wiring design device is obtained.

第7に.前述の第4の装置であって,経路探索手段が,
前記画像記憶部の記憶容量に対して.画像記憶部に記憶
された導体模様と固定指定の画素の占める割合を算出し
て係数化し,その係数の示す値により経路探索領域を求
め,経路探索領域内を経路探索することを特徴とする自
動配線設計装置が得られる。
Seventh. The fourth device described above, wherein the route searching means comprises:
Regarding the storage capacity of the image storage unit. An automatic system characterized by calculating the ratio of the conductor pattern stored in the image storage unit and fixed designated pixels, converting it into a coefficient, determining a route search area based on the value indicated by the coefficient, and searching for a route within the route search area. A wiring design device is obtained.

[実施例] 実施例1 次に,本発明について,図面を参照して説明する。第1
図(1),(2)は本発明の一実施例のブロック図とそ
の各手段間の処理の関係を示すブロック図である。印刷
配線板の各層面に対応させたnxn×16ビットの画像
記憶部1と1画像記憶部1の記憶を読み出し,書き込む
機能を有する制御部2を持つ。制御部2は部形状入力手
段2−0と,結線点入力手段2−1と,経路探索手段2
−2と,押し分け手段2−3と,経路障害検出手段2−
4とから成る。他に,画像表示部3,操作卓4,印刷部
5,通信部6,制御用記憶部7及び磁気記録部8を持つ
[Example] Example 1 Next, the present invention will be described with reference to the drawings. 1st
Figures (1) and (2) are block diagrams showing an embodiment of the present invention and the processing relationships between its respective means. It has an nxn x 16 bit image storage section 1 corresponding to each layer surface of a printed wiring board, and a control section 2 having a function of reading and writing data stored in the one image storage section 1. The control unit 2 includes a part shape input means 2-0, a connection point input means 2-1, and a route search means 2.
-2, pushing means 2-3, and route failure detection means 2-
It consists of 4. It also has an image display section 3, a console 4, a printing section 5, a communication section 6, a control storage section 7, and a magnetic recording section 8.

第2図は第1の実施例の画像記憶部1の1画素9に対す
るビット構成1−1を示す。16ビットから成る画素9
をnXn個で2次元的な広がりを持つ画像群を構戊する
。この1つ1つの画素は以下のビットを有する。
FIG. 2 shows a bit configuration 1-1 for one pixel 9 of the image storage section 1 of the first embodiment. Pixel 9 consisting of 16 bits
An image group with a two-dimensional spread is composed of nXn images. Each pixel has the following bits.

(1)導体模様10 (2)固定指定11(禁止領域11−1,スルホール1
1−2.部品端子11−3) (3)スルホール使用可能フラグl2 (4〉経路障害フラグ13 (5〉経路探索レベル14 (6)仮経路15 これらのビットは平面状に並らべて1つの模様となる種
類の違う模様の1要素である。
(1) Conductor pattern 10 (2) Fixed designation 11 (prohibited area 11-1, through hole 1
1-2. Component terminal 11-3) (3) Through-hole usable flag l2 (4> Route failure flag 13 (5> Route search level 14) (6) Temporary route 15 These bits are arranged in a plane to form one pattern. It is one element of different types of patterns.

第3図はこの第1の実施例の手順を示す流れ図,第4図
(1), (2). (3)は導体模様の例を示す図,
第5図(1)〜(6)はこの第1の実施例の手順を示す
流れ図,第6図はこの第1の実施例の予約木構造のデー
タ構造を示すブロック図,第7図(1)〜(4)は導体
模様と予約木構造との例を示す図,第8図(z). (
2)はこの第1の実施例の押し分け手段の手順を示す流
れ図である。
FIG. 3 is a flowchart showing the procedure of this first embodiment, and FIG. 4 (1), (2). (3) is a diagram showing an example of a conductor pattern,
5 (1) to (6) are flowcharts showing the procedure of this first embodiment, FIG. 6 is a block diagram showing the data structure of the reservation tree structure of this first embodiment, and FIG. 7 (1) ) to (4) are diagrams showing examples of conductor patterns and reservation tree structures, Figure 8 (z). (
2) is a flowchart showing the procedure of the pushing means of the first embodiment.

第1図(2),第2図,第3図〜第8図により,制御部
2の動作手順を説明する。
The operating procedure of the control section 2 will be explained with reference to FIG. 1(2), FIG. 2, and FIGS. 3 to 8.

■ 全体の動作手順 第3図は全体の手順を示す流れ図である。部品形状入力
手段2−0が第1図(1)の部品座標表7−3から部品
の位置と形状を入力し1画像記憶部1の禁止領域11−
1,部品端子11−3のビットに書き込む。
■ Overall operating procedure FIG. 3 is a flowchart showing the overall procedure. The component shape input means 2-0 inputs the position and shape of the component from the component coordinate table 7-3 in FIG.
1. Write to bit of component terminal 11-3.

次に.書き込んだ全部の固定指定11を起点として,経
路障害検出手段2−4を動作させる。
next. The route failure detection means 2-4 is operated using all written fixed designations 11 as a starting point.

経路障害検出手段2−4はスルホール使用可能検出処理
2−4−1,経路障害検出処理2−4−4を行なう。ス
ルホール使用可能検出処理2−4−1は画像記憶部1で
,他の導体模様10,固定指定11との間にスルホール
径と必要導体間隔との余裕を取った画素9にスルホール
11−2を設定できると判断し,その画素9のスルホー
ル使用可能フラグ12を立てる。
The route failure detection means 2-4 performs through-hole usability detection processing 2-4-1 and route failure detection processing 2-4-4. Through-hole usability detection processing 2-4-1 uses the image storage unit 1 to create a through-hole 11-2 in a pixel 9 that has an allowance between the through-hole diameter and the required conductor spacing between the other conductor patterns 10 and the fixed designation 11. It is determined that the setting is possible, and the through-hole usable flag 12 for that pixel 9 is set.

また,経路障害検出処理2−4−4には固定指定11の
間の配線容量を調べる機能を持たせる。
Further, the route failure detection processing 2-4-4 is provided with a function of checking the wiring capacity between the fixed designations 11.

すなわち,後述する押し分け手段2−3を用いても配線
チャネルの確保が不可能な箇所を配線経路を探索する際
に必ず障害になるという意味で経路障害と名付け,画像
記憶部1の経路障害フラグ13をたてる。
In other words, it is named a route failure in the sense that it always becomes an obstacle when searching for a wiring route in a place where it is impossible to secure a wiring channel even if using the pushing means 2-3, which will be described later, and the route failure flag in the image storage unit 1 is set. Make 13.

経路障害検出処理2−4−4の詳細な動作については,
後述する。
For detailed operation of route failure detection process 2-4-4,
This will be explained later.

次に結線点入力手段2−1が結線すべき端子対の座標す
なわち第4図に示す新配線パターンの始点端子16−1
,終点端子16−2を第1図(1)の結線網表7−2か
ら人力し,更に経路探索手段2−2が仮経路15を求め
画像記憶部1に書き,押し分け手段2−3が新配線の新
導体模様10−2を確定する。
Next, the connection point input means 2-1 determines the coordinates of the terminal pair to be connected, that is, the starting point terminal 16-1 of the new wiring pattern shown in FIG.
, the end point terminal 16-2 is manually set from the connection network table 7-2 in FIG. The new conductor pattern 10-2 of the new wiring is determined.

また,固定障害検出処理2−4−2は新導体模様10−
2を起点として,押し分けの障害となる固定指定11を
探索する。更に,その固定指定11を起点として経路障
害検出手段2−4を動作させる。以下,この手順を繰り
返す。
Furthermore, the fixed fault detection process 2-4-2 is performed using the new conductor pattern 10-
2 as a starting point, a fixed designation 11 that is an obstacle to pushing is searched. Further, the route failure detection means 2-4 is operated using the fixed designation 11 as a starting point. Repeat this procedure below.

次に,結線点入力手段2−1,経路探索手段2−2,押
し分け手段2−3,経路障害手段2−4について更に詳
細に説明する。
Next, the connection point input means 2-1, the route search means 2-2, the pushing means 2-3, and the route obstruction means 2-4 will be explained in more detail.

■ 結線点入力手段2−1の動作手順 結線点人力手段2−1は結線すべき始点端子16−1及
び終点端子16−2を座標で人力する機能,あるいは部
品番号とその部品の端子番号から成る結線網表7−2を
人力して部品座標表7−3と合わせて端子の座標を計算
して求める機能とを持ち,用途により使い分ける。
■ Operation procedure of connection point input means 2-1 The connection point manual input means 2-1 has the function of manually inputting the starting point terminal 16-1 and ending point terminal 16-2 to be connected using coordinates, or from the part number and the terminal number of the part. It has a function of manually calculating the terminal coordinates by combining the wiring network table 7-2 with the parts coordinate table 7-3, and uses them depending on the purpose.

■ 線路探索手段2−2の動作手順 ■−1 迷路法2−2−1 経路探索手段2−2は,画素単位で経路探索法の1つで
ある迷路法2−2−1を適用して配線経路を発見する。
■ Operation procedure of the track search means 2-2■-1 Maze method 2-2-1 The route search means 2-2 applies the maze method 2-2-1, which is one of the route search methods in pixel units. Discover wiring routes.

第4図(1)に示すように配線経路の発見のために,画
像記憶部1において始点端子16−1から近傍の画素に
対して,経路探索レベル14の2ビットで数値0,1.
2を表わし,既導体模様1〇一1や経路障害フラグ13
の立っている画素を避けながら,数値を周期的に展開し
ていく。スルホール使用可能フラグ12が立っている画
素に至った場合,スルホールを介して他の面へも数値展
開する。また,この数値を書き込んだ領域が終点端子1
6−2に到達したかどうかの判定を行ない,到達してい
れば経路が存在するとして,バックトレース処理2−2
−2を行なう。経路探索レベル14が終点端子16−2
まで到達していなければ.更に数値を展開することが可
能かどうか判定する。
As shown in FIG. 4(1), in order to find a wiring route, in the image storage unit 1, from the starting point terminal 16-1 to the neighboring pixels, the values 0, 1, .
2, conductor pattern 1011 and route failure flag 13
The numerical values are expanded periodically while avoiding pixels with . When a pixel with a through-hole usable flag 12 is reached, the value is expanded to other surfaces via the through-hole. Also, the area where this value is written is the end point terminal 1.
6-2 is reached, and if so, it is assumed that the route exists, and backtrace processing 2-2 is performed.
- Do 2. Route search level 14 is terminal terminal 16-2
If you haven't reached that point. Determine whether it is possible to further expand the numerical value.

数値展開が不可能であれば,配線経路は存在しないため
経路探索手段2−2を中断する。
If numerical expansion is not possible, the route search means 2-2 is interrupted because there is no wiring route.

■−2 バックトレース処理2−2−2バックトレース
処理2−2−2では迷路法2−2−1で画像記憶部1に
書き込まれた数値をもとに,終点端子16−2から始点
端子16−1まで,第4図(2)に示すように数値の周
期を逆にして,2,1.0の順で経路探索レベル14の
領域を逆もどりして仮経路15を求める。更に仮経路1
5に対して固定指定11との間隔あるいは既導体模様1
0−1との間隔を保つために,押し分け手段2−3を用
いて,既導体模様10−1や仮経路15自身を移動させ
ながら新導体模様10−2を第4図(3〉のように確定
していく。この押し分け手段2−3については後述する
■-2 Backtrace processing 2-2-2 In backtrace processing 2-2-2, based on the numerical values written in the image storage unit 1 by the maze method 2-2-1, from the end point terminal 16-2 to the start point terminal Up to 16-1, the period of the numerical values is reversed as shown in FIG. 4(2), and the area of the route search level 14 is reversed in the order of 2 and 1.0 to obtain a tentative route 15. Furthermore, provisional route 1
5 with fixed designation 11 or conductor pattern 1
In order to maintain the distance from the conductor pattern 10-1, the new conductor pattern 10-2 is moved as shown in FIG. This pushing means 2-3 will be described later.

次に,第5図(1).(2),(3) ,第6図,第7
図(1), (2) . (3)を参照し,固定障害検
出処理2−4=2と経路障害検出手段2−4のうちの経
路障害検出処理2−4−4を詳細に説明する。
Next, Figure 5 (1). (2), (3), Figure 6, Figure 7
Figures (1), (2). With reference to (3), the fixed fault detection processing 2-4=2 and the route fault detection processing 2-4-4 of the route fault detection means 2-4 will be explained in detail.

■ 固定障害検出処理2−4−2の手順■−1 押し分
け方向の設定処理 第5図(1)は固定障害検出処理2−4−2の手順を示
した流れ図である。押し分け手段2−3により設定した
第4図(3〉の様な新導体模様10−2に対して,その
一画素αを起点とし,その前後の画素εとβの位置に応
じて,第5図(1)に示す表に基づき,αからの押し分
け方向18(第6図)を求め,画素αの座標17−5 
(第6図)とともに,第6図に示すデータ構造の要素よ
り成る第5図(2)に示す予約本構造17の要素Yに登
録する。
(2) Procedure of Fixed Failure Detection Process 2-4-2 ■-1 Pushing Direction Setting Process FIG. 5(1) is a flowchart showing the procedure of fixed failure detection process 2-4-2. For the new conductor pattern 10-2 set by the pushing means 2-3 as shown in FIG. Based on the table shown in Figure (1), the pushing direction 18 (Figure 6) from α is determined, and the coordinates 17-5 of pixel α are calculated.
(FIG. 6), and is registered in element Y of the reservation book structure 17 shown in FIG. 5(2), which consists of the elements of the data structure shown in FIG.

■−2 押し分け予約処理2−4−3の手順押し分け予
約処理2−4−3は.第5図(2)および第5図(3)
の(a) . (b)に示す手順で,予約木構造17の
要素Yに対し,画素αの押し分け方向18に存在する画
素に対応した要素を付加し,第7図(1)に示すように
予約本構造17を枝分かれさせて生長させていく。この
過程で固定指定11を障害点として検出する。また,画
素αの導体模様10を押し分け方向18に分岐する要素
の導体データ17−6へ記憶することにより導体の押し
分けによる移動を予約する。なお第5図(3)において
,A,Bは導体模様10の有(1)と無(○)を示す。
■-2 Procedure of push reservation process 2-4-3 Push reservation process 2-4-3 is. Figure 5 (2) and Figure 5 (3)
(a). In the procedure shown in FIG. 7(b), an element corresponding to the pixel existing in the pushing direction 18 of the pixel α is added to the element Y of the reservation tree structure 17, and the reservation tree structure 17 is created as shown in FIG. 7(1). It branches out and grows. In this process, the fixed designation 11 is detected as a failure point. Further, by storing the conductor pattern 10 of the pixel α in the conductor data 17-6 of the element branching in the pushing direction 18, movement by pushing the conductor apart is reserved. In FIG. 5(3), A and B indicate presence (1) and absence (◯) of the conductor pattern 10.

また図を回転したり,鏡像を取った場合も有効である。It is also effective to rotate the diagram or take a mirror image.

■ 経路障害検出処理2−4−4の手順第5図(4) 
. (5)は経路障害検出処理2−4−4の手順を示す
流れ図である。前記固定障害検出処理2−4−2で障害
点とした画像記憶部1における固定指定11を起点とし
て押し分け予約処理2−4−3を動作させ,第7図(2
)に示すごとく予約木構造17を形成する。この時,障
害点があるならば,起点とした固定指定11と障害点と
の間に新導体模様10−2を挿入することが不可能であ
る。障害点がない時は,更に第2押し分け予約処理2−
4−5を第7図(3〉のように行なう。この時障害点が
ないならば,新導体模様10−2とその間隔との2画素
を挿入することが可能である。
■ Route failure detection process 2-4-4 procedure Figure 5 (4)
.. (5) is a flowchart showing the procedure of route failure detection processing 2-4-4. The push-separation reservation process 2-4-3 is operated starting from the fixed designation 11 in the image storage unit 1, which is determined as the failure point in the fixed failure detection process 2-4-2, and the process shown in FIG.
) A reservation tree structure 17 is formed as shown in FIG. At this time, if there is a fault point, it is impossible to insert the new conductor pattern 10-2 between the fixed designation 11 serving as the starting point and the fault point. If there is no failure point, the second push reservation process 2-
4-5 is carried out as shown in FIG. 7 (3>). If there is no fault point at this time, it is possible to insert two pixels of the new conductor pattern 10-2 and its interval.

そうでないならば,新導体模様10−2を挿入して既導
体模様10−1との間に十分な間隔を取ることができな
い。障害点がある場合,第5図(6〉に示す障害フラグ
設定処理2−4−6により,第7図(4)に示すごとく
,両固定指定11をつないで経路障害フラグ13を立て
る。
If this is not the case, it will not be possible to insert the new conductor pattern 10-2 and provide a sufficient distance between it and the existing conductor pattern 10-1. If there is a fault point, the fault flag setting process 2-4-6 shown in FIG. 5 (6) connects both fixed designations 11 and sets a route fault flag 13 as shown in FIG. 7 (4).

■ 押し分け手段2−3の動作手順 次に,第4図(2),(3)と,第8図(1) , (
2)を参照し,押し分け手段2−3を詳細に説明する。
■ Operation procedure of the pushing means 2-3 Next, Figure 4 (2), (3) and Figure 8 (1), (
2), the pushing means 2-3 will be explained in detail.

初に,始点端子16−1から終点端子16−2までの仮
経路15上の各画素に対応する要素を連結した鎖構造2
0を作る。この鎖構造20の各要素には画素座標と接続
方向を登録する。以後この鎖構造20をたどりながら第
8図(2〉に示す押し分け方向調査処理2−3−1を行
ない押し分け方向18を求める。それにより,既導体槙
様10−1を1画素押し分けるか,2画素押し分けるか
をを選んで押し分ける。
First, a chain structure 2 is created in which elements corresponding to each pixel on the temporary path 15 from the starting point terminal 16-1 to the ending point terminal 16-2 are connected.
Make 0. Pixel coordinates and connection directions are registered for each element of this chain structure 20. Thereafter, while following this chain structure 20, the pushing direction investigation process 2-3-1 shown in FIG. Select whether to push two pixels apart and push them apart.

押し分け方向調査処理2−3−1の手順を第8図(2)
の流れ図により説明する。
The procedure of pushing direction investigation process 2-3-1 is shown in Figure 8 (2).
This will be explained using a flowchart.

押し分け方向調査処理2−3−1は.鎖構造20の各要
素ごとにその要素が指定する画素αを起点として押し分
け予約処理2−4−3を行ない,押し分け障害を調べる
。押し分け障害がある場合は,その反対方向に2回押し
分けるために.第1.第2の移動方向をそろえて鎖構造
20の各要素に順に記憶していく。
Pushing direction investigation process 2-3-1 is. A pushing reservation process 2-4-3 is performed for each element of the chain structure 20 starting from the pixel α designated by that element, and a pushing failure is checked. If there is a pushing obstacle, push it twice in the opposite direction. 1st. The second moving directions are aligned and stored in each element of the chain structure 20 in order.

押し分け手段2−3は,1回押し分けるためには,押し
分け予約処理2−4−3を行った後に予約木構造17の
導体データ17−6で画像記憶部1の導体模様10を更
新する。2回押し分けるためには,更に第2押し分け処
理2−4−5を行った後に第2の予約本構造17の導体
データ17一6で導体模様10を更新する。
In order to push one time, the push-separation means 2-3 updates the conductor pattern 10 in the image storage unit 1 with the conductor data 17-6 of the reservation tree structure 17 after performing the push-separation reservation process 2-4-3. In order to separate the sheets twice, the conductor pattern 10 is updated with the conductor data 17-6 of the second reserved book structure 17 after performing the second pressing process 2-4-5.

このようにして,押し分け手段2−3が仮経路15自身
と既導体模様10−1を移動して相互に必要な間隔を確
保して新配線の新導体模様10−2を確定する。そして
,その後に再び結線点入力手段2−1から前述の手順を
くりかえして連続的に自動配線していく。
In this way, the pushing means 2-3 moves the temporary path 15 itself and the existing conductor pattern 10-1 to secure the necessary spacing between them and finalizes the new conductor pattern 10-2 of the new wiring. Thereafter, the above-described procedure is repeated again from the connection point input means 2-1 to continuously perform automatic wiring.

実施例2 本発明の第2の実施例について説明する。Example 2 A second embodiment of the present invention will be described.

第9図(1)〜(4)は本発明の第2の実施例の動作手
順を示す流れ図,第10図はこの第2の実施例の予約木
構造のデータ構造を示すブロック図,第11図(1).
(2)はこの第2の実施例の導体模様の例を示す図であ
る。
9(1) to (4) are flowcharts showing the operating procedure of the second embodiment of the present invention, FIG. 10 is a block diagram showing the data structure of the reservation tree structure of this second embodiment, and FIG. Figure (1).
(2) is a diagram showing an example of a conductor pattern in this second embodiment.

この第2の実施例においては.第1の実施例における押
し分け予約処理2−4−3を第9図(l),〈2〉に示
す手順で行なう。
In this second embodiment. The push reservation process 2-4-3 in the first embodiment is performed according to the procedure shown in FIG. 9(l), <2>.

■ 押し分け予約処理2−4−3の手順第9図(1)に
おいては,画素9にスルホール11−2が指定されてい
る場合の処理が第1の実施例と異なる。それは,スルホ
ール11−2を移動するためである。また,第2図に示
した画像記憶部1の画素9の経路探索レベル14の2ビ
ットを用い,片方を十用に,他方を一用に割当てる。そ
して,押し分け予約の際スルホール11−2に衝突する
場合,そのスルホール11−2領域の境界にスルホール
11−2の増(+)減(−)記号を書く。そして.スル
ホール11−2がある要素Yに対応する予約本構造17
の要素から各十一記号を書いた各画素に対応する要素を
分岐させる。スルホール11−2を十記号の書かれた画
素に書き,一記号の書かれた画素で消去するとスルホー
ル11−2が移動する。第10図に示す予約本構造17
の要素を用い,十一記号の画素のスルホールデータ17
−7を“有り”/“無し″とすることによりスルホール
11−2の押し分けを予約する。
(2) Procedure of Push Separation Reservation Process 2-4-3 In FIG. 9(1), the process when the through hole 11-2 is specified for the pixel 9 is different from the first embodiment. This is to move the through hole 11-2. Furthermore, two bits of the route search level 14 of the pixel 9 of the image storage unit 1 shown in FIG. 2 are used, and one is assigned to the tenth and the other to the one. If the through hole 11-2 is collided with during the pushing reservation, an increase (+) or decrease (-) sign for the through hole 11-2 is written on the boundary of the through hole 11-2 area. and. Reserved book structure 17 corresponding to element Y with through hole 11-2
Branch out elements corresponding to each pixel where each of the 11 symbols is written. When a through hole 11-2 is written on a pixel with a 10 symbol and erased on a pixel with a 1 symbol, the through hole 11-2 moves. Reservation book structure 17 shown in FIG.
Through-hole data 17 of pixels of 11 symbols using the elements of
-7 is set to "present" or "absent" to reserve the pushing of the through holes 11-2.

スルホールデータ17−7を“有り゜とした予約木構造
17の要素からは.基板の表面・裏面ともに予約木構造
17を分岐させていく。
From the element of the reservation tree structure 17 for which the through hole data 17-7 is set to "Yes", the reservation tree structure 17 is branched for both the front and back sides of the board.

この様に予約木構造17の分岐数が多くなるので.その
データ構造は第10図に示すように可変長にする。
In this way, the number of branches in the reservation tree structure 17 increases. The data structure has a variable length as shown in FIG.

第2押し分け予約処理2−4−5と押し分け手段2−3
も第9図(3) . (4)の様にスルホールデータ1
7−7の追加に対応する。
2nd push-separation reservation process 2-4-5 and push-separation means 2-3
Also see Figure 9 (3). Through hole data 1 as shown in (4)
Corresponds to the addition of 7-7.

押し分け予約処理2−4−3をこのようにした結果.経
路障害検出処理2−4−4は,スルホール11−2を押
し分けることを前程にしても配線を挿入できない障害を
検出する。
This is the result of performing the push-separation reservation process 2-4-3. The path failure detection process 2-4-4 detects a failure in which the wiring cannot be inserted even if the through holes 11-2 are pushed apart.

■ 押し分け手段2−3の手順 また,押し分け手段2−3は,第9図(4〉のように押
し分け予約処理2−4−3により既導体模様10−1と
スルホール11−2とを押し分けた予約木構造17の導
体データ17−6とスルホールデータ17−7で導体模
様10とスルホール11−2を書き直すことにより導体
模様10とスルホール11−2を移動させる。
■ Procedure of pushing separation means 2-3 Also, the pushing separation means 2-3 pushes apart the conductor pattern 10-1 and the through hole 11-2 by the pushing separation reservation process 2-4-3 as shown in Fig. 9 (4). The conductor pattern 10 and the through hole 11-2 are moved by rewriting the conductor pattern 10 and the through hole 11-2 using the conductor data 17-6 and the through hole data 17-7 of the reservation tree structure 17.

第11図(1)の様に仮経路15に対して押し分け手段
2−3を用いて既導体模様10−1やスルホール11−
2や仮経路15自身を移動させながら新導体模様10−
2を第11図(2)のように確定していく。
As shown in FIG. 11 (1), the conductor pattern 10-1 and the through holes 11-
2 and the new conductor pattern 10- while moving the temporary route 15 itself.
2 is determined as shown in FIG. 11 (2).

なお,本発明における画像記憶手段1は印刷配線板の全
面を含まないでもよい。その場合,必要に応じて部品座
標表7−3を読んで.必要な領域の導体模様を画像記憶
部1に書き込んで処理する。
Note that the image storage means 1 in the present invention does not need to include the entire surface of the printed wiring board. In that case, read the parts coordinate table 7-3 as necessary. The conductor pattern in the required area is written into the image storage section 1 and processed.

実施例3 第14図は,第3の実施例の画像記憶部1の構成ビット
1−1を示す。画素9をnxn個で2次元的な広がりを
もつ画素群を構成する。この画素9は16ビットで構成
され,以下のビットを有することを特徴とする。
Embodiment 3 FIG. 14 shows configuration bits 1-1 of the image storage section 1 of the third embodiment. N×n pixels 9 form a pixel group having a two-dimensional spread. This pixel 9 is composed of 16 bits and is characterized by having the following bits.

(1)導体模様10 (2)固定指定11(M止領域1・1−1,スルホール
11−2,部品端子11−3を示す)(3)スルホール
使用可能フラグ12 (4)移動するスルホールフ.ラグ22(5)経路障害
フラグ13 (6)経路探索レベル14 (7)移動するスルホールに結線している導体フラグ2
3 (8)仮経路15 この第3の実施例は前記第1の実施例で説明した経路探
索手段2−2によって得られた仮経路15に接するスル
ホール11−2を移動し,さらに移動したスルホール1
1−2に結線していた導体模様10を結線し直すスルホ
ール移動手段2−5(第15図参照)を有し,スルホー
ル11−2が移動したのち,第1の実施例と同じ押し分
け手段2−3によって新配線を挿入する。
(1) Conductor pattern 10 (2) Fixed designation 11 (indicates M stop area 1/1-1, through hole 11-2, component terminal 11-3) (3) Through hole usable flag 12 (4) Moving through hole leaf. Lug 22 (5) Route failure flag 13 (6) Route search level 14 (7) Conductor flag 2 connected to the moving through hole
3 (8) Temporary route 15 In this third embodiment, the through hole 11-2 that is in contact with the temporary route 15 obtained by the route searching means 2-2 explained in the first embodiment is moved, and the through hole that has been further moved is 1
It has a through-hole moving means 2-5 (see FIG. 15) for re-connecting the conductor pattern 10 that was connected to the conductor pattern 1-2, and after the through-hole 11-2 has moved, the same pushing means 2 as in the first embodiment is provided. -3 inserts new wiring.

第16図(1)〜第20図(4〉よりスルホール移動手
段2−5の手順を説明する。
The procedure of the through hole moving means 2-5 will be explained from FIG. 16 (1) to FIG. 20 (4).

第16図(1〉〜(3)は.スルホール移動手段2一5
の手順を示すフローチャート,第17図はスルホール鎖
構造及びスルホール位置条件フラグを示す図,第18図
は導体鎖構造を示す図,第19図はスルホール移動方向
種類及び現在のスルホール位置と移動位置から移動方向
を求める図.第20図は第3の実施例の動作説明図であ
る。
Fig. 16 (1> to (3)).Through hole moving means 2-5
Figure 17 is a diagram showing the through-hole chain structure and through-hole position condition flag, Figure 18 is a diagram showing the conductor chain structure, and Figure 19 is a diagram showing the through-hole movement direction type and the current through-hole position and movement position. Diagram for finding the direction of movement. FIG. 20 is an explanatory diagram of the operation of the third embodiment.

第17図〜第20図(1)〜(4)を参照しながら,第
16図(1)〜(3)について説明する。
FIGS. 16 (1) to (3) will be explained with reference to FIGS. 17 to 20 (1) to (4).

まず,移動するスルホールの鎖構造24を作る。First, a chain structure 24 of moving throughholes is created.

第17図で示すようにスルホールの鎖構造24にはスル
ホール位if!27,スルホール位置条件フラグ28.
画像記憶部1上をスルホール位置27を中心に3×3行
列読んだ画素群29をメンバーとする。スルホール位置
条件フラグ28は移動するスルホールの中心に位置する
スルホール画素30を0,内側に位置するスルホール画
素31を1,外側に位置するスルホール画素32を2,
コーナーに位置するスルホール画素33を3としたフラ
グを持つ。スルホールの鎖構造24を作りながら移動す
るスルホールフラグ22を第16図(1)の手順に従っ
て画像記憶部1に書きこむ。
As shown in FIG. 17, the throughhole chain structure 24 has the throughhole position if! 27, Through hole position condition flag 28.
The pixel group 29 read in a 3×3 matrix on the image storage unit 1 with the through-hole position 27 as the center is defined as a member. The through-hole position condition flag 28 sets the through-hole pixel 30 located at the center of the moving through-hole to 0, the through-hole pixel 31 located inside to 1, the through-hole pixel 32 located to the outside to 2,
It has a flag that sets the through-hole pixel 33 located at the corner as 3. The through-hole flag 22, which moves while forming a chain structure 24 of through-holes, is written into the image storage unit 1 according to the procedure shown in FIG. 16(1).

次に,移動するスルホールに結線する導体の鎖構造25
を作る。第18図で示すように,導体の鎖構造25には
,導体配置層コード35と導体位置36をメンバーとす
る。導体の81構造25を作りながら,移動するスルホ
ールに結線している導体フラグ23を第16図(1)の
手順に従って画像記憶部1に書きこむ 次に.スルホールの移動方向を調査する。第19図で示
すように,スルホール移動方向の種類37を→t−+の
4方向とし.現在のスルホール位置(Xs,ys)と,
移動したい位置(x.,y.)より求める移動方向と増
分38により,スルホールの移動方向39と,x+Yの
増分4oを求める。
Next, the chain structure 25 of the conductor connected to the moving through hole is
make. As shown in FIG. 18, the conductor chain structure 25 includes a conductor arrangement layer cord 35 and a conductor position 36 as members. While creating the conductor 81 structure 25, write the conductor flags 23 connected to the moving through holes into the image storage unit 1 according to the procedure shown in FIG. 16 (1).Next. Investigate the direction of movement of the through holes. As shown in FIG. 19, there are four types of through-hole movement directions 37: →t-+. The current through hole position (Xs, ys),
Using the movement direction and increment 38 determined from the desired position (x., y.), the through-hole movement direction 39 and x+Y increment 4o are determined.

次に,第16図(2〉の手順に従ってスルホールの鎖構
造24を読み,第17図で示す如くメンバーであるスル
ホール位置条件フラグ28が3及び2,すなわち,移動
するスルホールのコーナーに位置するスルホール画素3
3及び外側に位置するスルホール画素32で,移動方向
3つに面するスルホール位置27を読んだ時,第1の実
施例と同じ押し分け手段2−3によって導体の鎖構造2
5以外の導体模様を押し分ける。
Next, read the chain structure 24 of the through hole according to the procedure shown in FIG. 16 (2), and as shown in FIG. pixel 3
When the through-hole position 27 facing the three moving directions is read by the through-hole pixel 32 located at the third and outer side, the conductor chain structure 2 is separated by the same pushing means 2-3 as in the first embodiment.
Push apart the conductor patterns other than 5.

そして,第16図(2)で示すすべてのスルホールの鎖
構造24のメンバーであるスルホール位置27に増分4
0を加え,更に加えた位置の画像記憶部1にスルホール
11−2を書きこむ。このように,1回スルホールの鎖
構造24の最後まで処理されると,移動方向3つに1画
素分進む。これを 第17図で示す鎖構造24のメンバ
ーであるスルホール位置条件フラグ28が0すなわち移
動するスルホールの中心に位置するスルホール画素30
が,移動位置に達するまで,スルホール11一2を移動
する。
Then, an increment of 4 is added to the throughhole position 27, which is a member of the chain structure 24 of all throughholes shown in FIG. 16(2).
0 is added and a through hole 11-2 is written in the image storage unit 1 at the added position. In this way, once the through-hole chain structure 24 is processed to the end, it advances by one pixel in each of the three moving directions. This means that the through hole position condition flag 28, which is a member of the chain structure 24 shown in FIG.
moves through holes 11-2 until it reaches the moving position.

次に,第20図(1)〜(4)に示すように移動したス
ルホールに結線していた導体画素42の移動を行なう。
Next, as shown in FIGS. 20(1) to (4), the conductive pixels 42 connected to the moved through holes are moved.

まず第20図(1)で示すように,移動したスルホール
に結線していた導体画素42から4周近傍に,経路探索
レベル14の2ビットで数値0,1.2を表わし.移動
したスルホールに結線していた導体画素42の数値を周
期的に展開して,レベルが移動してきたスルホールの中
心画素41に達したらレベル展開をやめる。
First, as shown in FIG. 20 (1), the values 0 and 1.2 are expressed in 2 bits of the route search level 14 in the vicinity of the fourth circle from the conductive pixel 42 that was connected to the moved through hole. The numerical value of the conductor pixel 42 connected to the moved through hole is periodically expanded, and when the level reaches the center pixel 41 of the moved through hole, the level expansion is stopped.

次に,第20図(2) , (3)で示すように,移動
してきたスルホールの中心画素41からレベルの周期を
逆にして2,1.0の順で経路探索レベル14を逆戻り
しながら移動したスルホールに結線していた導体画素4
2との交点位置43まで,移動してきたスルホールに結
線する新たな導体画素44を第6図(3)の手順に従っ
て,画像記憶部1に書きこむ。さらに第20図(4)で
示すように,導体の鎖構造25(第18図参照)の始点
位置34から交点位置43まで移動したスルホールに結
線していた導体画素42を第16図(3)の手順に従っ
て,画像記憶部1より消す。
Next, as shown in FIG. 20 (2) and (3), the level period is reversed from the center pixel 41 of the through hole that has been moved, and the route search level 14 is reversed in the order of 2 and 1.0. Conductor pixel 4 that was connected to the moved through hole
A new conductor pixel 44 to be connected to the moved through-hole is written to the image storage unit 1 up to the intersection position 43 with 2 in accordance with the procedure shown in FIG. 6(3). Furthermore, as shown in FIG. 20 (4), the conductor pixel 42 connected to the through hole that has moved from the starting point position 34 of the conductor chain structure 25 (see FIG. 18) to the intersection point 43 is shown in FIG. 16 (3). Delete it from the image storage unit 1 by following the steps below.

次に,移動するスルホールフラグ22と,移動するスル
ホールに結線している導体フラグ23を第6図(3)の
手順に従って画像記憶部1より消す。
Next, the moving through-hole flag 22 and the conductor flag 23 connected to the moving through-hole are erased from the image storage unit 1 according to the procedure shown in FIG. 6(3).

これらを第16図(3)の手順に従って表裏面に対して
行なう。
These steps are performed on the front and back surfaces according to the procedure shown in FIG. 16(3).

このように,スルホール移動手段2−5を行なった後に
.第15図で示すように第1の実施例と同じ押し分け手
段2−3によって新配線(第20図(4)を参照)を挿
入する。
In this way, after carrying out through-hole moving means 2-5. As shown in FIG. 15, a new wiring (see FIG. 20 (4)) is inserted using the same pushing means 2-3 as in the first embodiment.

この′733の実施例は画像記憶部に移動するスルホー
ルの識別ビットと,移動するスルホールに結線している
導体の識別ビットをもち,導体の固定指定であるスルホ
ール画素を移動させ,さらに移動位置と,移動したスル
ホールに結線していた導体模様の間に,新たな導体模様
を書きこむことにより,結線の障害となるスルホールを
移動することができる。
This '733 embodiment has an identification bit for the through hole to be moved in the image storage unit and an identification bit for the conductor connected to the moving through hole, moves the through hole pixel, which is a fixed designation of the conductor, and further specifies the moving position. By writing a new conductor pattern between the conductor patterns that were connected to the moved through-hole, it is possible to move the through-hole that is an obstacle to the connection.

実施例4 本実施例は,第1の実施例と同じビット構成1−1(第
2図参照)を有し,同じ動作ブロック図(第1図(1)
 , (2))に従って動作する。本実施例は,第1の
実施例と同じ経路探索手段2−2を用いるが,経路探索
の領域を限定していることが特徴である。本実施例を第
21図〜第24図を参照してその手順を示す。
Embodiment 4 This embodiment has the same bit configuration 1-1 (see Fig. 2) as the first embodiment, and the same operation block diagram (Fig. 1 (1)).
, (2)). This embodiment uses the same route search means 2-2 as in the first embodiment, but is characterized in that the route search area is limited. The procedure of this embodiment will be described with reference to FIGS. 21 to 24.

第21図は本実施例の手順を示すフローチャートである
。第1の実施例と同じ結線点入力手段2=1の後,画像
記憶部lのある面積中の画素記憶容量に対する,導体模
様10と固定指定11の合計が占める割合を示す係数値
を算出する導体占有率算出処理46を行ない,第1の実
施例と同じ結線突入手段2−1で得られた結線すべき始
点端子及び終点端子間を,疑似結線ネットワーク処理4
7によって算出された導体占有率算出処理46による係
数値を評価し,係数値が低いすなわち,画像記憶部1の
ある面積中の画素記憶容量に対する導体模様10と固定
指定11の合計が占める割合が低く,故に.画素記憶密
度が低い経路探索領域を与える疑似結線網表47−1を
形成する。疑似結線網表47−1より得られた経路探索
領域をもとに画像記憶部1の領域に対して第1の実施例
と同じ経路探索手段2−2を用いて経路を発見する。
FIG. 21 is a flowchart showing the procedure of this embodiment. After the connection point input means 2=1 as in the first embodiment, a coefficient value indicating the proportion of the total of the conductive pattern 10 and the fixed designation 11 to the pixel storage capacity in a certain area of the image storage unit l is calculated. The conductor occupancy rate calculation process 46 is performed, and the pseudo connection network process 4 is performed between the start point terminal and the end point terminal to be connected, which are obtained by the same connection entry means 2-1 as in the first embodiment.
The coefficient value calculated by the conductor occupancy rate calculation process 46 calculated in step 7 is evaluated, and if the coefficient value is low, that is, the ratio of the total of the conductor pattern 10 and the fixed designation 11 to the pixel storage capacity in a certain area of the image storage unit 1 is determined. Low, therefore. A pseudo-connection network table 47-1 is created that provides a route search area with a low pixel storage density. Based on the route search area obtained from the pseudo-connection network table 47-1, a route is discovered in the area of the image storage unit 1 using the same route search means 2-2 as in the first embodiment.

経路が見つからなければ,さらに疑似結線網表47−1
より画素記憶密度が次に低い経路探索領域を得て,画像
記憶部1の領域に対して,実施例1と同じ経路探索手段
2−2を用いることをくり返して経路を発見する。
If no route is found, pseudo connection network Table 47-1
A route search area with the next lowest pixel storage density is obtained, and a route is discovered by repeatedly using the same route search means 2-2 as in the first embodiment for the area of the image storage unit 1.

第22図〜第24図をもとに,第21図で示す導体占有
率算出処理46と疑似結線ネットワーク処理47につい
て説明する。
The conductor occupancy rate calculation process 46 and the pseudo connection network process 47 shown in FIG. 21 will be explained based on FIGS. 22 to 24.

■ 導体占有率算出処理46の手順 第22図は画像記憶部1のnXn画素で囲まれる領域中
の,画素記憶容量に対する導体模様10と固定指定11
の合計が占める割合を導体占有率係数値51とし,導体
占有率係数値51を,導体占有率係数配列49の1つの
要素52とし.導体占有率係数配列4つと同じ配列構成
を.疑似配線空間配列50を持ち,さらに導体占有率係
数配列4つと疑似配線空間配列50は,表面53,裏面
54単位にあることを示している。
■ Procedure of conductor occupancy rate calculation process 46 FIG.
Let the ratio occupied by the sum of . The same array configuration as the four conductor occupancy coefficient arrays. It has a pseudo wiring space array 50, and four conductor occupancy coefficient arrays and the pseudo wiring space array 50 are shown in units of front surface 53 and back surface 54.

第23図は画素記憶部1のnXn画素で囲まれる領域の
表面導体模様57,裏面導体模様58,固定指定11さ
らに空き画素5つ(データピットがたっていない画素)
を示している。
FIG. 23 shows a surface conductor pattern 57, a back surface conductor pattern 58, a fixed designation 11, and 5 empty pixels (pixels with no data pits) in an area surrounded by nXn pixels of the pixel storage unit 1.
It shows.

第22図で示す導体占有率係数値51は第23図で示す
画像記憶部1のnXn画素で囲まれる領域の画素記憶容
量を100とした時,表面導体模様57と固定指定11
,裏面導体模様58と固定指定11の合計が占める比率
である。これを画像記憶部1の全領域にわたって表面5
3,裏面54行ない,結果を導体占有率係数配列49に
入れる。
The conductor occupancy coefficient value 51 shown in FIG. 22 is determined by the surface conductor pattern 57 and the fixed designation 11 when the pixel storage capacity of the area surrounded by nXn pixels of the image storage unit 1 shown in FIG.
, is the ratio occupied by the total of the back conductor pattern 58 and the fixed designation 11. This is applied to the surface 5 over the entire area of the image storage unit 1.
3. Perform 54 lines on the back side and enter the result in the conductor occupancy coefficient array 49.

■ 疑似結果ネットワーク処理47の手順第1の実施例
と同じ,第1図(1)の手順より結線入力手段2−1で
得られた結線網表7−2に従って,結線すべき始点端子
と終点端子の座標から,第22図で示すように導体占有
率係数配列49における始点端子が存在する始点要素5
5と終点端子が存在する終点要素56を知る。さらに,
導体占有率係数配列4つと同じ配列構成をもつ疑似配線
空間配列50において,始点端子が存在する始点要素5
5と終点端子が存在する終点要素56間の疑似結線網4
8を形成する。第22図及び第24図で示すように疑似
結線網48から,始点要素55と終点要素56の間を疑
似結線網48にそって,導体占有率係数配列49の導体
占有率係数値51の総計をとり,その値の低いすなわち
画素記憶密度の低い疑似結線網48を,疑似配線空間配
列50上で求められた1つの経路探索領域60として順
に画素記憶密度の高い疑似結線網48を記憶する第21
で示す疑似結線網表47−1を形成する。この経路探索
領域60をもとに,画像記憶部1に対し,第1の実施例
と同じ経路探索手段2−2を用いて経路を発見する。
■ Procedure for pseudo-result network processing 47 Same as in the first embodiment, start point terminal and end point to be connected according to the connection network table 7-2 obtained by the connection input means 2-1 from the procedure shown in FIG. 1 (1). From the coordinates of the terminal, the starting point element 5 where the starting point terminal exists in the conductor occupancy coefficient array 49 as shown in FIG.
5 and the end point element 56 where the end point terminal exists. moreover,
In the pseudo wiring space array 50 that has the same arrangement configuration as the four conductor occupancy coefficient arrays, the start point element 5 where the start point terminal exists
5 and the pseudo connection network 4 between the end point element 56 where the end point terminal exists.
form 8. As shown in FIGS. 22 and 24, from the pseudo connection network 48, the sum of the conductor occupancy coefficient values 51 of the conductor occupancy coefficient array 49 is passed along the pseudo connection network 48 between the start point element 55 and the end point element 56. The pseudo-connection network 48 having the lowest value, that is, the pixel storage density is stored as one route search area 60 obtained on the pseudo-wiring space array 50, and the pseudo-connection network 48 having the high pixel storage density is stored in order. 21
A pseudo connection network table 47-1 shown in is formed. Based on this route search area 60, a route is discovered for the image storage unit 1 using the same route search means 2-2 as in the first embodiment.

経路が発見できなければ,疑似結線網表47−1より次
に画素密度の低い疑似結線網48を得,同じように経路
探索領域60を求め,第1の実施例と同じ経路探索手段
2−2より経路を発見する。
If a route cannot be found, a pseudo connection network 48 with the next lowest pixel density is obtained from the pseudo connection network table 47-1, a route search area 60 is found in the same way, and the same route search means 2- as in the first embodiment is used. Discover the route from 2.

このように新たに配線経路を求める時,画素密度の低い
領域内を第1の実施例と同じ経路探索手段2−2を用い
て経路を発見し,第3の実施例と同じスルホール移動手
段2−5,第1の実施例と同じ押し分け手段2−3を用
いて新配線を挿入する。
When finding a new wiring route in this way, the route is found in an area with low pixel density using the same route searching means 2-2 as in the first embodiment, and the same through-hole moving means 2 as in the third embodiment is used to discover the route. -5. Insert new wiring using the same pushing means 2-3 as in the first embodiment.

この第4の実施例は画像記憶部の記憶容量に対して,画
像記憶部に記憶された導体模様と固定指定の合計が占め
る割合を係数化し,その係数値の示す値により,画素密
度の低い経路探索領域から経路探索することができる。
In this fourth embodiment, the ratio of the total of the conductor pattern and fixed designation stored in the image storage unit to the storage capacity of the image storage unit is converted into a coefficient, and the value indicated by the coefficient value is used to You can search for a route from the route search area.

実施例5 本発明の第5の実施例について,第25図〜第28図を
参照して説明する。
Embodiment 5 A fifth embodiment of the present invention will be described with reference to FIGS. 25 to 28.

第25図は本発明の第5の実施例のブロック図,第26
図(1)〜(4〉はこの第5の実施例の画像記録部の各
画素のデータ構造を示す図,第27図(1)〜(6)は
この第5の実施例の手順を示す流れ図,第28図(1)
〜(l1)はこの第5の実施例の画像記録部の各要素の
印刷配線板上の位置を示す図である。
FIG. 25 is a block diagram of the fifth embodiment of the present invention, and FIG.
Figures (1) to (4) are diagrams showing the data structure of each pixel in the image recording section of this fifth embodiment, and Figures 27 (1) to (6) are diagrams showing the procedure of this fifth embodiment. Flowchart, Figure 28 (1)
-(l1) are diagrams showing the positions of each element of the image recording section of the fifth embodiment on the printed wiring board.

第25図において印刷配線板の画像記憶部1に第26図
(1)(a)に示す導体素片62−1を記憶する。これ
は第26図(1) (b)にデータ構造を示す禁止領域
62−1−2.スルホール62−1−3,部品端子62
−1−4と,第26図(2) (b)にデータ構造を示
す配線導体62−1−1,同(a)に示すデータ構造の
境界辺62−2と,第26図(3)にデータ構造を示す
節62−3と,第26図(4)にデータ構造を示す間隔
領域62−4を記憶する。
In FIG. 25, a conductor piece 62-1 shown in FIG. 26(1)(a) is stored in the image storage section 1 of the printed wiring board. This is the prohibited area 62-1-2 whose data structure is shown in FIG. 26(1)(b). Through hole 62-1-3, component terminal 62
-1-4, the wiring conductor 62-1-1 whose data structure is shown in FIG. 26 (2) (b), the boundary side 62-2 of the data structure shown in FIG. A node 62-3 whose data structure is shown in FIG. 26 and an interval area 62-4 whose data structure is shown in FIG. 26(4) are stored.

これらは,各データの種類欄に分類番号を書いて区別す
る。
Distinguish these by writing a classification number in the column for each data type.

導体素片62−1の履歴欄の構造を以下に示す。The structure of the history column of the conductor piece 62-1 is shown below.

履歴欄は以下のフラグを有することを特徴とする。The history column is characterized by having the following flags.

(1)始点フラグ (2〉終点フラグ (3)消去指定 (4)新素片指定 (5)移動可否指定 境界辺62−2の履歴欄の構造を以下に示す。(1) Starting point flag (2> End point flag (3) Deletion designation (4) New elemental piece designation (5) Specify whether or not to move The structure of the history column of the boundary side 62-2 is shown below.

(1)層間メイズ方向フラグ (2)層面内メイズ方向フラグ (3)スルホール障害フラグ (4〉配線障害フラグ 制御部2の動作手順は第1の実施例の第1図(1)及び
(2)に示した通りであり,部品形状入力手段2−0が
部品座標表7−3から部品の位置と形状を入力し.それ
により,部品端子62−1−4及び禁止領域62−1−
2を第28図(1)に示すように画像記憶部1へ記憶す
る。その後,経路障害検出手段2−4を動作させる。
(1) Interlayer maze direction flag (2) Intralayer maze direction flag (3) Through-hole failure flag (4> Wiring failure flag The operating procedure of the control unit 2 is shown in FIGS. 1 (1) and (2) of the first embodiment) The component shape input means 2-0 inputs the position and shape of the component from the component coordinate table 7-3.Thereby, the component terminal 62-1-4 and the prohibited area 62-1-
2 is stored in the image storage unit 1 as shown in FIG. 28(1). Thereafter, the route failure detection means 2-4 is operated.

そして,結線点人力手段2−1が結線すべき端子対を結
線網表7−2から読み出し,その都度経路探索手段2−
2が経路63を探索し,その結果をバックトレース配列
64へ書き込む。更に押し分け手段2−3が画像記憶部
1に配線導体2−1−1とスルホール62−1−3を書
き込む。そして再び経路障害検出手段2−4を動作させ
た後に結線点入力手段2−1が次に結線すべき端子対を
読み出し,これらの手順を繰り返す。
Then, the connection point manual means 2-1 reads the terminal pairs to be connected from the connection network table 7-2, and each time the route search means 2-1 reads out the terminal pairs to be connected.
2 searches path 63 and writes the result to backtrace array 64. Furthermore, the pushing means 2-3 writes the wiring conductor 2-1-1 and the through hole 62-1-3 in the image storage section 1. Then, after operating the path fault detection means 2-4 again, the connection point input means 2-1 reads out the terminal pair to be connected next, and these steps are repeated.

以下に,第27図(1)〜(6〉により制御部2の詳細
な動作手順を説明する。
The detailed operating procedure of the control unit 2 will be explained below with reference to FIGS. 27(1) to (6).

■ 部品形状入力手段2−0の動作手順始めに第27図
(1)により部品形状入力手段2−0の動作手順を説明
する。
(2) Operation procedure of the component shape input means 2-0 First, the operation procedure of the component shape input means 2-0 will be explained with reference to FIG. 27(1).

部品形状入力手段2−0は部品座標表7−3を読み,第
28図(1)に示すように,部品端子62一1−4及び
禁止領域62−1−2を画像記憶部1へ記憶する。次に
,第28図(2〉に示すように,それらを複数の層面に
共通な線分65で接続する。
The component shape input means 2-0 reads the component coordinate table 7-3 and stores the component terminals 62-1-4 and prohibited area 62-1-2 in the image storage unit 1 as shown in FIG. 28(1). do. Next, as shown in FIG. 28 (2), they are connected by a line segment 65 common to the plurality of layer surfaces.

線分65は以下の条件で作る。いずれかの層面に部品端
子62−1−4及び禁止領域62−1−2がある時それ
を線分の端部とする。その端部を中心とする正八角形の
同じ辺に2つ以上の線分があり得る時,一番短い線分を
残し他の線分を除く。
Line segment 65 is created under the following conditions. When there is a component terminal 62-1-4 and a prohibited area 62-1-2 on any layer surface, these are defined as the ends of the line segments. When there can be two or more line segments on the same side of a regular octagon centered at the end, leave the shortest line segment and remove the other line segments.

その結果,線分65を得る。As a result, line segment 65 is obtained.

層面ごとに,線分65の端点及び交点を複数の層面に共
通なii62−3とし,第26図(3)に示すデータ構
造で記憶する。層面ごとに線分65を節62−3により
分割して境界辺62−2とし.第26図(2〉に示すデ
ータ構造で記憶する。層面ごとに,これらの境界辺62
−2−1と導体素片62−1とで囲まれる領域を間隔領
域62−4として記憶する。以上で部品形状入力手段2
−0の説明を終了する。
For each layer surface, the end point and intersection of the line segment 65 are set as ii62-3 common to a plurality of layer surfaces, and are stored in the data structure shown in FIG. 26(3). Line segment 65 is divided by node 62-3 for each layer surface to form boundary side 62-2. It is stored in the data structure shown in Figure 26 (2).These boundary edges 62 are stored for each layer surface.
-2-1 and the conductor piece 62-1 is stored as an interval region 62-4. With the above, part shape input means 2
End the explanation of -0.

層面ごとに,その層面に存在する部品端子62−1−4
あるいは禁止領域62−1−2を端部とする線分65を
連結し,両端ともにその層面の部品端子62−1−4あ
るいは禁止領域62−1−2である線分を作り,線分6
5−1と呼ぶ。線分65−1に対し.経路障害検出手段
2−4を動作させる。この詳細は後述する。
For each layer surface, component terminals 62-1-4 existing on that layer surface
Alternatively, the line segments 65 whose ends are the prohibited area 62-1-2 are connected to create a line segment whose both ends are the component terminal 62-1-4 or the prohibited area 62-1-2 on the layer surface, and the line segment 65 is
Call it 5-1. For line segment 65-1. The route failure detection means 2-4 is operated. The details will be described later.

すべての線分65−1に対して経路障害検出手段2−4
を動作させ,スルホール障害フラグあるいは配線障害フ
ラグを立てる。
Route failure detection means 2-4 for all line segments 65-1
, and set the through-hole fault flag or wiring fault flag.

■ 経路探索手段2−2の動作手順 次に,第27図(2)を参照して経路探索手段2−2の
動作手順を説明する。経路探索手段2−2は結線点入力
手段2−1が読み出した端子対の指定する始点端子16
−1と終点端子16−2に始点フラグ及び終点フラグを
立てる。
(2) Operation procedure of the route search means 2-2 Next, the operation procedure of the route search means 2-2 will be explained with reference to FIG. 27 (2). The route search means 2-2 selects the starting point terminal 16 designated by the terminal pair read out by the connection point input means 2-1.
A start point flag and an end point flag are set at -1 and end point terminal 16-2.

次に,第28図(3〉に示すように,始点端子16−1
に接する間隔領域62−4を読む。これを経路として前
線配列へ記憶する。その間隔領域62−4に接する導体
素片62−1が終点端16一2でなければ間隔領域62
−4に接する境界辺62−2を読み出す。
Next, as shown in Figure 28 (3), start point terminal 16-1
The interval region 62-4 adjacent to is read. This is stored as a route in the front array. If the conductor piece 62-1 in contact with the interval region 62-4 is not at the terminal end 16-2, the interval region 62-4
The boundary side 62-2 that is in contact with -4 is read out.

境界辺22−2に配線障害フラグあるいはノイズ方向フ
ラグが設定されていなければ.その境界辺62−2を経
路63とし,それに層面内メイズ方向フラグを設定し,
前線配列67へ記憶する。
If the wiring fault flag or noise direction flag is not set on the boundary side 22-2. The boundary side 62-2 is set as the path 63, and an in-layer maze direction flag is set on it.
It is stored in the front array 67.

境界辺62−2にスルホール障害フラグが設定されてい
なければ第28図(4〉に示すように他層面を接続する
経路を求める。境界辺62−2を第1層面境界辺62−
2−1と呼ぶ(a)。始めに,第1層面境界辺62−2
−1を端とする線分を求める。
If the through-hole failure flag is not set for the boundary side 62-2, a route connecting the other layer surfaces is determined as shown in FIG. 28 (4>).
Call it 2-1 (a). First, the first layer surface boundary edge 62-2
Find the line segment with -1 as the end.

すなわち,第1層面境界辺68−2−1の存在する層面
において,部品端子62−1−4.禁止領域62−1−
2,あるいはスルホール62−1−3を端部とする境界
辺62−2と第1層面境界辺62−2−1を,中介する
境界辺62−2で接続した線分を求め,第1層面線分6
5−2と呼ぶ(a) O 第1層面線分65−2の配線束太さ66を以下の様にし
て求める。第1層面線分65−2と交わる導体素片62
−1を求める。この導体素片62−1の幅と必要間隔を
加えた長さを第1層面線分65−2の配線東太さ66と
する。配線束太さ66は,第1層面線分65−2が間に
配線導体62一1−1を挾んで短縮できる最小距離であ
る。
That is, on the layer surface where the first layer surface boundary side 68-2-1 exists, the component terminals 62-1-4. Prohibited area 62-1-
2, or find a line segment connecting the boundary side 62-2 whose end is the through hole 62-1-3 and the first layer surface boundary side 62-2-1 with the intermediate boundary side 62-2, and line segment 6
5-2 (a) O The wiring bundle thickness 66 of the first layer surface line segment 65-2 is determined as follows. Conductor piece 62 intersecting with first layer surface line segment 65-2
Find -1. The width of this conductor piece 62-1 plus the required interval is defined as the wiring east thickness 66 of the first layer surface line segment 65-2. The wiring bundle thickness 66 is the minimum distance that can be shortened by sandwiching the wiring conductor 62-1-1 between the first layer surface line segment 65-2.

次に,以下の様にして他の層面で,第1層面線分65−
2と重なる線分を求め,第2層面線分65−3と呼ぶ(
b)。第1層面線分65−2の端部がスルホール62−
1−3であれば,他の層面おいて,それから,第1層面
境界辺62−2−1の方向へ境界辺62−2で接続し,
第1層面線分65−2と同じ配線束太さの線分を第2層
面線分65−3とする(b)。第2層面線分65−3の
,第1層面境界辺62−2−1の側の端部に接続する境
界辺を第2層面境界辺62−2−2と呼ぶ。更に,第1
層面境界辺62−2−1に対し,他の第1層面線分65
−2及び第2層面線分65−3,及び第2層面境界辺6
2−2−2を求める。新旧の第2層面境界辺62−2−
2を境界辺62−2で結び,それらを境界辺62−・2
−4と呼ぶ。境界辺62−2−4の他層面境界辺欄に第
1層面境界辺62−2−1の番号を記憶する。境界辺6
2−2−4にスルホール間メイズ方向フラグを設定する
。境界辺62−2−4を経路63とし,前線配列67へ
記憶する。
Next, in the other layer planes, the first layer plane line segment 65-
Find the line segment that overlaps with 2 and call it the second layer surface line segment 65-3 (
b). The end of the first layer surface line segment 65-2 is the through hole 62-
If it is 1-3, connect it with the boundary edge 62-2 in the direction of the first layer surface boundary edge 62-2-1 on another layer surface,
A line segment having the same wiring bundle thickness as the first layer surface line segment 65-2 is defined as a second layer surface line segment 65-3 (b). The boundary side that connects to the end of the second layer surface line segment 65-3 on the side of the first layer surface boundary side 62-2-1 is referred to as a second layer surface boundary side 62-2-2. Furthermore, the first
For the layer surface boundary edge 62-2-1, another first layer surface line segment 65
-2 and second layer surface line segment 65-3, and second layer surface boundary edge 6
Find 2-2-2. New and old 2nd layer surface boundary side 62-2-
2 by the boundary edge 62-2, and connect them by the boundary edge 62-・2
Call it -4. The number of the first layer surface boundary side 62-2-1 is stored in the other layer surface boundary side column of the boundary side 62-2-4. Boundary side 6
Set the through-hole maze direction flag in 2-2-4. The boundary side 62-2-4 is set as the route 63 and stored in the front array 67.

第1層面線分65−2の端部がスルホール62−1−3
でない場合は,第1層面線分65−2の端部の節62−
3が第2層面にも共通であるのを利用して,第2層面線
分65〒3は第2層面で節62−3を介して接続する部
品端子62−1−4,禁止領域62−1−2あるいはス
ルホール62一1−3を端部とする。第2層面線分65
−3は端部からそのi62−3までの配線東太さ66と
第1層面線65−2の配線束太さとを加えた値の配線東
太さ66となる他端の第2層面境界辺62−2−2を定
め,同様に処理する。
The end of the first layer surface line segment 65-2 is the through hole 62-1-3
If not, the node 62- at the end of the first layer surface line segment 65-2
3 is also common to the second layer surface, the second layer surface line segment 65〒3 is the component terminal 62-1-4 connected via the node 62-3 on the second layer surface, and the prohibited area 62- 1-2 or through holes 62-1-3 are the ends. 2nd layer surface line segment 65
-3 is the second layer surface boundary side at the other end where the wiring east thickness 66 is the sum of the wiring east thickness 66 from the end to i62-3 and the wiring bundle thickness of the first layer surface line 65-2. 62-2-2 and process in the same way.

次に.前線配列67の要素を順に読み出して,第28図
(5)に示すようにそれらに接する間隔領域62−4に
関して同様の処理を行なう。前線配列67の全要素を処
理し終って.終点端子16−2に達さなかったときは配
線不可能と記憶する。
next. The elements of the front array 67 are sequentially read out, and similar processing is performed on the interval region 62-4 adjacent to them, as shown in FIG. 28(5). After processing all elements of the front array 67. If the end point terminal 16-2 is not reached, it is stored that wiring is impossible.

また,間隔領域62−4に接する導体素片が終点端子1
6−2であれば,バックトレース処理2−2−2を行な
う。
In addition, the conductor piece in contact with the interval region 62-4 is connected to the terminal terminal 1.
If it is 6-2, backtrace processing 2-2-2 is performed.

■−1 バックトレース処理2−2−2の手順バックト
レース処理2−2−2を第27図(3)を参照して詳細
に説明する。バックトレース処理2−2−2は終点端子
16−2に接する間隔領域62−4を読み出す。間隔領
域62−4に接する導体素片62−1に始点フラグが設
定されていなければ.間隔領域62−4に接する境界辺
62−2を読み出す。そのメイズ方向フラグがその間隔
領域62−4へ向いている境界辺62−2を選び,更に
,それと接続する間隔領域62−4を経路68−1とし
てバックトレース配列68へ記憶する。
(1)-1 Procedure of backtrace processing 2-2-2 Backtrace processing 2-2-2 will be explained in detail with reference to FIG. 27(3). Back trace processing 2-2-2 reads the interval region 62-4 that is in contact with the end point terminal 16-2. If the start point flag is not set on the conductor element 62-1 that is in contact with the interval region 62-4. The boundary side 62-2 that is in contact with the interval region 62-4 is read out. The boundary side 62-2 whose maize direction flag faces the interval area 62-4 is selected, and the interval area 62-4 connected thereto is stored in the backtrace array 68 as a path 68-1.

次に,その間隔領域62−4に対して以上の処理を繰り
返す。
Next, the above process is repeated for the interval area 62-4.

間隔領域62−4に接する導体素片62−1に始点フラ
グが設定されていたならば,バックトレース処理2−2
−2を終了する。このようにしてバックトレース配列6
8を作る。配列68の経路68−1を第28図(6〉に
示す。
If the start point flag is set for the conductor element 62-1 in contact with the interval region 62-4, back trace processing 2-2 is performed.
-End 2. In this way backtrace array 6
Make 8. The path 68-1 of the array 68 is shown in FIG. 28 (6).

■ 押し分け手段2−3の動作手順 次に,第27図(4)により押し分け手段2−3の動作
手順を説明する。
(2) Operating procedure of the pushing and separating means 2-3 Next, the operating procedure of the pushing and separating means 2-3 will be explained with reference to FIG. 27 (4).

押し分け千段2−3は,バックトレース配列68に記憶
した経路68−1を順次読み出す。その経路68−1が
同一層面をつなぐ経路であるならば,経路68−1の境
界辺62−2の間に配線導体62−1−1を挿入し,そ
こを新しい節62一3とし2つの新しい境界辺62−2
へ分割する。
The 1000-stage pusher 2-3 sequentially reads out the route 68-1 stored in the backtrace array 68. If the route 68-1 is a route connecting the same layer plane, insert the wiring conductor 62-1-1 between the boundary side 62-2 of the route 68-1, make it a new node 62-3, and connect the two New boundary side 62-2
Divide into.

次に,従来の間隔領域62−4を新しい境界辺62−2
に合わせて2つの間隔領域62−4へ分割する。この間
隔領域62−4へ接する従来の境界辺62−2.及び導
体素片68−1について,それらが記憶している間隔領
域62−4の番号を新しい番号へ更新する。また,新し
い配線導体62−1−1に,新しい間隔領域62−4の
番号と節2−2−36の番号とを記憶する。
Next, the conventional interval area 62-4 is replaced with the new boundary edge 62-2.
It is divided into two interval regions 62-4 according to the distance. The conventional boundary side 62-2 that is in contact with this interval region 62-4. and the conductor piece 68-1, the numbers of the interval regions 62-4 stored therein are updated to new numbers. Further, the number of the new interval region 62-4 and the number of the node 2-2-36 are stored in the new wiring conductor 62-1-1.

また,経路68−1が他層面をつなぐ経路であるならば
,第28図(7〉に示すように,経路68−1の第1層
面境界辺62−2−1と第2層面の境界辺62−2−4
をそれぞれ新しい境界辺62一2へ2分割して,それら
の分割点を両層面に共通の新しい節62−3とする。そ
の節2−2−3上に新しいスルホール62−1−3を置
く。
In addition, if the path 68-1 is a path connecting other layer surfaces, as shown in FIG. 62-2-4
are divided into two into new boundary sides 62-2, respectively, and the dividing points are set as new nodes 62-3 common to both layer surfaces. Place a new through hole 62-1-3 on the node 2-2-3.

次に,従来の境界辺62−5.62−6を含む線分65
−1を求め,更に,その端と接続する線分65−1を求
め,そのもう一端と新しいスルホール62−1−3とを
結び,両層面に共通な新しい線分65とする。そして新
しい線分65は,層面ごとに,それを横切る従来の配線
導体62−1−1により分割して新しい境界辺62−2
を作る。
Next, the line segment 65 including the conventional boundary side 62-5, 62-6
-1 is found, and a line segment 65-1 that connects to that end is found, and the other end is connected to the new through hole 62-1-3 to form a new line segment 65 that is common to both layer surfaces. Then, the new line segment 65 is divided by the conventional wiring conductor 62-1-1 that crosses it for each layer surface, and the new line segment 65 is divided into new boundary sides 62-1-1.
make.

分割点を新しい節62−3とする。新しい節62−3に
より,従来の配線導体62−1−1を新しい配線導体6
2−1−1へ2分割する。
Let the dividing point be the new node 62-3. The new section 62-3 replaces the conventional wiring conductor 62-1-1 with the new wiring conductor 6.
Divide into two into 2-1-1.

このようにして生まれた新しい間隔領域62−4に接す
る従来の境界辺62−2及び導体素片62−1について
,それらが記憶している要素番号を新しい番号へ更新す
る。
Regarding the conventional boundary side 62-2 and conductor piece 62-1 that are in contact with the new interval region 62-4 created in this way, the element numbers stored therein are updated to new numbers.

次に,新しい境界辺62−2を含み,その層面に存在す
る,部品端子62−1−4.禁止領域62−1−4ある
いはスルホール62−1−3を両端とする線分65−1
を求める。新しい境界辺62−2ごとに線分65−1を
求めて挿入する導体を0として障害線検出処理2−4−
6を行なう。
Next, component terminals 62-1-4 that include the new boundary edge 62-2 and exist on that layer surface. Line segment 65-1 with both ends of prohibited area 62-1-4 or through hole 62-1-3
seek. Obtain a line segment 65-1 for each new boundary side 62-2 and set the conductor to be inserted as 0. Fault line detection processing 2-4-
Do step 6.

この処理によりスルホール67−1−3を適切な位置へ
移動する。障害線検出処理2−4−6については後述す
る。
Through this process, the through holes 67-1-3 are moved to appropriate positions. The fault line detection process 2-4-6 will be described later.

次に,線分65−1の端部から節62−3までの配線束
太さ66を求め,その線分65−1上に存在するすべて
の配線導体62−1−1の節62−3に対して,それら
が互いに配線導体の幅,あるいはスルホール62−1−
3の半径と必要間隔を加えた長さ以上に離れるように節
62−3の位置を定める。この節62−3の間を結ぶ配
線導体62−1−1は第28図(8)に示すように5ス
ルホール62−1−3や部品端子62−1−4から必要
な間隔を取って位置を確定する。
Next, find the wire bundle thickness 66 from the end of the line segment 65-1 to the node 62-3, and calculate the wire bundle thickness 66 from the end of the line segment 65-1 to the node 62-3 of all the wiring conductors 62-1-1 that exist on the line segment 65-1. However, if they are different from each other due to the width of the wiring conductor or the through hole 62-1-
The nodes 62-3 are positioned so that they are separated by a distance equal to or more than the radius of 3 plus the required spacing. The wiring conductor 62-1-1 connecting between the nodes 62-3 is positioned with a necessary distance from the five-through hole 62-1-3 and the component terminal 62-1-4 as shown in FIG. 28 (8). Determine.

■ 経路障害検出手段2−4の動作手順次に経路障害検
出手段2−4を説明する。経路障害検出手段2−4は.
スルホール障害及び配線障害を検出し,画像表示部3へ
表示する。更に,部品の移動指令を入力することにより
,配線導体62−1−1とスルホール62−1−3と他
の部品を移動させながら部品の位置をずらす処理である
(2) Operation procedure of route failure detection means 2-4 Next, the route failure detection means 2-4 will be explained. The route failure detection means 2-4.
Through-hole faults and wiring faults are detected and displayed on the image display section 3. Furthermore, by inputting a component movement command, the position of the component is shifted while moving the wiring conductor 62-1-1, through hole 62-1-3, and other components.

■−1 スルホール障害の検出の手順 以下に経路障害検出手段2−4でスルホール障害を検出
する手順を詳細に説明する。線分65−1と挿入を考え
るスルホール62−1−3の直径を指定して障害線検出
処理2−4−6を働かせる。
(1)-1 Procedure for detecting through-hole failure The procedure for detecting through-hole failure by the route failure detection means 2-4 will be described in detail below. The fault line detection process 2-4-6 is activated by specifying the line segment 65-1 and the diameter of the through hole 62-1-3 to be considered for insertion.

障害線検出処理2−4−6は,スルホール62−1−3
を移動可能とした上で,周囲の部品端子62−1−4あ
るいは禁止領域62−1−2がスルホール62−1−3
の移動を制限する結果障害を解消できない障害を求める
The fault line detection process 2-4-6 is performed using the through hole 62-1-3.
is movable, and the surrounding component terminal 62-1-4 or prohibited area 62-1-2 is moved through the through hole 62-1-3.
Obstacles that cannot be resolved as a result of restricting the movement of people are sought.

■−1−1 障害線検出処理2−4−6の動作手順 障害線検出処理2−4−6の動作手順を第27図(5)
を参照し詳細に説明する。
■-1-1 Operation procedure of fault line detection processing 2-4-6 The operation procedure of fault line detection processing 2-4-6 is shown in Figure 27 (5).
Please refer to the following for a detailed explanation.

障害線検出処理2−4−6は線分65−1の端部にスル
ホール62−1−3がある場合に,その端部を移動し,
11分65−1の長さを配線束太さ66と挿入を考える
導体の幅と必要間隔を加えた長さに伸ばす。この際に部
品端子62−1−4,禁止領域62−1−2につながる
端部は動かさない。スルホール62−1−3につながる
端部はスルホール62−1−3とともに動かす。そのス
ルホール62−1−3を起点としてスルホール押し分け
処理2−7を行ない,障害の有無を調べる。
Fault line detection processing 2-4-6 moves the end of the line segment 65-1 when there is a through hole 62-1-3 at the end,
Extend the length of 11 minutes 65-1 to the sum of the wiring bundle thickness 66, the width of the conductor to be inserted, and the necessary spacing. At this time, the component terminal 62-1-4 and the end connected to the prohibited area 62-1-2 are not moved. The end connected to the through hole 62-1-3 moves together with the through hole 62-1-3. Using the through hole 62-1-3 as a starting point, a through hole pushing process 2-7 is performed to check whether there is a failure.

■−1−1−1  スルホール押し分け処理2−7の手
順 スルホール押し分け処理2−7の手順を第27図(6)
を参照して詳細に説明する。スルホール押し分け処理2
−7は2つの条件のもとにスルホール62−1−3に接
近するスルホール62−1−3を押し分ける。第1の条
件は新スルホール62−1−3と接近するスルホール6
2−1−3との距離が,その間の配線束太さ66より短
かくなった場合に接近するスルホールを押し分けること
である。第2の条件は新スルホール62−1−3を中心
とする半径が5 mm程度の正八角形の中心からその上
下左右の辺までの扇形の範囲にある被押し分けスルホー
ル62−1−3を押し分けることである。
■-1-1-1 Procedure for through-hole pressing process 2-7 The procedure for through-hole pressing process 2-7 is shown in Figure 27 (6).
This will be explained in detail with reference to . Through-hole pushing process 2
-7 pushes apart the through hole 62-1-3 approaching the through hole 62-1-3 under two conditions. The first condition is through hole 6 that approaches new through hole 62-1-3.
The purpose is to push apart the through-holes that approach when the distance to 2-1-3 is shorter than the thickness 66 of the wiring bundle between them. The second condition is to separate the through holes 62-1-3 to be pressed in a fan-shaped range from the center of a regular octagon with a radius of about 5 mm centered on the new through hole 62-1-3 to its upper, lower, left, and right sides. That's true.

この条件は,スルホールの配線妨害を最小限にするため
の施策である。スルホール62−1−3を斜めに並べて
,配線導体62−1−1を縦横方向に走行させてスルホ
ール62−1−3間を斜めに通過させればスルホール6
2−1−3の配線妨害が少なくなるからである。
This condition is a measure to minimize wiring interference with through-holes. If the through holes 62-1-3 are arranged diagonally and the wiring conductor 62-1-1 runs in the vertical and horizontal directions and passes diagonally between the through holes 62-1-3, the through holes 62-1-3 are arranged diagonally.
This is because wiring interference of 2-1-3 is reduced.

この2つの条件のもとにスルホール62−1−3を押し
分けていく。押し分けられたスルホール62−1−3の
逆押し分け欄に,それを押し分けたスルホール62−1
−3の番号を記憶する。
Under these two conditions, the through holes 62-1-3 are pushed apart. The through hole 62-1 that was pushed apart is placed in the reverse push separation field of the through hole 62-1-3 that was pushed apart.
-Memorize the number 3.

スルホール62−1−3が押し分けられて,部品端子6
2−1−4や禁止領域62−1−2との間の距離が,そ
れらとの間の配線東太さ66より短かくなった場合は,
障害が有るとし,スルホール押し分け処理2−7を停止
する。
The through holes 62-1-3 are pushed apart and the component terminals 6
If the distance between 2-1-4 and the prohibited area 62-1-2 is shorter than the wiring width 66 between them,
It is assumed that there is a failure, and the through-hole pushing process 2-7 is stopped.

■−1−1′ 障害線の検出処理2−4−6の手順の説
明の続き 次に,第27図(5〉に戻り,障害線検出処理2−4−
6の手順の説明を続ける。スルホール押し分け処理2−
7により障害がある場合は,障害からスルホール62−
1−3の逆押し分け欄の指定するスルホール62−1−
3を押し戻していき.起点としたスルホール62−1−
3を押し戻す。
■-1-1' Continuation of the explanation of the procedure of fault line detection process 2-4-6 Next, return to FIG.
Continue explaining step 6. Through-hole pressing process 2-
If there is a failure due to 7, the through hole 62-
Through hole 62-1- specified in the reverse push separation column of 1-3
Push 3 back. Through hole 62-1- as the starting point
Push 3 back.

その押し戻された位置から.押し戻された方向に垂直な
線を境界とするスルホール移動禁止領域を作る。スルホ
ール62−1−3をスルホール移動禁止領域以外の位置
へ再移動し.線分65−1を配線東太さ66に挿入を考
える。
From the pushed back position. Create a through-hole movement prohibited area whose boundary is a line perpendicular to the direction in which it was pushed back. Re-move the through hole 62-1-3 to a position other than the through hole movement prohibited area. Consider inserting line segment 65-1 into wiring east thickness 66.

導体の直径と必要間隔を加えた長さに伸ばす。Stretch it to the length of the conductor plus the required spacing.

そして,そのスルホール62−1−3の移動した位置を
起点として再度スルホール押し分け処理2−7と逆押し
分けとを繰り返す。
Then, the through hole pushing process 2-7 and the reverse pushing process are repeated again using the moved position of the through hole 62-1-3 as a starting point.

線分65−1の長さを必要な長さへ伸ばせなかった場合
は,障害有りと記憶する。
If the length of the line segment 65-1 cannot be extended to the required length, it is stored as a failure.

■′ 経路障害検出手順2−4の動作手順の説明の続き 次に,経路障害検出手段2−4の動作手順の説明を続け
る。経路障害検出手段2−4は,障害線検出処理2−4
−6を行った後に,障害の有無のみを記憶し,この処理
において移動したスルホール62−1−3はもとの位置
に復帰させる。障害があった場合は,その線分65−1
の境界辺62−2−1にスルホール陣害フラグを立てる
。このスルホール障害6つ−1を第28図(9〉に示す
ように画像表示部3へ表示する。
(2) Continuation of the explanation of the operation procedure of the route failure detection procedure 2-4 Next, the explanation of the operation procedure of the route failure detection means 2-4 will be continued. The route fault detection means 2-4 performs fault line detection processing 2-4.
-6, only the presence or absence of a failure is stored, and the through holes 62-1-3 that were moved in this process are returned to their original positions. If there is a failure, the line 65-1
A through hole flag is set on the boundary side 62-2-1. These six through-hole defects-1 are displayed on the image display unit 3 as shown in FIG. 28 (9>).

■−2 配線障害検出処理の手順 次に,配線障害を検出する手順を説明する。線分65−
1と挿入を考える配線導体62−1−1の回路幅を指定
して,障害線検出処理2−4−6を働かせる。この際に
,障害の有無のみを記憶し,この処理で移動したスルホ
ール62−1−3はもとの位置に復帰させる。障害があ
った場合は,その線分65−1の境界辺62−2−1に
配線障害フラグを立てる。この配線障害6つ−2を第2
8図(lO)に示すように画像表示部3へ表示する。
■-2 Procedure for detecting wiring faults Next, the procedure for detecting wiring faults will be explained. Line segment 65-
1 and the circuit width of the wiring conductor 62-1-1 to be considered for insertion, and the fault line detection process 2-4-6 is activated. At this time, only the presence or absence of a failure is stored, and the through holes 62-1-3 that were moved in this process are returned to their original positions. If there is a fault, a wiring fault flag is set on the boundary side 62-2-1 of the line segment 65-1. These 6 wiring faults - 2 are the second
The image is displayed on the image display unit 3 as shown in FIG. 8 (lO).

■−3 部品位置移動処理の手順 次に,経路障害検出手段2−4で,部品の位置を移動す
る処理の手順を説明する。操作卓4から操作者が部品移
動を指令すると,第28図(11)に示すように,移動
する指令を与えられた第1の部品70−1の全部の部品
端子62−1−4を移動する。そして,これらの部品端
子62−1−4を起点とし,スルホール押し分け処理2
−7を行なう。別の部品端子62−1−4を障害として
スルホール押し分け処理2−7が停止したならば,その
部品端子62−1−4を含む第2の部品3〇一2をすべ
て移動する。
(1-3) Procedure for moving the part position Next, the procedure for moving the position of the part by the path failure detection means 2-4 will be explained. When the operator commands component movement from the operation console 4, all component terminals 62-1-4 of the first component 70-1 to which the movement command was given are moved, as shown in FIG. 28 (11). do. Then, starting from these component terminals 62-1-4, through-hole pushing process 2 is performed.
- Do 7. When the through-hole pushing process 2-7 is stopped due to another component terminal 62-1-4 being an obstacle, the second component 30-12 including the component terminal 62-1-4 is all moved.

すなわち,第2の部品70−2の部品端子62−1−4
をすべて平行移動し,その部品端子62−1−4を起点
に加え,スルホール押し分け処理2−7を続行する。ス
ルホール押し分け処理2−7が禁止領域62−1−2で
停止したならば,障害となった禁止領域62−1−2を
表示して処理を終了する。
That is, the component terminal 62-1-4 of the second component 70-2
are all translated in parallel, the component terminal 62-1-4 is added to the starting point, and the through-hole pushing process 2-7 is continued. When the through-hole pushing separation process 2-7 stops at the prohibited area 62-1-2, the prohibited area 62-1-2 that has become an obstacle is displayed and the process ends.

以上で経路障害検出手段2−4を説明終了する。This concludes the description of the route failure detection means 2-4.

経路障害検出手段2−4の動作を再び結線点入力手段2
−1から繰り返す。
The operation of the route failure detection means 2-4 is restarted by the connection point input means 2.
Repeat from -1.

実施例6 本発明の第6の実施例について,第29図〜第32図を
参照して説明する。
Embodiment 6 A sixth embodiment of the present invention will be described with reference to FIGS. 29 to 32.

第29図は本発明の第6の実施例のブロック図である。FIG. 29 is a block diagram of a sixth embodiment of the present invention.

印刷配線板の画像記憶部1に導体素片72−1を記憶す
る。これは第30図(1)にデータ構造を示す(a)。
The conductor piece 72-1 is stored in the image storage section 1 of the printed wiring board. The data structure of this is shown in FIG. 30 (1) (a).

スルホール72−1−3と部品端子72−1−4を含む
(b)。
It includes a through hole 72-1-3 and a component terminal 72-1-4 (b).

また,第30図(2)にデータ構造を示す境界辺72−
2と(a),!30図(3)にデータ構造を示す節72
−3と,第30図(4)にデータ構造を示す間隔領域7
2−4と,さらに,第30図(5)にデータ構造を示す
スルホール予約点72−5を記憶する。これらは,各要
素の種類欄に分類番号を書いて区別する。各要素は,第
30図(6〉に示すように,互にポインタで結合する。
In addition, the boundary edge 72-
2 and (a),! Section 72 whose data structure is shown in Figure 30 (3)
-3 and interval area 7 whose data structure is shown in Figure 30 (4).
2-4, and a through-hole reservation point 72-5 whose data structure is shown in FIG. 30 (5). Distinguish these by writing a classification number in the type column of each element. The elements are connected to each other by pointers, as shown in FIG. 30 (6>).

間隔領域72−4はポインタで境界辺72−2とスルホ
ール予約点72−5を指し,境界辺72−2は逆に間隔
領域72−4を指し,他に節72−3を指す。節72−
3は逆に境界辺72−2を指し,他に導体素片72−1
を指す。導体素片72−1は逆に節を指す。
The interval area 72-4 points to the boundary side 72-2 and the through-hole reservation point 72-5 with a pointer, and the boundary side 72-2 conversely points to the interval area 72-4 and also points to the node 72-3. Verse 72-
3 indicates the boundary side 72-2, and the conductor element 72-1
refers to On the contrary, the conductor piece 72-1 points to a node.

間隔領域72−4は禁止領域72−1−2を含み,境界
辺72−2は配線導体72−1−1を含む。導体素片7
2−1と境界72−2のうち配線導体72−1−1はネ
ット番号を有し,導体素片72−1のうち部品端子72
−1−4は部品番号を有す。節72−3及びスルホール
予約点72−5は位置座標を有する。境界辺72−2,
間隔領域72−4.スルホール予約点72−5は経路探
索レベル14を有する。
The interval region 72-4 includes a prohibited region 72-1-2, and the boundary side 72-2 includes a wiring conductor 72-1-1. Conductor piece 7
2-1 and the boundary 72-2, the wiring conductor 72-1-1 has a net number, and the component terminal 72 of the conductor piece 72-1
-1-4 have part numbers. Node 72-3 and through-hole reservation point 72-5 have position coordinates. Boundary side 72-2,
Interval region 72-4. Through-hole reservation point 72-5 has a route search level of 14.

制御部2の動作手順の概要は実施例1の第1図(2〉と
同じであり,第31図(1)により手順を説明する。部
品形状入力手段2−0が部品座標表7−3から部品の位
置と形状を入力し.それによりi132図(1)に示す
印刷配線板21の部品端子72−1−4及び禁止領域7
2−1−2を画像記憶部1へ記憶する。その後.経路障
害検出手段2−4を動作させる。
The outline of the operation procedure of the control unit 2 is the same as that in FIG. 1 (2) of the first embodiment, and the procedure will be explained with reference to FIG. 31 (1).The component shape input means 2-0 inputs the component coordinate table 7-3 Input the position and shape of the component from . Then, the component terminal 72-1-4 and prohibited area 7 of the printed wiring board 21 shown in Figure i132 (1) are input.
2-1-2 is stored in the image storage section 1. after that. The route failure detection means 2-4 is operated.

そして,結線点入力手段2−1が結線すべき端子対を結
線網表7−2から読み出し.その都度経路探索手段2−
2が経路を探索し,その結果をバックトレース配列74
へ書き込む。さらに押し分け手段2−3が画像記憶部1
に配線導体2−1−1とスルホール72−1−3を書き
込む。そして再び経路障害検出手段2−4を動作させた
後に結線点入力手段2−1が次に結線すべき端子対を読
み出し,これらの手順を繰り返す。
Then, the connection point input means 2-1 reads out the terminal pair to be connected from the connection network table 7-2. Each time route search means 2-
2 searches for a route and stores the results in a backtrace array 74
Write to. Furthermore, the pushing means 2-3 is the image storage unit 1.
Wiring conductor 2-1-1 and through hole 72-1-3 are written in. Then, after operating the path fault detection means 2-4 again, the connection point input means 2-1 reads out the terminal pair to be connected next, and these steps are repeated.

以下に,第30図,第31図(1)〜(9),第32図
により制御部2の詳細な動作手順について説明する。
The detailed operation procedure of the control section 2 will be explained below with reference to FIG. 30, FIGS. 31 (1) to (9), and FIG. 32.

■ 部品形状入力手段の動作手順 初めに第30図(7)と第31図(2).(3)により
部品形状入力手段2−0の動作手順を述べる。部品形状
入力手段2−0は部品座標表7−3を読み,第30図(
1)に示すように,部品端子?2−1−4及び禁止領域
72−1−2を画像記憶部1へ記憶する。次に,第31
図(3)に示す線分作戊処理2−0−1により.禁止領
域72−1−2の境界辺72−2に定距離ごとに節72
−3を置き,部品端子72−1−4のjm72−3と合
わせ.それらが縦横方向(45度以内のずれを許す)で
最近接するものを線分75で結び第30図(7〉に示す
構造体で記憶する。線分75を配線導体72−1−1で
分割して,境界辺72−2として第30図(2)に示す
構造体で記憶する。層面ごとに,これらの境界辺72−
2と配線導体72−1−1とで囲まれる領域を間隔領域
72−4として第30図(4)に示す構造体で記憶する
■ Operation procedure of part shape input means First, see Figure 30 (7) and Figure 31 (2). The operation procedure of the component shape input means 2-0 will be described using (3). The component shape input means 2-0 reads the component coordinate table 7-3,
As shown in 1), component terminals? 2-1-4 and the prohibited area 72-1-2 are stored in the image storage unit 1. Next, the 31st
By line segment creation process 2-0-1 shown in Figure (3). Nodes 72 are placed at regular intervals on the boundary side 72-2 of the prohibited area 72-1-2.
-3 and match it with jm72-3 of component terminal 72-1-4. Those closest to each other in the vertical and horizontal directions (allowing a deviation of 45 degrees or less) are connected by line segment 75 and stored in the structure shown in FIG. 30 (7>). Line segment 75 is divided by wiring conductor 72-1-1. These boundary edges 72-2 are stored as boundary edges 72-2 in the structure shown in FIG. 30 (2).
2 and the wiring conductor 72-1-1 is stored as an interval region 72-4 in the structure shown in FIG. 30(4).

■ 経路障害検出手段2−4の動作手順次に、第31図
(4〉〜(B〉,第32図(2)〜(5)を参照して経
路障害検出手段2−4を説明する。
(2) Operation procedure of route failure detection means 2-4 Next, the route failure detection means 2-4 will be explained with reference to FIGS. 31 (4> to (B)) and FIGS. 32 (2) to (5).

経路障害検出手段2−4は.スルホール使用可能検出処
理2−4−1と経路障害検出処理2−4−4と部品移動
処理2−4−7を行なう。
The route failure detection means 2-4. Through-hole usability detection processing 2-4-1, route failure detection processing 2-4-4, and parts movement processing 2-4-7 are performed.

■−1 スルホール使用可能検出処理2−4−1の手順 スルホール使用可能検出処理2−4−1は後述する押し
分け手段2−.3を用いて間隔領域72一4に設置する
ことが可能なスルホール72−1−3をスルホール予約
点72−5として求め,間隔領域72−4へポインタで
結合する。以下に第31図(4)〜(6),第32図(
2) . (3)によりスルホール使用可能検出処理2
−4−1を説明する。
■-1 Procedure of through-hole usability detection processing 2-4-1 Through-hole usability detection processing 2-4-1 is performed by the pushing means 2-. 3 to find the through hole 72-1-3 that can be installed in the interval area 72-4 as a through-hole reservation point 72-5, and connect it to the interval area 72-4 with a pointer. Below are Figures 31 (4) to (6) and Figure 32 (
2). Through hole usability detection processing 2 by (3)
-4-1 will be explained.

スルホール使用可能検出処理2−4−1は第32図(3
)に示すような間隔領域72−4の範囲内及びその近傍
の定ピッチの格子点上のスルホール予約点72−5に対
して以下の処理を行う。第32図(2)に示すように間
隔領域72−4と境界辺72−2に対して,それを含み
両端を部品端子72−1−4,禁止領域72−1−2又
はスルホール72−1−3とする線分75を読み出す。
Through-hole usability detection processing 2-4-1 is shown in Figure 32 (3
) The following processing is performed on through-hole reservation points 72-5 on grid points at a constant pitch within and in the vicinity of the interval region 72-4. As shown in FIG. 32 (2), for the interval area 72-4 and the boundary side 72-2, both ends including it are connected to the component terminal 72-1-4, the prohibited area 72-1-2, or the through hole 72-2. Read out the line segment 75 that is set to -3.

第32図(3〉のように線分75の端の節72−3とス
ルホール予約点72−5を結んでスルホール補助線75
−2として第30図(7)の構造体で記憶する。その長
さをgとする。次に,第32図(2)で線分75上にお
いて間隔領域72−4の境界辺72−2から節72−3
までの間で線分75に交わるスルホール22−1−3等
の導体素片72−1及び配線導体72−1−1を求める
。これらの幅とそれらの間に必要な間隔を加えた長さを
配線東太さ76と呼ぶ。配線束太さ76は,間隔領域7
2−4と節72−3が配線導体72−1−1,導体素片
72−1の間の間隔を満足しながら接近できる最小距離
である。スルホール補助線75−2の長さgが配線束太
さ76以上であるならば,スルホール予約点72−5と
間隔領域72−4を互にポインタで結合する。
As shown in FIG. 32 (3), connect the node 72-3 at the end of the line segment 75 and the through-hole reservation point 72-5 to form the through-hole auxiliary line 75.
-2 and is stored in the structure shown in FIG. 30 (7). Let its length be g. Next, in FIG. 32 (2), on the line segment 75, from the boundary side 72-2 of the interval area 72-4 to the node 72-3
The conductor piece 72-1 such as the through hole 22-1-3 and the wiring conductor 72-1-1 that intersect the line segment 75 between the steps up to the point are determined. The length of these widths plus the necessary spacing between them is called the wiring width 76. The wiring bundle thickness 76 is the interval area 7
This is the minimum distance that 2-4 and node 72-3 can approach while satisfying the spacing between wiring conductor 72-1-1 and conductor piece 72-1. If the length g of the through-hole auxiliary line 75-2 is equal to or greater than the wiring bundle thickness 76, the through-hole reserved point 72-5 and the interval region 72-4 are connected to each other using a pointer.

長さpが足りない場合,既スルホール72−1−3を押
しのけて新スルホール72−1−3を挿入する。これが
可能か調べるためにスルホール補助線75−2に対し,
新スルホール72−1−3の直径を指定して障害線検出
処理2−4−6を行なう。
If the length p is insufficient, the existing through hole 72-1-3 is pushed away and a new through hole 72-1-3 is inserted. To check whether this is possible, for the through hole auxiliary line 75-2,
The diameter of the new through hole 72-1-3 is designated and fault line detection processing 2-4-6 is performed.

■−1−1 障害線検出処理2−4−6の手段障害線検
出処理2−4−6は,スルホール72−1−3を移動可
能とし,周囲の部品端子72−1−4あるいは禁止領域
72−1−2を移動禁止した上で,線分75への新配線
導体72−1−1と導体素片72−1の挿入可否を調べ
る処理である。
■-1-1 Means of fault line detection processing 2-4-6 The fault line detection processing 2-4-6 makes the through hole 72-1-3 movable and detects the surrounding component terminals 72-1-4 or the prohibited area. 72-1-2 is prohibited from moving, and then it is checked whether or not the new wiring conductor 72-1-1 and the conductor piece 72-1 can be inserted into the line segment 75.

この障害線検出処理2−4−6の手順を第31図(5)
を参照し詳細に説明する。
The procedure of this fault line detection process 2-4-6 is shown in Figure 31 (5).
Please refer to the following for a detailed explanation.

障害線検出処理2−4−6は,線分75の端部にスルホ
ール72−1−3がある場合に,そのスルホール72−
1−3を移動し,線分71の長さを配線太さ76と挿入
を考える導体の幅と必要間隔を加えた長さに伸ばす。こ
の際に部品端子72−1−4と禁止領域72−1−2は
移動させない。
In the fault line detection process 2-4-6, when there is a through hole 72-1-3 at the end of the line segment 75, the through hole 72-1-3 is detected at the end of the line segment 75.
1-3 and extend the length of the line segment 71 to the sum of the wiring thickness 76, the width of the conductor to be inserted, and the necessary spacing. At this time, the component terminal 72-1-4 and prohibited area 72-1-2 are not moved.

スルホール72−1−3につながる節72−3はスルホ
ール72−1−3と共に移動させる。そのスルホール7
2−1−3を起点としてスルホール押し分け処理2−7
を行ない.障害の有無を調べる。
The node 72-3 connected to the through hole 72-1-3 is moved together with the through hole 72-1-3. That through hole 7
Through-hole pushing process 2-7 starting from 2-1-3
Do this. Check for defects.

■−1−1−1  スルホール押し分け処理2−7の手
順 スルホール押し分け処理2−7の手順を第31図(6)
を参照して詳細に説明する。スルホール押し分け処理2
−7は起点スルホール72−1−3の周囲のスルホール
72−1−3を検出する。起点スルホール72−1−3
と周囲のスルホール72−1−3の節72−3が線分7
5で直結していない場合,スルホール補助線75−2を
作り,各各の節72−3とポインタで結合する。
■-1-1-1 Procedure for through-hole pressing process 2-7 The procedure for through-hole pressing process 2-7 is shown in Figure 31 (6).
This will be explained in detail with reference to . Through-hole pushing process 2
-7 detects through holes 72-1-3 around the starting point through hole 72-1-3. Starting point through hole 72-1-3
and the node 72-3 of the surrounding through hole 72-1-3 is the line segment 7
5, if they are not directly connected, a through-hole auxiliary line 75-2 is created and connected to each node 72-3 using a pointer.

そして,以下の2つの条件のもとに,そのスルホール7
2−1−3を押し分ける。第1の条件は.接近するスル
ホール間の距離が5その間の配線束太さ76より短かく
なった場合に,スルホール72−1−3を配線東太さ7
6の位置まで移動することである。第2の条件は.新ス
ルホール72一1−3から半径5■曹以内で縦横方向か
ら22.5度以内にあるスルホール72−1−3をその
条件以外の位置へ移動することである。
Then, under the following two conditions, the through hole 7
Push 2-1-3 apart. The first condition is. When the distance between the approaching through holes is shorter than 5, the wiring bundle thickness 76 between them, the through hole 72-1-3 is connected to the wiring east thickness 7.
It is to move to position 6. The second condition is. This means moving the through hole 72-1-3, which is within a radius of 5 cm from the new through hole 72-1-3 and within 22.5 degrees in the vertical and horizontal directions, to a position other than those conditions.

第2の条件は,スルホールの配線妨害を最小限にするた
めの施策である。配線導体72−1−1を縦横方向に走
行させてスルホール72−1−3を斜めに並べればスル
ホール72−1−3の配線妨害が少なくなるからである
The second condition is a measure to minimize wiring interference of through holes. This is because if the wiring conductors 72-1-1 run in the vertical and horizontal directions and the through-holes 72-1-3 are arranged diagonally, the wiring interference caused by the through-holes 72-1-3 will be reduced.

この2つの条件のもとにスルホール72−1−3を押し
分けていく。押し分けられたスルホール72−1−3の
節72−3の逆押し分け欄に,それを押し分けた起点ス
ルホール72−1−3の番号を記憶し,押し分けられれ
たスルホール72−1−3を次の起点スルホール72−
1−3として次々と押し分けていく。
Under these two conditions, the through holes 72-1-3 are pushed apart. The number of the starting point through hole 72-1-3 that was pushed apart is stored in the reverse pushing column of the node 72-3 of the pushed through hole 72-1-3, and the pushed through hole 72-1-3 is used as the next starting point. Thru hole 72-
They will be pushed one after another as 1-3.

起点スルホール72−1−3と部品端子72−1−4や
禁止領域?2−1−2との間の距離が,それらとの間の
配線東太さ76より短かくなった場合,あるいは,起点
スルホール72−1−3の押し分けるスルホール72−
1−3に移動禁止領域があり移動できないとき,障害が
有るとし,スルホール押し分け処理2−7を停止する。
Starting point through hole 72-1-3 and component terminal 72-1-4 or prohibited area? 2-1-2 is shorter than the wiring width 76 between them, or the through hole 72- is pushed apart by the starting point through hole 72-1-3.
If there is a movement prohibited area in 1-3 and movement is not possible, it is determined that there is a failure, and the through-hole pushing process 2-7 is stopped.

■−1−1′ 障害線検出処理2−4−6の手順の続き 次に,第31図(5〉に戻り,障害線検出処理2−4−
6の手順の説明を続ける。スルホール押し分け処理2−
7により障害がある場合は,障害の節72−3の逆押し
分け欄に記憶した起点スルホール72−1−3を押し戻
す。そして,障害の節72−3と起点スルホール72−
1−3とを結ぶ線分75(あるいはスルホール補助線7
5−2)の移動禁止領域ベクトル欄に障害の座標を記憶
し.さらに,起点スルホール72−1−3の押し戻され
た位置と障害の位置座を結ぶ方向ベクトルを記憶する。
■-1-1' Continuation of the procedure of fault line detection processing 2-4-6 Next, return to Fig. 31 (5>) and perform fault line detection processing 2-4-6.
Continue explaining step 6. Through-hole pressing process 2-
If there is a failure due to 7, the starting point through hole 72-1-3 stored in the reverse push separation column of the failure node 72-3 is pushed back. Then, the fault node 72-3 and the starting point through hole 72-
Line segment 75 connecting 1-3 (or through-hole auxiliary line 7
5-2) Store the coordinates of the obstacle in the movement prohibited area vector column. Furthermore, a directional vector connecting the pushed back position of the starting point through hole 72-1-3 and the position of the obstacle is stored.

起点スルホール72−1−3には.このベクトルに垂直
な線を境界として移動禁止領域を定義する。起点スルホ
ール72−1−3から押し分け順を逆にたどって,さら
にその起点となるスルホール72−1−3を起点とし,
再度スルホール押し分け処理2−7を繰り返す。
At the starting point through hole 72-1-3. A movement prohibited area is defined using a line perpendicular to this vector as a boundary. Reverse the pushing order from the starting point through hole 72-1-3, and then use the starting point through hole 72-1-3 as the starting point,
Repeat the through-hole pressing process 2-7 again.

移動禁止領域に囲まれて.線分75を必要な長さへ伸ば
せなかった場合は,障害有りと記憶する。
Surrounded by a no-movement area. If the line segment 75 cannot be extended to the required length, it is stored as a failure.

以上が障害線検出処理2−4−6である。The above is the fault line detection process 2-4-6.

■−1′ スルホール使用可能検出処理2−4−1の手
順の続き 次に,スルホール使用可能検出処理2−4−1の手順の
説明を続ける。
(1-1') Continuation of the procedure of the through-hole usability detection process 2-4-1 Next, the explanation of the procedure of the through-hole usability detection process 2-4-1 will be continued.

これは,障害線検出処理2−4−6を行った後に,障害
の有無のみを記憶し,この処理において移動したスルホ
ール72−1−3はもとの位置に復帰させる。
After performing the fault line detection process 2-4-6, only the presence or absence of a fault is stored, and the through hole 72-1-3 that was moved in this process is returned to its original position.

障害がある場合は,間隔領域72−4にスルホ−ル陣害
フラグ77を立てる。スルホール障害フラグ77をスル
ホール陣害79−1として,第32図(4)に示すよう
に画像表示部3へ表示する。
If there is a failure, a through hole damage flag 77 is set in the interval area 72-4. The through-hole fault flag 77 is displayed as a through-hole damage 79-1 on the image display unit 3 as shown in FIG. 32 (4).

障害がない場合は起点としたスルホール予約点72−5
を間隔領域72−4へポインタで結合する。
If there is no obstacle, the through hole reservation point 72-5 is used as the starting point.
is connected to the interval area 72-4 by a pointer.

障害線検出処理2−4−6でスルホール予約点72−5
が移動する場合は,そのスルホール予約点72−5を定
ピッチの格子上の他のスルホール予約点72−5の位置
へ移動して障害が無ければそのスルホール予約点72−
5と間隔領域72−4を互にポインタで結合する。もし
,定ピッチの格子上の他のスルホール予約点72−5の
位置では障害があり,それ以外の位置で障害がなければ
,その位置に新しいスルホール予約点72−5を定義し
て,間隔領域72−4とポンイタで結合する。
Through hole reservation point 72-5 in fault line detection process 2-4-6
moves, the through-hole reserved point 72-5 is moved to the position of another through-hole reserved point 72-5 on the fixed pitch grid, and if there is no obstruction, the through-hole reserved point 72-5 is moved.
5 and the interval area 72-4 are connected to each other by a pointer. If there is a fault at the position of another through-hole reserved point 72-5 on the constant pitch grid, but there is no fault at any other position, a new through-hole reserved point 72-5 is defined at that position and the interval area is Combine with 72-4 using a pointer.

そして,新しいスルホール予約点72−5に対してスル
ホール使用可能検出処理2−4−1を行ないそれと結合
する間隔領域72−4とポインタで結合する。
Then, the through-hole usability detection process 2-4-1 is performed on the new through-hole reservation point 72-5, and the new through-hole reservation point 72-5 is connected to the interval area 72-4 using a pointer.

■−2 経路障害検出処理2−4−4の手順次に.経路
障害検出処理2−4−4を説明する。
■-2 Route failure detection process 2-4-4 steps Next. Route failure detection processing 2-4-4 will be explained.

これは,線分75に対し,挿入する新配線導体72−1
−1の回路幅を指定して障害線検出処理2−4−6を行
なう。この際に,障害の有無のみを記憶し,この処理で
移動したスルホール72−1−3はもとの位置に復帰さ
せる。障害がある場合は,障害とつながる全線分75に
経路障害フラグl3を立てる。この線分75を配線障害
79−2として,第32図(5)に示すように画像表示
部3へ表示する。
This is the new wiring conductor 72-1 to be inserted for line segment 75.
-1 circuit width is specified and fault line detection processing 2-4-6 is performed. At this time, only the presence or absence of a failure is stored, and the through holes 72-1-3 that were moved in this process are returned to their original positions. If there is a fault, a route fault flag l3 is set for all line segments 75 connected to the fault. This line segment 75 is displayed as a wiring fault 79-2 on the image display unit 3 as shown in FIG. 32(5).

■−3 部品移動処理2−4−7 次に、部品移動処理2−4−7の手順を説明する。■-3 Parts movement process 2-4-7 Next, the procedure of the parts movement process 2-4-7 will be explained.

部品移動処理2−4−7はスルホール障害7つ−1と配
線障害79−2を第32図(4).(5)のように画像
表示部3へ表示し,操作者が部品の移動指令を入力する
ことにより配線導体72−1−1とスルホール72−1
−3と部品を互いの必要間隔を保ちながら移動する。
Parts movement process 2-4-7 is performed to remove seven through-hole failures-1 and wiring failure 79-2 as shown in FIG. 32 (4). The wiring conductor 72-1-1 and the through hole 72-1 are displayed on the image display unit 3 as shown in (5), and the operator inputs a command to move the parts.
-3 and parts while maintaining the required distance from each other.

つまり,操作卓4から操作者が部品移動を指令すると,
第32図(6〉に示すように,移動する指令を与えられ
た第1の部品80−1の全部の部品端子72−1−4を
移動する。そして,これらの部品端子72−1−4を起
点とし,スルホール押し分け処理2−7を行なう。別の
部品端子72−1−4を障害としてスルホール押し分け
処理2−7が停止したなばら,その部品端子72−1−
4を含む第2の部品80−2を移動する。
In other words, when the operator commands the movement of parts from the console 4,
As shown in FIG. 32 (6>), all the component terminals 72-1-4 of the first component 80-1 given the movement command are moved.Then, these component terminals 72-1-4 Starting point is the through-hole pushing process 2-7.If the through-hole pushing process 2-7 is stopped due to another component terminal 72-1-4 being an obstacle, that component terminal 72-1-
4 is moved.

つまり,第2の部品80−2の部品端子72−1−4を
すべて平行移動し,その部品端子72一1−4を起点に
加え,スルホール押し分け処理2−7を続行する。スル
ホール押し分け処理2−7が禁止領域72−1−2で停
止したならば,障害となった禁止領域72−1−2を表
示して処理を終了する。
That is, all the component terminals 72-1-4 of the second component 80-2 are moved in parallel, the component terminals 72-1-4 are added to the starting point, and the through-hole pushing process 2-7 is continued. When the through-hole pushing separation process 2-7 stops at the prohibited area 72-1-2, the prohibited area 72-1-2 that has become an obstacle is displayed and the process ends.

以上で経路障害検出手段2−4を説明終了する。This concludes the description of the route failure detection means 2-4.

■ 経路探索手段2−2の動作手順 次に,第31図(7),(8)及び第32図〈7〉を参
照して経路探索手段2−2の手順を説明する。
(2) Operation procedure of the route searching means 2-2 Next, the procedure of the route searching means 2-2 will be explained with reference to FIGS. 31 (7) and (8) and FIG. 32 (7).

経路探索手段2−2は結線点入力手段2−1が読み出し
た端子対の指定する始点端子16−1と終点端子16−
2に,始点フラグ及び終点フラグを立てる。
The route searching means 2-2 selects the starting point terminal 16-1 and the ending point terminal 16- designated by the terminal pair read out by the connection point inputting means 2-1.
2, set the start point flag and end point flag.

一筆書き配線を行なうときは,端子の節72−3に結合
する境界辺72−2に始点フラグ終点フラグを立てる。
When performing one-stroke wiring, a start point flag and an end point flag are set on the boundary side 72-2 that connects to the node 72-3 of the terminal.

配線ネットの任意位置間を配線するときは,同一ネット
の配線導体72−1−1.導体素片72−1に始点フラ
グ終点フラグを立ててそれらに結合する境界辺72−2
に始点フラグ終点フラグを立てる。
When wiring between arbitrary positions of the wiring net, wiring conductors 72-1-1. A boundary side 72-2 sets a start point flag and an end point flag on the conductor piece 72-1 and connects them.
Set the start point flag and end point flag.

次に,間隔領域72−4.境界辺72−2,スルホール
予約点72−5を単位として迷路法2−2−1を適用し
て配線経路を発見する。つまり,第32図(3)に示す
ように始点端子16−1に接する間隔領域72−4の経
路探索レベル14に数値Oを書き込む。その間隔領域7
2−4を前線配列へ記憶し,次に起点とする。それに接
する境界辺72−2に経路探索レベル14が書き込まれ
ていないで境界辺72−2の示す線分75に経路障害フ
ラグ13が立っていなければ,その境界辺72−2を前
線配列へ記憶し,その経路探索レベル14に数値1を書
き込む。また,起点間隔領域72−4に結合するスルホ
ール予約点72−5に経路探索レベル14が書き込まれ
ていなければ,そのスルホール予約点72−5を前線配
列77へ記憶するとともに,その経路探索レベル14に
数値1を書き込む。
Next, the interval region 72-4. The wiring route is discovered by applying the maze method 2-2-1 using the boundary side 72-2 and through-hole reservation point 72-5 as units. That is, as shown in FIG. 32(3), a value O is written in the route search level 14 of the interval area 72-4 adjacent to the starting point terminal 16-1. The interval area 7
Store 2-4 in the front array and then use it as the starting point. If the route search level 14 is not written in the boundary edge 72-2 that is in contact with it and the route failure flag 13 is not set on the line segment 75 indicated by the boundary edge 72-2, that boundary edge 72-2 is stored in the front array. Then, write the value 1 to the route search level 14. If the route search level 14 is not written in the through-hole reservation point 72-5 connected to the starting point interval area 72-4, the through-hole reservation point 72-5 is stored in the front array 77, and the route search level 14 is stored in the through-hole reservation point 72-5. Write the number 1 to .

次に,前線配列77に記憶した境界辺72−2,スルホ
ール予約点72−5のうち,記憶した順番に各要素を起
点とする。それに接する間隔領域72−4を前線配線7
7へ記憶するとともに,その間隔領域72−4の経路探
索レベル14に起点の数値の次の数値2を書き込む。こ
のようにして経路探索レベル14に数値を0.1.2の
順で周期的に展開していく。
Next, among the boundary sides 72-2 and through-hole reservation points 72-5 stored in the front array 77, each element is set as a starting point in the order in which they were stored. The space area 72-4 adjacent to the front line wiring 7
At the same time, the value 2 next to the value of the starting point is written in the route search level 14 of the interval area 72-4. In this way, numerical values are periodically expanded to the route search level 14 in the order of 0.1.2.

また,この数値を書き込んだ間隔領域72−4が終点端
子1672に接すれば数値展開を停止し,バックトレー
ス処理2−2−2を行なう。終点端子16〜2に達しな
いうちに数値展開が不可能になれば.配線経路は存在し
ないため経路探索手段2−2を中断する。
Further, when the interval area 72-4 in which this numerical value is written comes into contact with the end point terminal 1672, numerical expansion is stopped and back trace processing 2-2-2 is performed. If numerical expansion becomes impossible before reaching the terminal terminals 16-2. Since no wiring route exists, the route searching means 2-2 is interrupted.

■−1 バックトレース処理2−2−2の手順バックト
レース処理2−2−2を第31図(8)を参照して説明
する。バックトレース処理2−2−2では迷路法2−2
−1で間隔領域72−4.境界辺72−2.スルホール
予約点72−5の経路探索レベル14に書き込んだ数値
をもとに,終点端子16−2から始点端子16−1まで
数値の周期を逆にして,2,1,Oの順で経路探索レベ
ル14の領域を逆戻りして,それらのバックトレース要
素78−1をバックトレース配列78へ記憶する。
(1) Procedure of backtrace processing 2-2-2 Backtrace processing 2-2-2 will be explained with reference to FIG. 31 (8). In backtrace processing 2-2-2, maze method 2-2
-1 in the interval region 72-4. Boundary side 72-2. Based on the numerical value written in the route search level 14 of the through hole reservation point 72-5, the cycle of the numerical values is reversed from the terminal terminal 16-2 to the starting terminal 16-1, and the route is searched in the order of 2, 1, O. The level 14 area is reversed and those backtrace elements 78-1 are stored in the backtrace array 78.

以上でバックトレース処理2−2−2と経路探索手段2
−2の動作手順を説明する。
With the above, backtrace processing 2-2-2 and route search means 2
-2 operating procedure will be explained.

■ 押し分け手段2−3の動作手順 次に.第31図(9)及び第32図(8).(9)によ
り押し分け手段2−3の動作手順を述べる。押し分け手
段2−3は,バックトレース配列78に記憶したバック
トレース要素78−1を順次読み出す。そのバックトレ
ース要素78−1が境界辺72−2であるならば,境界
辺72−2を含む線分75に対して配線導体72−1−
1の回路幅を指定して障害線検出処理2−4−6を行な
う。この処理によりスルホール72−1−3を押し分け
て新配線を挿入する間隔をあける。その後に,第32図
(8)に示すように境界辺72−2の間に新配線導体7
2−1−1を挿入し,そこを新しい節72−3とし2つ
の新しい境界辺72−2へ分割する。
■ Operation procedure of pushing and separating means 2-3 Next. Figure 31 (9) and Figure 32 (8). The operation procedure of the pushing and separating means 2-3 will be described based on (9). The pushing means 2-3 sequentially reads backtrace elements 78-1 stored in the backtrace array 78. If the backtrace element 78-1 is the boundary side 72-2, the wiring conductor 72-1-
A circuit width of 1 is designated and fault line detection processing 2-4-6 is performed. Through this process, the through holes 72-1-3 are pushed apart to create an interval for inserting the new wiring. After that, as shown in FIG. 32 (8), a new wiring conductor 7 is inserted between the boundary side 72-2.
2-1-1 is inserted, and it is made into a new node 72-3 and divided into two new boundary sides 72-2.

次に,従来の間隔領域72−4を新しい境界辺72−2
に合わせて2つの間隔領域72−4へ分割する。
Next, the conventional interval area 72-4 is replaced with the new boundary side 72-2.
It is divided into two interval regions 72-4 according to the distance.

従来の間隔領域72−4へ接する従来の境界辺72−2
及び配線導体72−1−1を新しい間隔領域72−4及
び新しい節72−3へポインタで接合し直す。
Conventional boundary side 72-2 in contact with conventional spacing region 72-4
Then, the wiring conductor 72-1-1 is rejoined to the new spacing region 72-4 and the new node 72-3 using a pointer.

第32図(9)に示すようにバックトレース要素78−
1がスルホール予約点72−5であるならば.スルホー
ル予約点72−5のスルホール補助線75−2に対し.
スルホール予約点72−5の位置を移動禁止して,新ス
ルホール72−1−3の直径を指定して障害線検出処理
2−4−6を行なう。この処理により既スルホール72
−1−3を押し分けて新スルホール72−1−3を挿入
する間隔を設ける。そしてスルホール予約点72−5の
位置に新スルホール72−1−3を作る。スルホール補
助線75−2を新線分75とし,新線分75を既配線導
体72−1−1で分割して新境界辺72−2として記憶
する。また.線分75で既境界辺72−2と既間隔領域
72−4を分割して記憶する。このように,バックトレ
ース配列78のバックトレース要素78−1を順次読み
出して新配線を挿入していく。
As shown in FIG. 32 (9), backtrace element 78-
If 1 is the through hole reserved point 72-5. For the through hole auxiliary line 75-2 of the through hole reservation point 72-5.
The movement of the through-hole reservation point 72-5 is prohibited, the diameter of the new through-hole 72-1-3 is designated, and fault line detection processing 2-4-6 is performed. Through this process, the through hole 72
-1-3 is pushed apart to provide an interval for inserting the new through hole 72-1-3. Then, a new through hole 72-1-3 is created at the position of the through hole reserved point 72-5. The through-hole auxiliary line 75-2 is set as a new line segment 75, and the new line segment 75 is divided by the already wired conductor 72-1-1 and stored as a new boundary side 72-2. Also. The existing boundary side 72-2 and the already spaced area 72-4 are divided by the line segment 75 and stored. In this way, the backtrace elements 78-1 of the backtrace array 78 are sequentially read out and new wiring is inserted.

■ 固定障害検出処理2−4−2の手順固定障害検出処
理2−4−2は,押し分け手段2−3により更新した線
分75の移動禁止領域ベクトル欄の内容で,その端の節
72−3の移動禁止領域を定義する。その節72−3に
接続する他の線分75については移動禁止領域ベクトル
欄を更新する。これを繰り返して関連する全線分75の
移動禁止領域ベクトル欄を更新する。
■ Procedure of Fixed Fault Detection Process 2-4-2 Fixed Fault Detection Process 2-4-2 uses the content of the movement prohibited area vector field of the line segment 75 updated by the pushing means 2-3, and the node 72- at the end thereof. 3. Define the movement prohibited area. For other line segments 75 connected to the node 72-3, the movement prohibited area vector column is updated. This is repeated to update the movement prohibited area vector column of all related line segments 75.

移動禁止領域ベクトル欄を更新された線分75を,次の
経路障害検出処理2−4−4の対象として記憶する。そ
れら線分75に接する間隔領域72−4を,次のスルホ
ール使用可能検出処理2−4−1の対象として記憶する
The line segment 75 whose movement prohibited area vector column has been updated is stored as a target for the next route failure detection process 2-4-4. The interval region 72-4 that is in contact with these line segments 75 is stored as a target for the next through-hole usability detection process 2-4-1.

以上で固定障害検出処理2−4−2を終了し,次に,経
路障害検出手段2−4を行なう。処理対象とする間隔領
域72−4及び線分75は固定障害検出処理2−4−2
で指定したものとする。このようにして,以上の全処理
を繰り返す。
This completes the fixed failure detection process 2-4-2, and then the route failure detection means 2-4 is performed. The interval region 72-4 and line segment 75 to be processed are fixed fault detection processing 2-4-2.
Assume that it is specified by . In this way, all the above processes are repeated.

第13図は本発明および従来のものの結線時間と結線率
の関係図を示し,(a)は本発明,(b)は従来のもの
の特性曲線を示す。
FIG. 13 shows a diagram of the relationship between the connection time and the connection rate of the present invention and the conventional one, where (a) shows the characteristic curve of the present invention and (b) the characteristic curve of the conventional one.

第13図に示したように,従来のリップアップリルート
法と比較して短い計算処理時間で高結線率を実現するこ
とが可能になる。これは従来技術が再配線すべき既配線
を捜し出すのに試行錯誤的に行なう手法を用いているの
に対し,本発明は直接再配線すべき配線パターン,すな
わち移動して配線容量を確保できる既配線パターンを検
出できることにある。
As shown in FIG. 13, it is possible to achieve a high connection rate with a shorter calculation processing time than with the conventional rip-up reroute method. This is because the conventional technology uses a trial-and-error method to find existing wiring that should be rerouted, whereas the present invention uses an existing wiring pattern that can be directly rerouted, that is, an existing wiring that can be moved to secure wiring capacity. The purpose is to be able to detect wiring patterns.

[発明の効果] 以上説明したように本発明は短かい計算処理時間で高結
線率を実現することが可能となる効果がある。
[Effects of the Invention] As explained above, the present invention has the effect of making it possible to realize a high connection rate with a short calculation processing time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(1)は本発明の第1の実施例の構成を示すブロ
ック図,第1図(2)は本発明の処理手段間の関係を示
すブロック図,第2図は本発明の第1の実施例の画像記
憶部の画素に対するビット構成を示す図,第3図は,本
発明の第1の実施例の手順を示す流れ図.第4図(1)
.(2).(3)は導体模様の例を示す図,第5図(1
)〜(6〉は本発明の第1の実施例の手順を示す流れ図
.第6図は本発明の第1の実施例の予約木構造のデータ
構造を示すブロック図,第7図(1)〜(4)は導体模
様と予約木構造との例を示す図,第8図(1).(2)
は本発明の第1の実施例の押し分け手段の手順を示す流
れ図,第9図(1)〜(4)は本発明の第2の実施例の
手順を示す流れ図,第10図は本発明の第2の実施例の
予約木構造のデータ構造を示すブロック図,第11図(
1).(2)は第2の実施例における導体模様の例を示
す図,第12図は,導体模様の例を示す図,第13図は
結線時間を示ずグラフをあらわす図,第14図は第3の
実施例における画像記憶部のデータ構造を示す図,第1
5図は第3の実施例におけるブロックフローチャートを
示す図.第16図(l)〜(3〉は第3の実施例におけ
るスルホール移動手段を示すフローチャート図,第17
図は第3の実施例におけるスルホール鎖構造及びスルホ
ール位置条件フラグを示す図,第18図は第3の実施例
における導体鎖構造を示す図.第19図は第3の実施例
におけるスルホール移動方向種類及び現在のスルホール
位置と移動位置から移動方向を求める図,第20図(1
)は第3の実施例におけるネット波紋のひろがりを示す
図,第2 0 (2)図は第3の実施例におけるレベル
をバックトレースして,移動したスルホールに結線して
いた導体模様上の交点位置及び経路を求める図,第20
図(3〉は第3の実施例におけるバックトレースされた
経路に従って新たな導体を書き込んだ図,第20図(4
)は第3の実施例における導体鎖構造の始点から交点位
置までの導体を消した図,第21図は第4の実施例のブ
ロックフローチャートを示す図.第22図は第4の実施
例の導体占有率係数配列と疑似配線空間配列を示す図.
第23図は第4の実施例の画像記憶部に記憶された導体
模様と固定指定及び空き画素を示す図,第24図は第4
の実施例の疑似結線網より得られた経路探索領域を示す
図.第25図は本発明の第5の実施例の構成を示すブロ
ック図,第26図(1)〜(4)は,本発明の第5の実
施例の画像記憶部の各要素のデータ構造を示す図,第2
7図(1)〜(6)は本発明の第5の実施例の手順を示
す流れ図.第28図(1)〜(l1)は本発明の第5の
実施例の画像記憶部の各要素の印刷配線板上の位置を示
す図,第29図は本発明の第6の実施例の構成を示すブ
ロック図,第30図(1)〜(7)は,本発明の第6の
実施例の画像記憶部の各要素の構造体を示すブロック図
,第31図(1)〜(9)は本発明の第6の実施例の手
順を示す流れ図,第32図(1)〜(9)は本発明の第
6の実施例の画像記憶部の各要素の印刷配線板上の位置
を示す図である。 記号の説明:1・・・画像記憶部,2・・・制御部,2
一〇・・・部品形状人力手段,2−1・・・結線点入力
手段,2−2・・・経路探索手段,2−3・・・押し分
け手段,2−4・・・経路障害検出手段,2−5・・・
スルホール移動手段,3・・・画像表示部,4・・・操
作卓,5・・・印刷部,6・・・通信部,7・・・制御
用記憶部,7−1・・・制御手順記憶,7−2・・・結
線網表,7−3・・・部品座標表,7−4・・・配線座
標表,7−5・・・作業用領域,8・・・磁気記録部,
9・・・画素,10・・・導体画素,10−1・・・既
導体模様.10−2・・・新導体模様,11・・・固定
指定,11−1・・・禁止領域,11−2・・・スルホ
ール,11−3・・・部品端子,13・・・経路障害フ
ラグ,14・・・経路探索レベル,15・・・仮経路,
16−1・・・始点端子,16−2・・・終点端子,1
7・・・予約本構造,21・・・印刷配線板,62−1
・・・導体素片,62−1−1・・・配線導体,62−
1−2・・・禁止領域,62−1−3・・・スルホール
,62−1−4・・・部品端子,62−2・・・境界辺
,62−3・・・節,62−4・・・間隔領域,65・
・・線分,72−1・・・導体素片,72−1−1・・
・配線導体,72−1−2・・・禁止領域,72−1−
3・・・スルホール,72−1−4・・・部品端子,7
2−2・・・境界辺,72−3・・・節,72−4・・
・間隔領域,72一5・・・スルホール予約点をそれぞ
れあらわす。 第 1 図(2) ”−2:利渭邪 図(1) 第2図 1:3I像記憶部 第3図 第 4図 (2) 16−1:姑点端子 第4図 (1) 16−2:終!M.端子 〆 第4図(3) 第5 図(1) 第5図(3) 第 5図(2) 第 5 図(4) 第5屈(5) 第6図 第5図 (6) 第 7図(1) 第 8 第 7図(3) 第7図(4) 図(2) 第 9 図(1) 第 9 図(2) 箪 9図(a) 第9図(3) 第10図 第11 図(1) 第12図 第11図(2) 第13図 結線時間(H) 第15図 第16図(1) 第16図(3) (2)38 第19図 第20図(1) 第20図(3) 第20図(2) 15.仮経路 42゜移動したスルーホールに昂璋しT−klん碑挿閣
系第20図(4) 34: il体の須楕遭の始点位置 (1) (2) 50 第22図 第24図 第26図(1) 導体素片62−1 (b) 62−+−2:蒙止i篭. 62−1−3:スルホール, 62−1−4.部品増子
第26図(2) 62−1 II2綿導体 第26図(4) 62−4 間隔領域 第26図(3) A ○ 第27図(1) 第27図(2) 第27図(4) 第27図(3) 第27図(5) 第27図(6) 第28図 (1) 印刷12線板 第28図(3) 第28図(5) 第28図(4) 第28図(6) V 62−2 境界辺 (b) 第28図(7) 〈挿入前〕 く挿入盪冫 第28図(9) 第28図(8) 第28図(10) 69−Z 配螺陽i 第28図(11) 第30図(1) 導体素片72−1 (b) 72−1−3 スルホール 72−1−4:部品靖子 第29図 第30図(2) 第30図(3) 72−3: ii5 第30図(5) 72−5:スルホール予約点 第30図(4) 72−4:間隔鵠域, (72−1−2 禁止り域) 第30図(6) (b) 第30図(7) 第31図(2) M31図(1) 第31図(6) 第31図(7) 第31図(8) 第31図(9) 第32図(2) 部品靖子72−1−4 第32図(1) 印1112場板21 第32図(3) 第32図(4) 第32図(6) 第32図(5) 配11JR畜 79−2 第32図(7) 第32図(8) 72−1−1 : (新)配#1導体 第32図(9) 72−4:(新)間隔領域 72−5:スルホール予約点 72−1−3: (新)スルホール
FIG. 1 (1) is a block diagram showing the configuration of the first embodiment of the present invention, FIG. 1 (2) is a block diagram showing the relationship between the processing means of the present invention, and FIG. FIG. 3 is a flowchart showing the procedure of the first embodiment of the present invention. Figure 4 (1)
.. (2). (3) is a diagram showing an example of a conductor pattern, and Figure 5 (1) is a diagram showing an example of a conductor pattern.
) to (6) are flowcharts showing the procedure of the first embodiment of the present invention. Fig. 6 is a block diagram showing the data structure of the reservation tree structure of the first embodiment of the present invention, and Fig. 7 (1) ~ (4) are diagrams showing examples of conductor patterns and reservation tree structures, Figures 8 (1) and (2)
9 is a flow chart showing the procedure of the pushing means of the first embodiment of the present invention, FIGS. 9 (1) to (4) are flow charts showing the procedure of the second embodiment of the present invention, and FIG. FIG. 11 is a block diagram showing the data structure of the reservation tree structure of the second embodiment (
1). (2) is a diagram showing an example of the conductor pattern in the second embodiment, FIG. 12 is a diagram showing an example of the conductor pattern, FIG. 13 is a diagram showing a graph without connection time, and FIG. Figure 1 shows the data structure of the image storage unit in the third embodiment.
Figure 5 is a diagram showing a block flowchart in the third embodiment. 16(l) to (3) are flowcharts showing the through-hole moving means in the third embodiment, and FIG.
The figure shows the through-hole chain structure and the through-hole position condition flag in the third embodiment, and FIG. 18 shows the conductor chain structure in the third embodiment. Figure 19 is a diagram for determining the movement direction from the through hole movement direction type, current through hole position and movement position in the third embodiment, and Figure 20 (1
) is a diagram showing the spread of the net ripple in the third embodiment, and Figure 20 (2) is a diagram showing the level in the third embodiment backtraced and the intersections on the conductor pattern connected to the moved through holes. Diagram for determining position and route, No. 20
Figure (3) is a diagram in which a new conductor is written according to the backtraced path in the third embodiment, Figure 20 (4)
) is a diagram in which the conductors from the starting point to the intersection position of the conductor chain structure in the third embodiment are deleted, and FIG. 21 is a diagram showing a block flowchart of the fourth embodiment. FIG. 22 is a diagram showing the conductor occupancy coefficient array and pseudo wiring space array of the fourth embodiment.
FIG. 23 is a diagram showing the conductor pattern, fixed designation, and empty pixels stored in the image storage unit of the fourth embodiment, and FIG.
A diagram showing a route search area obtained from the pseudo-connection network of the example. FIG. 25 is a block diagram showing the configuration of the fifth embodiment of the present invention, and FIGS. 26 (1) to (4) show the data structure of each element of the image storage unit of the fifth embodiment of the present invention. Figure shown, 2nd
7 (1) to (6) are flowcharts showing the procedure of the fifth embodiment of the present invention. 28(1) to (l1) are diagrams showing the positions of each element of the image storage unit on the printed wiring board according to the fifth embodiment of the present invention, and FIG. 30 (1) to (7) showing the configuration are block diagrams showing the structure of each element of the image storage section of the sixth embodiment of the present invention, and FIGS. 31 (1) to (9). ) is a flowchart showing the procedure of the sixth embodiment of the present invention, and FIGS. 32(1) to (9) show the positions on the printed wiring board of each element of the image storage unit of the sixth embodiment of the present invention. FIG. Explanation of symbols: 1... Image storage section, 2... Control section, 2
10... Part shape manual means, 2-1... Connection point input means, 2-2... Route searching means, 2-3... Pushing means, 2-4... Route obstacle detection means ,2-5...
Through hole moving means, 3... Image display section, 4... Operation console, 5... Printing section, 6... Communication section, 7... Control storage section, 7-1... Control procedure Memory, 7-2... Connection network table, 7-3... Parts coordinate table, 7-4... Wiring coordinate table, 7-5... Working area, 8... Magnetic recording section,
9...Pixel, 10...Conductor pixel, 10-1...Conductor pattern. 10-2...New conductor pattern, 11...Fixed designation, 11-1...Prohibited area, 11-2...Through hole, 11-3...Component terminal, 13...Route failure flag , 14...Route search level, 15...Temporary route,
16-1...Starting point terminal, 16-2...Ending point terminal, 1
7... Reserved book structure, 21... Printed wiring board, 62-1
... Conductor piece, 62-1-1 ... Wiring conductor, 62-
1-2...Prohibited area, 62-1-3...Through hole, 62-1-4...Component terminal, 62-2...Boundary side, 62-3...Node, 62-4・・・Interval area, 65・
...Line segment, 72-1...Conductor piece, 72-1-1...
・Wiring conductor, 72-1-2...Prohibited area, 72-1-
3...Through hole, 72-1-4...Component terminal, 7
2-2... Boundary side, 72-3... Section, 72-4...
- Interval area, 72-5...Represents through-hole reserved points, respectively. Fig. 1 (2) ”-2: Liweija diagram (1) Fig. 2 1: 3I image storage section Fig. 3 Fig. 4 (2) 16-1: Front terminal Fig. 4 (1) 16- 2: End! M. terminal end Fig. 4 (3) Fig. 5 (1) Fig. 5 (3) Fig. 5 (2) Fig. 5 (4) Fig. 5 (5) Fig. 6 Fig. 5 (6) Figure 7 (1) Figure 8 Figure 7 (3) Figure 7 (4) Figure (2) Figure 9 (1) Figure 9 (2) Chest 9 (a) Figure 9 (3) ) Figure 10 Figure 11 (1) Figure 12 Figure 11 (2) Figure 13 Connection time (H) Figure 15 Figure 16 (1) Figure 16 (3) (2) 38 Figure 19 Figure 20 (1) Figure 20 (3) Figure 20 (2) 15. Temporary route 42° moved to the through hole and T-kl monument installation system Figure 20 (4) 34: IL type Starting point position (1) (2) 50 Fig. 22 Fig. 24 Fig. 26 (1) Conductor element 62-1 (b) 62-+-2: Mengshii basket. 62-1-3 :Through hole, 62-1-4. Parts extension Fig. 26 (2) 62-1 II2 cotton conductor Fig. 26 (4) 62-4 Spacing area Fig. 26 (3) A ○ Fig. 27 (1) Fig. 27 Figure (2) Figure 27 (4) Figure 27 (3) Figure 27 (5) Figure 27 (6) Figure 28 (1) Printed 12-wire board Figure 28 (3) Figure 28 (5) Figure 28 (4) Figure 28 (6) V 62-2 Boundary side (b) Figure 28 (7) <Before insertion] Figure 28 (9) Figure 28 (8) Figure 28 (10) 69-Z Thread i Fig. 28 (11) Fig. 30 (1) Conductor piece 72-1 (b) 72-1-3 Through hole 72-1-4: Parts Yasuko Fig. 29 Fig. 30 Figure (2) Figure 30 (3) 72-3: ii5 Figure 30 (5) 72-5: Through hole reservation point Figure 30 (4) 72-4: Interval area, (72-1-2 Prohibited) Figure 30 (6) (b) Figure 30 (7) Figure 31 (2) Figure M31 (1) Figure 31 (6) Figure 31 (7) Figure 31 (8) Figure 31 ( 9) Fig. 32 (2) Parts Yasuko 72-1-4 Fig. 32 (1) Mark 1112 field board 21 Fig. 32 (3) Fig. 32 (4) Fig. 32 (6) Fig. 32 (5) Distribution 11 JR livestock 79-2 Figure 32 (7) Figure 32 (8) 72-1-1: (New) Distribution #1 conductor Figure 32 (9) 72-4: (New) Spacing area 72-5: Through hole reservation point 72-1-3: (New) through hole

Claims (7)

【特許請求の範囲】[Claims] 1.印刷配設板の導体模様の画像記憶部と,該画像記憶
部に記憶した配線の導体模様を移動させて新配線の導体
模様を挿入する押し分け手段を持つ制御部を有すること
を特徴とする印刷配線板自動配線設計装置。
1. Printing characterized by having an image storage part of the conductor pattern of the printed layout board, and a control part having a pushing means for moving the conductor pattern of the wiring stored in the image storage part and inserting the conductor pattern of the new wiring. Automatic wiring design device for wiring boards.
2.前記画像記憶部が導体素片と境界辺と節と間隔領域
を構造体として記憶する手段を有し,前記制御部が,前
記画像記憶部に記憶した間隔領域を通る経路を探索する
経路探索手段と,間隔領域に新しい導体素片を挿入し,
境界辺にスルホールを挿入して既スルホールを押し分け
る押し分け手段と,境界辺ごとにスルホール設定可能性
と配線導体の挿入可能性を調らべ,障害がある場合にそ
れらを表示し,操作卓からの指示により部品を移動する
経路障害検出手段を有することを特徴とする特許請求の
範囲第1項記載の印刷配線板自動配線設計装置。
2. The image storage section has means for storing conductor pieces, boundary sides, nodes, and interval regions as a structure, and the control section searches for a route passing through the interval regions stored in the image storage section. , insert a new conductor piece into the interval region,
A means of pushing out existing through holes by inserting through holes on the boundary sides, checking the possibility of setting through holes and the possibility of inserting wiring conductors for each boundary side, displaying them if there are any obstacles, and displaying them from the operation console. 2. The printed wiring board automatic wiring design apparatus according to claim 1, further comprising path failure detection means for moving parts according to an instruction from the operator.
3.前記画像記憶部が,導体素片と,境界辺と,節と,
間隔領域と,スルホール予約点とを構造体として記憶す
る手段を有し,前記制御部が,前記画像記憶部に記憶し
た間隔領域を通る経路を探索する経路探索手段と,新し
い導体素片およびスルホールを挿入し,それに伴い既ス
ルホールを押し分ける押し分け手段と,間隔領域毎にス
ルホール予約点を調らべ,境界辺毎に配線導体の挿入可
能性を調らべ,障害がある場合にそれらを表示し,操作
卓からの指示により部品を移動する経路障害検出手段と
を有することを特徴とする,特許請求の範囲第1項記載
の印刷配線板自動配線設計装置。
3. The image storage unit includes a conductor element, a boundary edge, a node,
means for storing interval regions and through-hole reservation points as a structure, and the control section includes a route searching means for searching for a route passing through the interval regions stored in the image storage section, and a means for storing a new conductor element and a through-hole reservation point. Insert a through-hole, check the through-hole reserved points for each interval area, check the possibility of inserting a wiring conductor for each boundary side, and display them if there is a failure. 2. The printed wiring board automatic wiring design apparatus according to claim 1, further comprising path failure detection means for moving parts according to instructions from an operation console.
4.前記画像記憶部が配線の導体模様を画素に分解して
記憶する手段を有し,前記制御部が,前記画像記憶部に
記憶した既配線の導体模様の間隙に新配線の仮経路を探
索する経路探索手段と,該仮経路と既配線の導体模様と
の間に1画素以上の間隔をあけるように既配線の導体模
様を移動しながら新配線の導体模様を挿入する押し分け
手段と,スルホール設定可能な領域を調べる処理および
固定部品の間の配線容量を調べる処理を行なう経路障害
検出手段とを有することを特徴とする,特許請求の範囲
第1項記載の印刷配線板自動設計装置。
4. The image storage unit has means for decomposing and storing the conductor pattern of the wiring into pixels, and the control unit searches for a temporary route for the new wiring in the gaps between the conductor patterns of the existing wiring stored in the image storage unit. a route search means, a pushing means for inserting a conductor pattern of a new wiring while moving the conductor pattern of the existing wiring so as to leave an interval of one pixel or more between the temporary route and the conductor pattern of the existing wiring, and a through-hole setting. 2. The automatic printed wiring board design apparatus according to claim 1, further comprising path failure detection means for performing processing for checking possible areas and processing for checking wiring capacitance between fixed parts.
5.前記押し分け手段がスルホールの移動も行なうこと
を特徴とする特許請求の範囲第4項記載の印刷配線板自
動配線設計装置。
5. 5. The printed wiring board automatic wiring design apparatus according to claim 4, wherein said pushing means also moves through holes.
6.前記画像記憶部の1つの画素が,導体の有無を示す
ビットと,導体の固定指定を書き込むビットと,探索波
紋を書き込むビットと,探索の障壁を書き込むビットと
,スルホール使用可能ビット以外に,移動するスルホー
ルの識別ビットと,移動するスルホールに結線している
導体の識別ビットとを有し,前記押し分け手段および経
路障害検出手段を用いて,結線に障害となる該画像記憶
部に記憶された固定指定のスルホールおよびそのスルホ
ールに結線している導体模様を移動させて,新たな導体
模様を挿入するスルホール移動手段を有することを特徴
とする,特許請求の範囲第4項記載の印刷配線板自動配
線設計装置。
6. One pixel in the image storage section has a bit that indicates the presence or absence of a conductor, a bit that writes a fixed designation of the conductor, a bit that writes a search ripple, a bit that writes a search barrier, and a bit that allows use of through holes. and an identification bit for a conductor connected to the moving through-hole, and uses the pushing means and route failure detection means to identify the fixed conductor that is an obstacle to the connection and that is stored in the image storage unit. Automatic wiring on a printed wiring board according to claim 4, characterized by having through-hole moving means for moving a specified through-hole and a conductor pattern connected to the through-hole and inserting a new conductor pattern. Design equipment.
7.前記経路探索手段が,前記画像記憶部の記憶容量に
対して,画像記憶部に記憶された導体模様と固定指定の
画素の占める割合を算出して係数化し,その係数の示す
値により経路探索領域を求め,経路探索領域内を経路探
索することを特徴とする特許請求の範囲第4項記載の印
刷配線板自動配線設計装置。
7. The route searching means calculates a ratio of the conductor pattern stored in the image storage unit and fixed designated pixels to the storage capacity of the image storage unit and converts it into a coefficient, and determines the route search area based on the value indicated by the coefficient. 5. The printed wiring board automatic wiring design apparatus according to claim 4, wherein the printed wiring board automatic wiring design apparatus searches for a route within a route search area.
JP1162685A 1989-06-27 1989-06-27 Automatic wiring designing device for printed circuit board Pending JPH0328974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1162685A JPH0328974A (en) 1989-06-27 1989-06-27 Automatic wiring designing device for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1162685A JPH0328974A (en) 1989-06-27 1989-06-27 Automatic wiring designing device for printed circuit board

Publications (1)

Publication Number Publication Date
JPH0328974A true JPH0328974A (en) 1991-02-07

Family

ID=15759352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1162685A Pending JPH0328974A (en) 1989-06-27 1989-06-27 Automatic wiring designing device for printed circuit board

Country Status (1)

Country Link
JP (1) JPH0328974A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5785109A (en) * 1994-05-13 1998-07-28 Komatsu Ltd. Method for casting wear resistant parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5785109A (en) * 1994-05-13 1998-07-28 Komatsu Ltd. Method for casting wear resistant parts

Similar Documents

Publication Publication Date Title
US6317864B1 (en) System and method for graphic layout modification
JPS61199166A (en) Device for retrieving wiring path
JPS63225869A (en) Wiring path search system
JP3884901B2 (en) Data arrangement method and two-dimensional drawing data processing system
JPH0561927A (en) Automatic data arranging device
JPH03167669A (en) Automatic wiring designing device
JPH0328974A (en) Automatic wiring designing device for printed circuit board
US6321370B1 (en) Method of supporting arrangement of semiconductor integrated circuit
Nishioka et al. A minicomputerized automatic layout system for two-layer printed wiring boards
JPS63272094A (en) Automatic wiring method for printed wiring board
Joseph An expert systems approach to completing partially routed printed circuit boards
JP2001350813A (en) Automatic wiring method and device therefor
JPS6172364A (en) Automatic wiring design system
JP2818247B2 (en) Automatic wiring method for semiconductor device
JP3481294B2 (en) Automatic dimension line drawing system
JP3242269B2 (en) Wiring route determination method
Kessenich et al. Global forced hierarchical router
JPS59189471A (en) Wiring route searching system
JP2713969B2 (en) Automatic wiring pattern setting method
EP0213670A2 (en) Computer aided design system
JP3798946B2 (en) Method and system for maintaining consistency of number of cable cores in CAD drawing
JPH02126368A (en) Connecting route searching method
JPH0683911A (en) Method and device for determining wiring path
JPH02176975A (en) Automatic wiring method for printed board
JPS6198477A (en) Wiring design system by cad