JPH03283878A - Video non-addition mixer - Google Patents

Video non-addition mixer

Info

Publication number
JPH03283878A
JPH03283878A JP8359590A JP8359590A JPH03283878A JP H03283878 A JPH03283878 A JP H03283878A JP 8359590 A JP8359590 A JP 8359590A JP 8359590 A JP8359590 A JP 8359590A JP H03283878 A JPH03283878 A JP H03283878A
Authority
JP
Japan
Prior art keywords
circuit
offset
signal
pedestal level
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8359590A
Other languages
Japanese (ja)
Other versions
JP2569882B2 (en
Inventor
Yuichi Koyama
小山 裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2083595A priority Critical patent/JP2569882B2/en
Publication of JPH03283878A publication Critical patent/JPH03283878A/en
Application granted granted Critical
Publication of JP2569882B2 publication Critical patent/JP2569882B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To reproduce a signal part less than a pedestal level by generating offset coefficients in accordance with first and second fader control signals at first and second offset coefficient circuits, respectively, and subtracting those offset coefficients from video signals after multiplication. CONSTITUTION:The first and second offset coefficient circuits 5, 6 generate first and second offset coefficients based on the first and second fader control signals inputted from fader control signal input terminals 13, 14, and first and second offset subtraction circuits 7, 8 subtract the first and second offset coefficients from the output of first and second multiplier circuits 3, 4. The output are inputted to a non-addition mixing circuit 9, and the pedestal level is added on them at a pedestal adder circuit 10, and a signal is outputted as a mixing output signal with the same pedestal level as that of an original video signal. In such a way, it is possible to reproduce a video input signal with fidelity even when the signal with level less than the pedestal level is included in it.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、2つの映像信号を切換える際のフェード処理
等に使用される映像非加算混合装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video non-addition mixing device used for fade processing and the like when switching between two video signals.

[従来の技術] 従来、この種の映像非加算混合装置として、第4図に示
す回路が知られている。
[Prior Art] Conventionally, a circuit shown in FIG. 4 is known as this type of video non-addition mixing device.

この装置は、第1及び第2の映像入力信号をフェーダ−
制御信号に基づいて所定の混合比で非加算混合するもの
である。
This device inputs first and second video input signals through a fader.
Non-additive mixing is performed at a predetermined mixing ratio based on a control signal.

即ち、第1及び第2の映像入力信号は、夫々映像入力端
子11.12を介して第1のペデスタル減算器1及び第
2のペデスタルレベル減算回路2に入力されている。第
1及び第2のペデスタルレベル減算回路1,2は、夫々
第1及び第2の映像入力信号からそのペデスタルレベル
に相当する値ヲ減算し、ペデスタルレベルがOレベルと
なるレベルシフトされた映像信号を出力する。
That is, the first and second video input signals are input to the first pedestal subtractor 1 and the second pedestal level subtraction circuit 2 via video input terminals 11 and 12, respectively. First and second pedestal level subtraction circuits 1 and 2 subtract values corresponding to the pedestal levels from the first and second video input signals, respectively, and produce level-shifted video signals whose pedestal levels become O level. Output.

第1及び第2のペデスタルレベル減算回路1゜2の出力
は、夫々第1の乗算回路3及び第2の乗算回路4の一方
の入力端に入力されている。また、第1及び第2の乗算
回路3.4の他方の入力端には、夫々第5図に示すよう
に混合比に応じて値が変化する第1及び第2のフェーダ
−制御信号が、フェーダ−制御信号入力端子13.14
を介して入力されている。第1及び第2の乗算回路3,
4ハ、夫々ペデスタルレベルが減算された第1及び第2
の映像入力信号と第1及び第2のフェーダ−制御信号と
を乗算して、混合に供する映像信号を生成する。
The outputs of the first and second pedestal level subtraction circuits 1.degree.2 are input to one input end of the first multiplication circuit 3 and the second multiplication circuit 4, respectively. Further, at the other input terminals of the first and second multiplier circuits 3.4, first and second fader control signals whose values change according to the mixing ratio, as shown in FIG. Fader control signal input terminal 13.14
is entered via. first and second multiplication circuits 3;
4c, 1st and 2nd with pedestal level subtracted respectively
The video input signal is multiplied by the first and second fader control signals to generate a video signal to be mixed.

これらの第1及び第2の乗算回路3,4の出力は非加算
混合回路9に入力されている。非加算混合回路9は、両
乗算回路3,4の出力のレベルを比較して、レベルが大
きい方の信号を選択して出力する。この非加算混合回路
9の出力は、ペデスタルレベル加算回路10に入力され
ている。ペデスタルレベル加算回路10は、非加算混合
回路9の出力にペデスタルレベルを加算して、映像出力
端子15から出力する。
The outputs of these first and second multiplication circuits 3 and 4 are input to a non-addition mixing circuit 9. The non-addition mixing circuit 9 compares the levels of the outputs of both the multiplication circuits 3 and 4, selects and outputs the signal with the higher level. The output of this non-addition mixing circuit 9 is input to a pedestal level addition circuit 10. The pedestal level addition circuit 10 adds the pedestal level to the output of the non-addition mixing circuit 9 and outputs the result from the video output terminal 15.

このように構成された非加算混合装置において、第1及
び2の乗算回路3,4に入力される第1及び第2のフェ
ーダ−制御信号は、第5図に示すように、非加算混合比
の値に応じてOから1までの値をとる信号で、第1のフ
ェーダ−制御信号は、第1の映像入力信号散切り点から
混合比の中間点まで1の値をとり、前記中間点から第2
の映像入力信号散切り点にかけて1からOに徐々に減少
する。また、第2のフェーダ−制御信号は、これとは反
対に、第1の映像入力信号散切り点から前記中間点にか
けてOから1に徐々に増加し、前記中間点から第2の映
像入力信号散切り点まで1の値をとる。
In the non-additive mixing device configured in this way, the first and second fader control signals input to the first and second multiplier circuits 3 and 4 are controlled by the non-additive mixing ratio, as shown in FIG. The first fader control signal takes a value of 1 from the first video input signal cutoff point to the midpoint of the mixing ratio, and from the midpoint to Second
It gradually decreases from 1 to O toward the video input signal cutoff point of . Moreover, the second fader control signal, on the contrary, gradually increases from O to 1 from the first video input signal cutting point to the intermediate point, and increases from O to 1 from the intermediate point to the second video input signal cutting point. Takes a value of 1 up to the point.

従って、第1の映像入力信号散切り点では、第2の乗算
回路4の出力が0レベル、第2の映像入力信号散切り点
では、第1の乗算回路3の出力がルベルとなり、これら
の点では、第1又は第2の映像入力信号がそのまま非加
算混合回路9に入力されることになる。また、両取切り
点の中間部では、両映像入力信号は、夫々のフェーダ−
制御信号に応じてゲイン調整されて出力されることにな
る。
Therefore, at the first video input signal cut-off point, the output of the second multiplier circuit 4 becomes 0 level, and at the second video input signal cut-off point, the output of the first multiplier circuit 3 becomes level, and at these points, , the first or second video input signal is input as is to the non-addition mixing circuit 9. Also, in the middle of both cutoff points, both video input signals are
The gain is adjusted according to the control signal and output.

そして、非加算混合回路9では、両信号のうちレベルが
高い方の信号を選択して出力することにより、両信号の
混合加算出力を得ることができる。
Then, the non-addition mixing circuit 9 selects and outputs the signal with a higher level among both signals, thereby obtaining a mixed and added output of both signals.

[発明が解決しようとする課題] ところで、例えば複合映像信号においては、カラーパー
のブルーの部分のように、ペデスタルレベル以下、即ち
マイナス極性となる信号を含むことがある。
[Problems to be Solved by the Invention] By the way, for example, a composite video signal may include a signal that is below the pedestal level, that is, has a negative polarity, such as a blue portion of a color par.

一方、第1及び第2の映像入力信号散切り点においては
、2つの映像入力信号のうちの一方の信号が乗算回路3
又は4によってペデスタルレベルに固定される。
On the other hand, at the first and second video input signal cutoff points, one of the two video input signals is transmitted to the multiplier circuit 3.
or fixed at the pedestal level by 4.

このため、映像出力端子り点において、一方の映像入力
信号に上述したマイナス極性の信号が含まれていると、
マイナス極性の部分では、非加算混合回路9での比較結
果がペデスタルレベル(Oレベル)にクランプされてし
まい、ペデスタルレベル以下の信号部分が再生不可能に
なる。この結果、映像入力信号散切り点で映像入力信号
が正しく再生されないという問題点がある。
Therefore, if one of the video input signals contains the above-mentioned negative polarity signal at the video output terminal,
In the negative polarity portion, the comparison result in the non-addition mixing circuit 9 is clamped to the pedestal level (O level), making it impossible to reproduce the signal portion below the pedestal level. As a result, there is a problem that the video input signal is not correctly reproduced at the video input signal cutoff point.

本発明は、かかる問題点に鑑みてなされたものであって
、映像入力信号散切り点においても映像入力信号に含ま
れるペデスタルレベル以下の情報の再生が可能であり、
これにより混合比に応じた適切な混合処理が可能な映像
非加算混合装置を提供することを目的とする。
The present invention has been made in view of such problems, and it is possible to reproduce information below the pedestal level included in the video input signal even at the point where the video input signal is cut off.
It is an object of the present invention to provide a video non-additive mixing device that is capable of performing appropriate mixing processing according to the mixing ratio.

[課題を解決するための手段] 本発明に係る映像非加算混合装置は、第1の映像信号か
らそのペデスタルレベルに相当する値を減算する第1の
ペデスタルレベル減算回路と、第2の映像信号からその
ペデスタルレベルに相当する値を減算する第2のペデス
タルレベル減算回路と、前記第1のペデスタルレベル減
算回路の出力と第1のフェーダ−制御信号とを入力し両
者の乗算を行なう第1の乗算回路と、前記第2のペデス
タルレベル減算回路の出力と第2のフェーダ−制御信号
とを入力し両者の乗算を行なう第2の乗算回路と、前記
第1のフェーダ−制御信号を入力しその値に応じたオフ
セット係数を発生する第1のオフセット係数回路と、前
記第2のフェーダ−制御信号を入力しその値に応じたオ
フセット係数を発生する第2のオフセット係数回路と、
前記第1の乗算回路の出力から前記第1のオフセット係
数回路で発生されたオフセット係数を減算する第1のオ
フセット減算回路と、前記第2の乗算回路の出力から前
記第1のオフセット係数回路で発生されたオフセット係
数を減算する第2のオフセット減算回路と、前記第1及
び第2のオフセット減算回路の出力を非加算混合する非
加算混合回路と、この非加算混合回路の出力にペデスタ
ルレベルを加算するペデスタルレベル加算回路とを有す
ることを特徴とする。
[Means for Solving the Problems] A video non-addition mixing device according to the present invention includes a first pedestal level subtraction circuit that subtracts a value corresponding to the pedestal level from a first video signal, and a second video signal. a second pedestal level subtraction circuit that subtracts a value corresponding to the pedestal level from the pedestal level, and a first pedestal level subtraction circuit that inputs the output of the first pedestal level subtraction circuit and the first fader control signal and multiplies them. a multiplier circuit, a second multiplier circuit that receives the output of the second pedestal level subtraction circuit and the second fader control signal and multiplies the two; a first offset coefficient circuit that generates an offset coefficient according to the value; a second offset coefficient circuit that receives the second fader control signal and generates an offset coefficient according to the value;
a first offset subtraction circuit that subtracts the offset coefficient generated by the first offset coefficient circuit from the output of the first multiplication circuit; and a first offset coefficient circuit that subtracts the offset coefficient generated by the first offset coefficient circuit from the output of the second multiplication circuit. a second offset subtraction circuit for subtracting the generated offset coefficient; a non-addition mixing circuit for non-additive mixing the outputs of the first and second offset subtraction circuits; and a pedestal level for the output of the non-addition mixing circuit. It is characterized by having a pedestal level addition circuit for adding.

[作用コ 本発明によれば、第1及び第2のフェーダ−制御信号に
応じたオフセット係数が夫々第1及び第2のオフセット
係数回路から発生され、このオフセット係数を乗算後の
映像信号から第1及び第2のオフセット減算回路におい
て減算する。このため、2つの映像入力信号の混合比を
信号取切り点にした場合でも、一方の信号レベルがペデ
スタルレベルよりもマイナス側にシフトされた値に固定
されるので、ペデスタルレベル以下の信号部分を再現す
ることができ、信号取切り点で映像入力信号と同じ映像
出力信号が得られることになる。
[Operation] According to the present invention, offset coefficients corresponding to the first and second fader control signals are generated from the first and second offset coefficient circuits, respectively, and the offset coefficients are generated from the video signal after being multiplied by the offset coefficients. Subtraction is performed in the first and second offset subtraction circuits. Therefore, even if the mixing ratio of two video input signals is set as the signal cutoff point, the signal level of one is fixed at a value shifted to the negative side than the pedestal level, so the signal portion below the pedestal level is This means that the same video output signal as the video input signal can be obtained at the signal cutoff point.

[実施例コ 以下、添付の図面を参照しながら本発明の実施例につい
て説明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は、本発明の実施例に係る映像非加算混合装置の
ブロック図である。なお、第1図において、第4図と同
一部分には、同一符号を付し、重複する部分の詳細な説
明は省略する。
FIG. 1 is a block diagram of a video non-additive mixing device according to an embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 4 are given the same reference numerals, and detailed explanations of the overlapping parts will be omitted.

この第1図の装置が第4図の装置と異なる点は、第1及
び第2のオフセット係数回路5,6が設けられている点
と、第1及び第2のオフセット減算回路7,8が設けら
れている点である。
The device shown in FIG. 1 differs from the device shown in FIG. 4 in that first and second offset coefficient circuits 5 and 6 are provided, and first and second offset subtraction circuits 7 and 8 are provided. This is the point that is provided.

第1及び第2のオフセット係数回路5,6は、フェーダ
−制御信号入力端子13.14から夫々入力される第1
及び第2のフェーダ−制御信号に基づいて、後述する第
1及び第2のオフセット係数を生成する。
The first and second offset coefficient circuits 5 and 6 each have a first
and a second fader control signal to generate first and second offset coefficients, which will be described later.

第1及び第2のオフセット減算回路7,8は、夫々第1
及び第2の乗算回路3,4の出力から前記第1及び第2
のオフセット係数を減算する。そして、その出力が非加
算混合回路9に入力されるようになっている。
The first and second offset subtraction circuits 7 and 8 each have a first
and the outputs of the second multiplier circuits 3 and 4 to the first and second multipliers.
Subtract the offset factor of . The output thereof is then input to a non-addition mixing circuit 9.

次にこのように構成された本実施例に係る映像非加算混
合装置の動作について説明する。
Next, the operation of the video non-additive mixing device according to the present embodiment configured as described above will be explained.

第2図は、この装置の動作を示す各部の波形図である。FIG. 2 is a waveform diagram of each part showing the operation of this device.

第1及び第2の映像入力信号は、第2図(a)に示すよ
うに、8ビツトのディジタル信号で、O〜255までの
値をとる。ここで、ペデスタルレベルは60であり、同
期信号部分での最低レベルは4となっている。
The first and second video input signals are 8-bit digital signals and take values from 0 to 255, as shown in FIG. 2(a). Here, the pedestal level is 60, and the lowest level in the synchronization signal portion is 4.

これらの映像入力信号は、第1及び第2のペデスタルレ
ベル減算回路1,2において、第2図(b)に示すよう
に、ペデスタルレベルが0レベルになるように60を減
算される。
These video input signals are subtracted by 60 in the first and second pedestal level subtraction circuits 1 and 2 so that the pedestal level becomes 0 level, as shown in FIG. 2(b).

続いて、これらのペデスタルレベル減算回路1゜2の出
力は、第1及び第2の乗算回路3.4において、混合比
に応じて決定されるフェーダ−制御信号と乗算され、第
2図(C)に示すように、0レベルを中心としてその振
幅レベルが調整される。
Subsequently, the outputs of these pedestal level subtraction circuits 1.2 are multiplied by a fader control signal determined according to the mixing ratio in first and second multiplication circuits 3.4, and the outputs are multiplied by fader control signals determined according to the mixing ratio. ), the amplitude level is adjusted around the 0 level.

次に、これらの乗算回路3,4の出力は、第1及び第2
のオフセット減算回路7,8において、オフセット係数
を減算される。このオフセット係数は、第3図に示すよ
うに、フェーダ−制御信号に対して反比例の関係にあり
、Oから56までの値をとる。つまり、フェーダ−制御
信号がOのときには、オフセット係数は56になる。こ
れは、第2図(a)で示した量子化レベルの同期信号レ
ベルに対応している。
Next, the outputs of these multiplier circuits 3 and 4 are
In offset subtraction circuits 7 and 8, the offset coefficient is subtracted. As shown in FIG. 3, this offset coefficient is inversely proportional to the fader control signal and takes values from 0 to 56. That is, when the fader control signal is O, the offset coefficient is 56. This corresponds to the synchronization signal level of the quantization level shown in FIG. 2(a).

いま、このオフセット係数がaであるとすると、乗算回
路3,4の出力からこのオフセット係数を減算すること
により、オフセット減算回路7,8の出力は、第2図(
d)に示すように、ペデスタルレベルが−aとなるレベ
ルシフトされた信号となる。ここで、もし、第5図にお
ける混合比が、第1の映像出力信号取切り点である場合
には、第2のフェーダ−制御信号は0であるから、第2
のオフセット減算回路8の出力は、第2図(e)に示す
ように、−56の一定レベルとなる。また、このとき、
第1のオフセット減算回路7の出力は、第2図(b)に
示すような信号となっているので、非加算混合回路9に
おいて、レベル比較を行なった結果の出力信号は、第2
図(b)に示した信号そのものとなる。
Now, assuming that this offset coefficient is a, by subtracting this offset coefficient from the outputs of the multiplier circuits 3 and 4, the outputs of the offset subtraction circuits 7 and 8 are as shown in FIG.
As shown in d), the signal is level-shifted so that the pedestal level becomes -a. Here, if the mixing ratio in FIG. 5 is the first video output signal cutoff point, the second fader control signal is 0, so the second
The output of the offset subtraction circuit 8 is at a constant level of -56, as shown in FIG. 2(e). Also, at this time,
Since the output of the first offset subtraction circuit 7 is a signal as shown in FIG. 2(b), the output signal resulting from the level comparison in the non-addition mixing circuit 9 is
The signal is exactly as shown in FIG.

そして、この非加算混合回路9の出力は、ペデスタルレ
ベル加算回路10でペデスタルレベルを加算されること
により、そのペデスタルレベルがもとの映像信号と同じ
レベルとなる混合出力信号として出力される。
The output of this non-addition mixing circuit 9 is added with a pedestal level by a pedestal level adding circuit 10, and is output as a mixed output signal whose pedestal level becomes the same level as the original video signal.

このように、本実施例の装置によれば、映像入力信号に
ペデスタルレベル以下の信号が含まれていても、これを
忠実に再現することができる。
In this way, according to the apparatus of this embodiment, even if the video input signal contains a signal below the pedestal level, it can be faithfully reproduced.

[発明の効果コ 以上述べたように、本発明によれば、第1及び第2のフ
ェーダ−制御信号に応じたオフセット係数を夫々第1及
び第2のオフセット係数回路で発生させ、このオフセッ
ト係数を乗算後の映像信号から第1及び第2のオフセッ
ト減算回路において減算することにより、2つの映像入
力信号の混合比を信号取切り点にした場合でも、ペデス
タルレベル以下の信号部分を再現することができ、信号
取切り点で映像入力信号と同じ映像出力信号を得ること
ができるという効果を奏する。
[Effects of the Invention] As described above, according to the present invention, offset coefficients corresponding to the first and second fader control signals are generated in the first and second offset coefficient circuits, respectively, and the offset coefficients are generated in the first and second offset coefficient circuits. By subtracting from the multiplied video signal in the first and second offset subtraction circuits, the signal portion below the pedestal level can be reproduced even when the mixing ratio of the two video input signals is set as the signal cutoff point. This has the effect that the same video output signal as the video input signal can be obtained at the signal cut-off point.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例に係る映像非加算混合装置のブ
ロック図、第2図は同装置の動作を示す波形図、第3図
は同装置におけるオフセット係数とフェーダ−制御信号
レベルとの関係を示すグラフ図、第4図は従来の映像非
加算混合装置のブロック図、第5図は非加算混合比とフ
ェーダ−制御信号との関係を示すグラフ図である。 1;第1のペデスタルレベル減算回路、2;第2のペデ
スタルレベル減算回路、3;第1の乗算回路、4;第2
の乗算回路、5;第1のオフセット係数回路、6;第2
のオフセット係数回路、7;第1のオフセット減算回路
、8;第2のオフセット減算回路、9;非加算混合回路
、10;ペデスタルレベル加算回路
FIG. 1 is a block diagram of a video non-addition mixing device according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing the operation of the device, and FIG. 3 is a diagram showing offset coefficients and fader control signal levels in the device. FIG. 4 is a block diagram of a conventional video non-addition mixing device, and FIG. 5 is a graph showing the relationship between the non-addition mixing ratio and the fader control signal. 1; first pedestal level subtraction circuit; 2; second pedestal level subtraction circuit; 3; first multiplication circuit; 4; second pedestal level subtraction circuit;
multiplication circuit, 5; first offset coefficient circuit, 6; second
offset coefficient circuit, 7; first offset subtraction circuit, 8; second offset subtraction circuit, 9; non-addition mixing circuit, 10; pedestal level addition circuit

Claims (2)

【特許請求の範囲】[Claims] (1)第1の映像信号からそのペデスタルレベルに相当
する値を減算する第1のペデスタルレベル減算回路と、
第2の映像信号からそのペデスタルレベルに相当する値
を減算する第2のペデスタルレベル減算回路と、前記第
1のペデスタルレベル減算回路の出力と第1のフェーダ
ー制御信号とを入力し両者の乗算を行なう第1の乗算回
路と、前記第2のペデスタルレベル減算回路の出力と第
2のフェーダー制御信号とを入力し両者の乗算を行なう
第2の乗算回路と、前記第1のフェーダー制御信号を入
力しその値に応じたオフセット係数を発生する第1のオ
フセット係数回路と、前記第2のフェーダー制御信号を
入力しその値に応じたオフセット係数を発生する第2の
オフセット係数回路と、前記第1の乗算回路の出力から
前記第1のオフセット係数回路で発生されたオフセット
係数を減算する第1のオフセット減算回路と、前記第2
の乗算回路の出力から前記第1のオフセット係数回路で
発生されたオフセット係数を減算する第2のオフセット
減算回路と、前記第1及び第2のオフセット減算回路の
出力を非加算混合する非加算混合回路と、この非加算混
合回路の出力にペデスタルレベルを加算するペデスタル
レベル加算回路とを有することを特徴とする映像非加算
混合装置。
(1) a first pedestal level subtraction circuit that subtracts a value corresponding to the pedestal level from the first video signal;
A second pedestal level subtraction circuit subtracts a value corresponding to the pedestal level from the second video signal, and the output of the first pedestal level subtraction circuit and the first fader control signal are inputted, and the multiplication of both is performed. a second multiplier circuit that receives the output of the second pedestal level subtraction circuit and the second fader control signal and multiplies them; and a second multiplier circuit that receives the first fader control signal. a first offset coefficient circuit that generates an offset coefficient according to the value of the fader; a second offset coefficient circuit that receives the second fader control signal and generates an offset coefficient according to the value; a first offset subtraction circuit that subtracts the offset coefficient generated by the first offset coefficient circuit from the output of the multiplication circuit;
a second offset subtraction circuit that subtracts the offset coefficient generated by the first offset coefficient circuit from the output of the multiplication circuit; and a non-additive mixture that non-additively mixes the outputs of the first and second offset subtracting circuits. 1. A video non-addition mixing device comprising: a circuit; and a pedestal level addition circuit that adds a pedestal level to the output of the non-addition mixing circuit.
(2)前記第1及び第2のオフセット係数回路は、夫々
前記第1及び第2のフェーダー制御信号のレベルに反比
例するレベルの第1及び第2のオフセット係数を出力す
るものであることを特徴とする請求項1に記載の映像非
加算混合装置。
(2) The first and second offset coefficient circuits output first and second offset coefficients at levels inversely proportional to the levels of the first and second fader control signals, respectively. The video non-additive mixing device according to claim 1.
JP2083595A 1990-03-30 1990-03-30 Video non-additive mixing device Expired - Fee Related JP2569882B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2083595A JP2569882B2 (en) 1990-03-30 1990-03-30 Video non-additive mixing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2083595A JP2569882B2 (en) 1990-03-30 1990-03-30 Video non-additive mixing device

Publications (2)

Publication Number Publication Date
JPH03283878A true JPH03283878A (en) 1991-12-13
JP2569882B2 JP2569882B2 (en) 1997-01-08

Family

ID=13806844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2083595A Expired - Fee Related JP2569882B2 (en) 1990-03-30 1990-03-30 Video non-additive mixing device

Country Status (1)

Country Link
JP (1) JP2569882B2 (en)

Also Published As

Publication number Publication date
JP2569882B2 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
US5742687A (en) Signal processing circuit including a signal combining circuit stereophonic audio reproduction system including the signal processing circuit and an audio-visual reproduction system including the stereophonic audio reproduction system
JPS63292777A (en) Contour correcting device
KR900004026B1 (en) Video signal emphasis circuit
JPH03283878A (en) Video non-addition mixer
JPH07154900A (en) Circuit for stereo signal transformation and method of operation of is circuit
JP2551205B2 (en) Contour correction circuit
US4305090A (en) Method and system for contrast correction of color television signals
JPH0787549B2 (en) Self key device
JPH07264621A (en) Video signal mixing circuit
JP2002095006A (en) Video signal non-adding mixer
JPH0119787B2 (en)
JPS63292776A (en) Contour correcting device
JP2833550B2 (en) Video mixing amplifier
JPS63139492A (en) Acc circuit
JP2674072B2 (en) Chroma key device
JPH04294687A (en) Picture quality improving device
JPH02174376A (en) Picture quality correction circuit
JPH0342754B2 (en)
JPH09139884A (en) Video image nonadd mixer
JPH05137153A (en) Outline correcting device
JPH04313965A (en) Picture quality improving device
JPH05308650A (en) Color television camera
JPH04144386A (en) Nonlinear emphasis circuit and nonlinear de-emphasis circuit
JPH07177380A (en) Horizontally peaking circuit of luminance signal
JPH07147687A (en) Video reproducing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees