JPH04144386A - Nonlinear emphasis circuit and nonlinear de-emphasis circuit - Google Patents

Nonlinear emphasis circuit and nonlinear de-emphasis circuit

Info

Publication number
JPH04144386A
JPH04144386A JP2267678A JP26767890A JPH04144386A JP H04144386 A JPH04144386 A JP H04144386A JP 2267678 A JP2267678 A JP 2267678A JP 26767890 A JP26767890 A JP 26767890A JP H04144386 A JPH04144386 A JP H04144386A
Authority
JP
Japan
Prior art keywords
circuit
signal
delay
nonlinear
emphasis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2267678A
Other languages
Japanese (ja)
Inventor
Kohei Suzuki
康平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2267678A priority Critical patent/JPH04144386A/en
Publication of JPH04144386A publication Critical patent/JPH04144386A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To set an emphasis constant individually to a luminance signal and a chrominance signal of an input TDM signal and to ensure a required S/N by applying nonlinear emphasis processing to the signal in time division. CONSTITUTION:A TDM(time division multiplex) signal fed to an input terminal 1 is divided into two systems and fed to a nonlinear emphasis circuit 2 for Y(luminance signal) and a nonlinear emphasis circuit 4 for C(chrominance signal). The delay time of an output signal of the nonlinear emphasis circuit 2 for Y(luminance signal) is matched with an output signal of the nonlinear emphasis circuit 4 for C(chrominance signal) by a delay circuit 3 and they are fed to a switch circuit 5. The switch circuit 5 selects an output signal of the delay circuit in the case of a luminance signal in the TDM signal and an output signal of the nonlinear emphasis circuit 4 for C(chrominance signal) in the case of the chrominance signal by using a control signal fed from other input terminal 6 and outputs the selected signal to an output terminal 7. In this case, the emphasis constant is individually set to the luminance signal and the chrominance signal in the input TDM signal to ensure the required S/N.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号を記録再生するビデオテープレコーダ
(以下VTRと略記する)またはビデオディスクなどの
映像信号記録再生装置に使用されるノンリニアエンファ
シス回路およびノンリニアディエンファシス回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a nonlinear emphasis circuit and a nonlinear Regarding de-emphasis circuit.

従来の技術 従来、ノンリニアエンファシス回路およびノンリニアデ
ィエンファシス回路はFM変復調系における反転現象を
防ぎ、中高域でのS/N比(信号対雑音比)を改善する
ために、家庭用VTRなどに広く導入されている(たと
えばNHKホームビデオ技術plOO−102:日木放
送協会編)。
Conventional technology Conventionally, non-linear emphasis circuits and non-linear de-emphasis circuits have been widely introduced in home VTRs and other devices to prevent inversion phenomena in FM modulation and demodulation systems and improve the S/N ratio (signal-to-noise ratio) in the mid-high range. (for example, NHK Home Video Technology plOO-102: edited by Japan-Thursday Broadcasting Corporation).

また、位相直線エンファシスおよび位相直線ディエンフ
ァシスはエンファシス後のクリンプによる、輪郭部波形
の劣化を最小限にとどめる手段としても知られている(
例えば特開昭53−131814位相面線形エンファシ
ス回路)。
Additionally, phase line emphasis and phase line de-emphasis are also known as means for minimizing the deterioration of contour waveforms due to crimping after emphasis (
For example, JP-A-53-131814 phase plane linear emphasis circuit).

第10図は従来使用されている位相直線形ノンリニアエ
ンファシス回路のブロック図、第11図は従来使用され
ている位相直線形ノンリニアディエンファシス回路のブ
ロック図である。
FIG. 10 is a block diagram of a conventionally used phase linear nonlinear emphasis circuit, and FIG. 11 is a block diagram of a conventionally used phase linear nonlinear deemphasis circuit.

前記位相直線形ノンリニアエンファシス回路においては
、第10図に示されるように入力端子149に供給され
た入力信号は、ます2系統に分4Jられ、一方は遅延回
路150へ、他方はトランスバーサル形ハイパスフィル
ターー(HP F ト略記)152へ供給される。トラ
ンスバーサル形ハイパスフィルターー152は入力信号
に含まれる高周波成分を抽出するもので、その位相特性
は平坦である。前記トランスバーサル形ハイパスフィル
ターー152の出力信号はリミッタ[53で振幅制限さ
れたのち、加算量調整回路154・\供給され、所望の
エンファシス量に応じてリミッタ153の出力信号を一
定倍率だけ増幅または減衰される。加算M調整回路15
4の出力信号は遅延回路150を経た入力信号に加算器
151によって加算され、出力端子155からエンファ
シスされた信号として取り出される。遅延回路150ば
加算量調整回路出力と入力信号の時間差が生しないよう
にするためのものである。
In the phase linear nonlinear emphasis circuit, as shown in FIG. 10, the input signal supplied to the input terminal 149 is divided into two systems, one of which is sent to the delay circuit 150, and the other is sent to the transversal high-pass circuit. It is supplied to a filter (abbreviated as HP F) 152. The transversal high-pass filter 152 extracts high frequency components contained in the input signal, and its phase characteristic is flat. The output signal of the transversal type high-pass filter 152 is amplitude-limited by a limiter [53] and then supplied to an addition amount adjustment circuit 154, which amplifies or amplifies the output signal of the limiter 153 by a certain factor depending on the desired amount of emphasis. Attenuated. Addition M adjustment circuit 15
The output signal of No. 4 is added to the input signal that has passed through the delay circuit 150 by an adder 151, and is taken out from an output terminal 155 as an emphasized signal. The delay circuit 150 is provided to prevent a time difference between the output of the addition amount adjustment circuit and the input signal.

つぎに第11図に示される従来例の位相直線形ノンリニ
アディエンファシス回路においては、入力端子156に
供給されたエンファシスされた入力信号は、まず2系統
に分りられ、一方は遅延回路157へ、他方はトランス
バーサル形ハイパスフィルターー159へ供給される。
Next, in the conventional phase linear non-linear de-emphasis circuit shown in FIG. is supplied to a transversal high-pass filter 159.

トランスバーサル形ハイパスフィルターー159は入力
信号に含まれる高周波成分を抽出するもので、その位相
特性は平坦である。このトランスバーサル形ハイパスフ
ィルターー159の出力信号はリミッタ160で振幅制
限されたのち、減算量調整回路161へ供給され、所望
のディエンファシス量に応じてリミッタ160の出力信
号を一定倍率だけ増幅または減衰される。減算量調整回
路161の出力信男は遅延回路157を経た入力信号か
ら戚算器15Bによって減算され、出力端子162から
ディエンファシスされた元の信号として取り出される。
The transversal high-pass filter 159 extracts high frequency components contained in the input signal, and its phase characteristic is flat. After the output signal of this transversal type high-pass filter 159 is amplitude limited by a limiter 160, it is supplied to a subtraction amount adjustment circuit 161, and the output signal of the limiter 160 is amplified or attenuated by a certain factor depending on the desired de-emphasis amount. be done. The output signal of the subtraction amount adjustment circuit 161 is subtracted by the subtracter 15B from the input signal that has passed through the delay circuit 157, and is taken out from the output terminal 162 as the de-emphasized original signal.

遅延回路157は減算量調整回路出力と入力信号の時間
差が生じないようにするだめのものである。
The delay circuit 157 is provided to prevent a time difference between the output of the subtraction amount adjustment circuit and the input signal.

発明が解決しようとする課題 このような従来のVTRにおいては、再生ヒデオ仏号は
高周波領域でのS/Nか悪化することから、メインエン
ファシス回路に加えてノンリニアエンファシス回路上ノ
ンリニアディエンファシス回路が従来から導入されてい
る。このノンリニアエンファシス回路とは、記録時に入
力信号のレベルに応じてエンファシス量を変化させるも
ので、視覚的にノイズの日立も易い小レベル時はエンフ
ァシス量を大きく、ノイズの目立たない大レベル時はエ
ンファシス量を小さくして反転現象を防止し、再生時に
ノンリニアディエンファシス回路を用いてその逆処理を
行うものである。
Problems to be Solved by the Invention In such conventional VTRs, since the S/N of the reproduced video signal deteriorates in the high frequency range, in addition to the main emphasis circuit, a non-linear emphasis circuit and a non-linear de-emphasis circuit are conventionally used. It has been introduced since. This non-linear emphasis circuit changes the amount of emphasis according to the level of the input signal during recording, increasing the amount of emphasis at low levels where noise is easily noticeable visually, and increasing the amount of emphasis at high levels where noise is not noticeable. The amount is reduced to prevent the reversal phenomenon, and a non-linear de-emphasis circuit is used to perform the reverse process during playback.

そして、前記ノンリニアエンファシス回路には、従来の
CR形に加えて位相直線形が使用されている。
The nonlinear emphasis circuit uses a phase linear type in addition to the conventional CR type.

位相直線形ノンリニアエンファシス回路は周波数軸でフ
ラットな遅延特性を有し、再生画像のエッヂの前後にシ
ュー1−が付加された形となり、そのピークはCR形ノ
ンリニアエンファシス回路と仕較すると前後に半分ずつ
分散された形となる。
The phase linear type non-linear emphasis circuit has a flat delay characteristic on the frequency axis, and has a shoe 1- added before and after the edge of the reproduced image, and its peak is half that of the CR type non-linear emphasis circuit. It becomes a dispersed form.

したがって、CR形にくらべてノイズ抑圧領域が広く、
リミッタされた場合の復調後の波形劣化がエッチの前後
に分散されるので、実際には視覚上の画質劣化を最小限
にとどめることができる。
Therefore, compared to the CR type, the noise suppression area is wider.
Since waveform deterioration after demodulation in the case of limiter is dispersed before and after etching, visual image quality deterioration can actually be kept to a minimum.

」−記のように、位相直線形ノンリニアエンファシスの
効果は大きく、このような位相直線形フィルターとして
トランスバーサル形フィルターがよく知られている。
'', the effects of phase linear nonlinear emphasis are great, and transversal filters are well known as such phase linear filters.

ところが従来の技術で述べたようなCR影形成位相直線
形のノンリニアエンファシス回路であると、入力TDM
(時分割多重)イ計号の輝度信号と色度(g =に対し
てエンファシス定数を個別に設定することができないた
め、結果的に色信号のS/Nが不十分で画質劣化をきた
すことがあった。色度信号のS/N値が輝度信号のS/
N値よりも4〜5dB大きくする必要があることは、画
質評価によって一般的に知られている。
However, in the CR shadow forming phase linear type nonlinear emphasis circuit as described in the conventional technology, the input TDM
(Time division multiplexing) Since it is not possible to set emphasis constants separately for the luminance signal and chromaticity (g =) of the A signal, the S/N of the color signal is insufficient, resulting in image quality deterioration. The S/N value of the chromaticity signal is the S/N value of the luminance signal.
It is generally known from image quality evaluation that it is necessary to make the N value 4 to 5 dB larger than the N value.

本発明は、上記課題を解決するもので時分割でノンリニ
アエンファシス処理することにより、入力1” D M
信号の輝度信号と色度信号に対して個別にエンファシス
定数を設定して必要なS/Nを確保することを可能とし
、さらには位相直線形ノンリニアエンファシス回路にお
いてはトランスバーサル形ハイパスフィルターーを構成
する遅延素子を、輝度信号処理系と色度信号処理系、さ
らにはエンファシス側とディエンファンス側、で共用す
ることで回路の小規模化を可能とした、ノンリニアエン
ファシス回路およびディエンファシス回路を提供するこ
とを目的としている。
The present invention solves the above problems and performs time-division non-linear emphasis processing to input 1" DM
It is possible to secure the necessary S/N by setting emphasis constants for the luminance signal and chromaticity signal separately, and also configures a transversal type high-pass filter in the phase linear type non-linear emphasis circuit. We provide non-linear emphasis and de-emphasis circuits that make it possible to downsize the circuit by sharing the delay element between the luminance signal processing system and chrominance signal processing system, as well as the emphasis and de-emphasis sides. It is intended to.

課題を解決するための手段 本発明は上記目的を達成するために以下に示されるよう
な回路構成としている。請求項(1)の発明は、入力信
号を時分割で処理するように構成したノンリニアエンフ
ァシス回路である。
Means for Solving the Problems In order to achieve the above object, the present invention has a circuit configuration as shown below. The invention according to claim (1) is a nonlinear emphasis circuit configured to process an input signal in a time-division manner.

請求項(2)の発明は、入力信号を時分割で処理するよ
うに構成したノンリニアディエンファシス回路である。
The invention according to claim (2) is a nonlinear de-emphasis circuit configured to process an input signal in a time-division manner.

請求項(3)の発明は、請求項(1)において、映像信
号を時分割したTDM信号に含まれる高周波成分を取り
出すN個の遅延素子(Nは2以上の整数)からなるトラ
ンスバーサル形ハイパスフィルターーと、その高周波成
分の振幅を制限する非線形回路(リミッタと略する)と
、前記トランスバーサル形ハイパスフィルターーと前記
非線形回路とで発生ずる遅延量とほぼ同じ遅延量をもっ
た遅延回路を経た入力信号に非線形回路出力を加える加
算回路を有する系と、前記入力TDM信号に含まれる高
周波成分を取り出すM個の遅延素子(Mは2以上の整数
)からなるトランスバーサル形ハイパスフィルターーと
、その高周波成分の振幅を制限する非線形回路と1.前
記トランスバーサル形ハイパスフィルターーと前記非線
形回路とで発生する遅延量とほぼ同じ遅延量をもった遅
延回路を経た入力信号に非線形回路出力を加える加算回
路を有する系、の2つの系を有し、前記2つの系の出力
を入力TDM信号の輝度信号時と色度信号時とに応じて
選択的に出力するためのスイッチ回路を有するように構
成した、位相直線形のノンリニアエンファシス回路であ
る。
The invention of claim (3) is a transversal high-pass device comprising N delay elements (N is an integer of 2 or more) for extracting high frequency components contained in a TDM signal obtained by time-division of a video signal in claim (1). A filter, a nonlinear circuit (abbreviated as a limiter) that limits the amplitude of its high frequency component, and a delay circuit having approximately the same amount of delay as that generated by the transversal high-pass filter and the nonlinear circuit. a transversal high-pass filter consisting of M delay elements (M is an integer of 2 or more) that extracts high frequency components contained in the input TDM signal; A nonlinear circuit that limits the amplitude of the high frequency component; 1. The system includes two systems: a system including an adder circuit that adds a nonlinear circuit output to an input signal that has passed through a delay circuit having approximately the same amount of delay as that generated by the transversal high-pass filter and the nonlinear circuit; , is a phase linear type nonlinear emphasis circuit configured to have a switch circuit for selectively outputting the outputs of the two systems according to the luminance signal and the chromaticity signal of the input TDM signal.

請求項(4)の発明は、請求項(2)において、入力T
DM信号に含まれる高周波成分を取り出すN個の遅延素
子(Nは2以上の整数)からなるトランスバーサル形ハ
イパスフィルターーと、その高周波成分の振幅を制限す
るJ1線形回路と、前記トランスハーリ゛ル形ハイパス
フィルターーと前記非線形回路とで発生する遅延量とほ
ぼ同じ遅延量をもった遅延回路を経た入力信号から非線
形回路出力を減じる減算回路を有する系と、前記入力T
DM信ηに含まれる高周波成分を取り出すM個の遅延素
子(Mは2以上の整数)からなるトランスバーサル形ハ
イパスフィルターーと、その高周波成分の振幅を制限す
る非線形回路と、前記トランスバーサル形ハイパスフィ
ルターーと前記非線形回路とで発生する遅延量とほぼ同
じ遅延量をもった遅延回路を経た入力信号から非線形回
路出力を減じる減算回路を有する系、の2つの系を有し
、前記2つの系の出力を入力TDM信号の輝度信号時と
色度信号時とに応じて選択的に出力するためのスイッチ
回路を有するように構成した、位相直線形ノンリニアデ
ィエンファシス回路である。
The invention of claim (4) is, in claim (2),
A transversal high-pass filter consisting of N delay elements (N is an integer of 2 or more) that extracts high frequency components contained in the DM signal, a J1 linear circuit that limits the amplitude of the high frequency components, and the transversal high-pass filter that limits the amplitude of the high frequency components. a system having a subtraction circuit that subtracts the output of the nonlinear circuit from an input signal that has passed through a delay circuit having approximately the same amount of delay as that generated by the high-pass filter and the nonlinear circuit;
a transversal high-pass filter consisting of M delay elements (M is an integer of 2 or more) for extracting high-frequency components contained in the DM signal η; a nonlinear circuit for limiting the amplitude of the high-frequency components; and the transversal high-pass filter. A system including a filter and a subtraction circuit that subtracts the nonlinear circuit output from an input signal that has passed through a delay circuit having approximately the same amount of delay as the amount of delay generated by the nonlinear circuit; This is a phase linear nonlinear de-emphasis circuit configured to include a switch circuit for selectively outputting the output of the input TDM signal depending on whether the input TDM signal is a luminance signal or a chromaticity signal.

請求項(5)の発明は、請求項(1)において、入力T
DM信号に含まれる高周波成分を取り出すN個の遅延素
子(Nは2以上の整数)からなるトランスバーサル形ハ
イパスフィルターーと、その高周波成分の振幅を制限す
る非線形回路と、前記非線形回路で発生する遅延量とほ
ぼ同じ遅延量をもった遅延回路を経たところの前記フィ
ルター中間タップ出力信号に非線形回路出力を加える加
算回路を有する系と、前記入力TDM信号に含まれる高
周波成分を取り出すM個の遅延素子(Mは2以上の整数
)からなる1ヘランスハーサル形バイパスフイルターと
、その高周波成分の振幅を制限する非線形回路と、前記
非線形回路で発生する遅延量とはぼ同じ遅延量をもった
遅延回路を経たところの前記フィルター中間タップ出力
信号に非線形回路出力を加える加算回路を有する系、の
2つの系を有し、前記2つの系の出力を入力TDM信刊
に含まれる輝度信号時と色度信号時とに応じて選択的に
出力するだめのスイッチ回路を有するように構成した、
位相直線形のノンリニアエンファシス回路である。
The invention of claim (5) is, in claim (1),
A transversal high-pass filter consisting of N delay elements (N is an integer of 2 or more) that extracts high frequency components included in the DM signal, a nonlinear circuit that limits the amplitude of the high frequency components, and a nonlinear circuit that A system having an adder circuit that adds a nonlinear circuit output to the filter intermediate tap output signal that has passed through a delay circuit having approximately the same amount of delay as the delay amount, and M delays that extract high frequency components included in the input TDM signal. A Herans-Herssal type bypass filter consisting of an element (M is an integer of 2 or more), a nonlinear circuit that limits the amplitude of the high frequency component, and a delay having approximately the same amount of delay as that generated by the nonlinear circuit. It has two systems: a system including an adder circuit that adds the nonlinear circuit output to the filter intermediate tap output signal that has passed through the circuit, and the output of the two systems is input to the luminance signal time and color included in the TDM newsletter. The device is configured to have a switch circuit for selectively outputting the signal depending on the degree signal.
This is a phase linear type non-linear emphasis circuit.

請求項(6)の発明は、請求項(2)において、入力1
” D M信号に含まれる高周波成分を取り出すN個の
遅延素子(Nは2以上の整数)からなるトランスバーリ
ール形ハイパスフィルターーと、その高周波成分の振幅
を制限する非線形回路と、前記非線形回路で発生する遅
延量とほぼ同じ遅延量をもった遅延回路を経たところの
前記フィルター中間タップ出力信号から非線形回路出力
を減じる減算回路を有する系と、前記入力T” I) 
M信号に含まれる高周波成分を取り出すM個の遅延素子
(Mは2以上の整数)からなるトランスバーリル形ハイ
パスフィルターーと、その高周波成分の振幅を制限する
31゛線形回路と、前記非線形回路で発生する遅延量と
ほぼ同じ遅延量をもった遅延回路を経たところの前記フ
ィルター中間タップ出力信号から非線形回路出力を戚し
る減算回路を有する系、の2つの系を有し、前記2つの
系の出力を入力TDM信号に含まれる輝度信号時と色度
信号時とに応じて選択的に出力するだめのスイッチ回路
を有するように構成した、位相直線形のノンリニアディ
エンファシス回路である。
The invention of claim (6) provides that, in claim (2), input 1
” A transverse reel type high-pass filter consisting of N delay elements (N is an integer of 2 or more) that extracts high frequency components contained in the DM signal, a nonlinear circuit that limits the amplitude of the high frequency component, and the nonlinear circuit. a system having a subtraction circuit that subtracts the nonlinear circuit output from the filter intermediate tap output signal that has passed through a delay circuit having approximately the same amount of delay as that generated by the input T''I);
A transvarial high-pass filter consisting of M delay elements (M is an integer of 2 or more) that extracts high frequency components contained in M signals, a 31゜ linear circuit that limits the amplitude of the high frequency components, and the nonlinear circuit. The system includes a subtraction circuit that correlates the nonlinear circuit output from the filter intermediate tap output signal that has passed through a delay circuit having approximately the same amount of delay as that generated in the above two systems. This is a phase linear non-linear de-emphasis circuit configured to include a switch circuit for selectively outputting the output of the system depending on the luminance signal or chromaticity signal included in the input TDM signal.

請求項(7)の発明は、請求項(3)または請求項(5
)において、トランスバーサル形ハイパスフィルターー
を構成する遅延素子を2つの系で共用するように構成し
た、位相直線形のノンリニアエンファシス回路である。
The invention of claim (7) is defined as claim (3) or claim (5).
) is a phase linear type nonlinear emphasis circuit configured so that the delay element constituting the transversal type high-pass filter is shared by two systems.

請求項(8)の発明は、請求項(4)または請求項(6
)において、トランスバーサル形ハイパスフィルターー
を構成する遅延素子を2つの系で共用するように構成し
た、位相直線形のノンリニアディエンファシス回路であ
る。
The invention of claim (8) is defined as claim (4) or claim (6).
) is a phase linear non-linear de-emphasis circuit configured so that the delay element constituting the transversal high-pass filter is shared by two systems.

請求項(9)の発明は、請求項(力記載の位相直線形ノ
ンリニアエンファシス回路と請求項(8)記載の位相直
線形ノンリニアディエンファシス回路において、トラン
スバーリル形ハイパスフィルターーヲ構成する遅延素子
を、エンファシス回路とディエンファシス回路において
共用するように構成した位相直線形のノンリニアエンフ
ァシス回路およヒ位相直線形のノンリニアディエンファ
シス回路である。
The invention of claim (9) provides a phase linear type non-linear emphasis circuit according to claim (1) and a phase linear type non-linear de-emphasis circuit according to claim (8), in which a delay element constituting a transvarial high-pass filter is provided. These are a phase-linear type non-linear emphasis circuit and a phase-linear type non-linear de-emphasis circuit configured to be used in both an emphasis circuit and a de-emphasis circuit.

作用 本発明は、前記した構成により時分割でノンリニアエン
ファシス処理することにより、入力TDM信号に含まれ
る輝度信号と色度信号に対して個別にエンファシス定数
を設定して必要なS/Nを確保することを可能とし、さ
らには位相直線形ノンリニアエンファシス回路において
はトランスバーサル形ハイパスフィルターーを構成する
遅延素子を、輝度信号処理系と色度信号処理系、さらに
はエンファシス側とディエンファシス側、で共用するこ
とで回路の小規模化を可能とした、ノンリニアエンファ
シス回路およびディエンファシス回路を提供するもので
あり、その効果は大きい。
Operation The present invention secures the necessary S/N by setting emphasis constants individually for the luminance signal and chromaticity signal included in the input TDM signal by performing non-linear emphasis processing in a time-sharing manner using the above-described configuration. Furthermore, in phase-linear nonlinear emphasis circuits, the delay elements that make up the transversal high-pass filter can be shared between the luminance signal processing system and chrominance signal processing system, as well as the emphasis side and de-emphasis side. The present invention provides a nonlinear emphasis circuit and a de-emphasis circuit that can be made smaller in size by doing so, and the effects thereof are significant.

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。第1図は請求項(1)の発明の実施例における
ブロック図である。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram in an embodiment of the invention of claim (1).

第1図で、入力端子1に入力されたTDM (時分割多
重)信号は2系統に分←ノられY(輝度信号)用ノンリ
ニア(非直線)エンファシス回路2とC(色度信号)用
ノンリニアエンファシス回路4に供給される。Y用ノン
リニアエンファシス回路2の出力信号は、遅延回路3に
よって、C用ノンリニアエンファシス回路4の出力信号
と遅延時間を合わされたのちにスイッチ回路5に供給さ
れる。
In Figure 1, the TDM (time division multiplexed) signal input to input terminal 1 is divided into two systems: nonlinear emphasis circuit 2 for Y (luminance signal) and nonlinear emphasis circuit 2 for C (chromaticity signal). The signal is supplied to the emphasis circuit 4. The output signal of the Y nonlinear emphasis circuit 2 is combined in delay time with the output signal of the C nonlinear emphasis circuit 4 by a delay circuit 3, and then supplied to the switch circuit 5.

スイッチ回路5は、別の入力端子6から供給される制御
信号によって、TDM信号において、輝度信号のときは
遅延回路3の出力信号を、色度信号のときはC用ノンリ
ニアエンファシス回路4の出力信号を出力端子7に供給
するように構成している。
The switch circuit 5 uses a control signal supplied from another input terminal 6 to output the output signal of the delay circuit 3 when the TDM signal is a luminance signal, and the output signal of the C nonlinear emphasis circuit 4 when the TDM signal is a chromaticity signal. is configured to be supplied to the output terminal 7.

なお、本実施例においてはスイッチ回路5を出力端子7
の直線に置いたが、入力端子1の直後に置いて、TDM
信号における輝度信号のときはY用ノンリニアエンファ
シス回路2へ、色信号のときはC用ノンリニアエンファ
シス回路4へ信号を供給するものとしてもよい。
In this embodiment, the switch circuit 5 is connected to the output terminal 7.
However, it was placed directly after input terminal 1, and the TDM
When the signal is a luminance signal, the signal may be supplied to the Y nonlinear emphasis circuit 2, and when it is a chrominance signal, the signal may be supplied to the C nonlinear emphasis circuit 4.

また本構成は、アナログ、ディジタル両方式において有
効である。
Further, this configuration is effective in both analog and digital systems.

第2図は請求項(2)の発明の実施例におけるブロック
図である。
FIG. 2 is a block diagram in an embodiment of the invention of claim (2).

第2図で、入力端子8に入力された被エンファシスTD
M信号は2系統に分けられてY用ノンリニアディエンフ
ァンス回路9とC用ノンリニアディエンファシス回路1
1に供給される。Y用ノンリニアディエンファシス回路
9の出力信号は、遅延回路10によって、C用ノンリニ
アディエンファシス回路11からの出力信号と遅延時間
を合わされたのちムこスイッチ回路12に供給される。
In FIG. 2, the emphasized TD input to the input terminal 8
The M signal is divided into two systems: Y nonlinear de-emphasis circuit 9 and C non-linear de-emphasis circuit 1.
1. The output signal of the Y non-linear de-emphasis circuit 9 is combined in delay time with the output signal from the C-use non-linear de-emphasis circuit 11 by a delay circuit 10, and then supplied to the muco switch circuit 12.

スイッチ回路12は、入力端子13から供給される制御
信号によって、被エンファシスTDM信号において、輝
度信号の時は遅延回路10の出力信号を、色度信号のと
きはC用ノンリニアディエンファシス回路11の出力信
号を出力端子14に供給するものである。なお、本実施
例においてはスイッチ回路12を出力端子14の直前に
置いたが、入力端子8の直後に置いて、被エンファシス
TDM信号における輝度信号のときはY用ノンリニアデ
ィエンファシス回路9へ、色度信号のときはC用ノンリ
ニアディエンファシス回路11へ信号を供給するものと
してもよい。
The switch circuit 12 uses a control signal supplied from an input terminal 13 to output the output signal of the delay circuit 10 when the TDM signal to be emphasized is a luminance signal, and output the output signal of the C nonlinear de-emphasis circuit 11 when the signal is a chromaticity signal. A signal is supplied to the output terminal 14. In this embodiment, the switch circuit 12 is placed immediately before the output terminal 14, but it is placed immediately after the input terminal 8, and when the luminance signal is the TDM signal to be emphasized, the color signal is sent to the Y nonlinear de-emphasis circuit 9. When the signal is a degree signal, the signal may be supplied to the C nonlinear de-emphasis circuit 11.

また本構成は、アナログ、ディジタル両方式において有
効である。
Further, this configuration is effective in both analog and digital systems.

第3図は請求項(3)の発明の実施例におけるブロンク
図である。
FIG. 3 is a bronch diagram in an embodiment of the invention of claim (3).

第3図で、入力端子15に供給されたTDM信号は、ま
ず輝度信号用と色度信号用の2系統の位相直線形ノンリ
ニアエンファシス回路に同時に供給される。色度信号用
の系については、一方は遅延回路I6へ、他方はトラン
スバーサル形C用ハイパスフィルターー18へ供給され
る。トランスバ−ザル形C用ハイパスフィルターー18
は、入力信号に含まれる高周波成分を抽出するもので、
その位相特性は平坦である。このハイパスフィルターー
出力はリミッタ(非線形回路)19で振幅制限される。
In FIG. 3, the TDM signal supplied to the input terminal 15 is simultaneously supplied to two systems of phase linear nonlinear emphasis circuits, one for luminance signals and one for chromaticity signals. As for the chromaticity signal system, one is supplied to the delay circuit I6, and the other is supplied to the transversal type C high-pass filter 18. High pass filter 18 for transversal type C
extracts the high frequency components contained in the input signal.
Its phase characteristics are flat. The amplitude of this high-pass filter output is limited by a limiter (nonlinear circuit) 19.

リミッタ19の出力信号は、加算量調整回路20に供給
される。加算量調整回路20は、所望のエンファシス量
に応じてリミッタ19の出力信号を一定倍率だけ増幅ま
たは減衰する回路である。加算量調整回路20の出力信
号は、遅延回路]6を経た信号に加算器17によって加
算される。
The output signal of the limiter 19 is supplied to an addition amount adjustment circuit 20. The addition amount adjustment circuit 20 is a circuit that amplifies or attenuates the output signal of the limiter 19 by a certain magnification depending on a desired amount of emphasis. The output signal of the addition amount adjustment circuit 20 is added to the signal that has passed through the delay circuit 6 by an adder 17.

遅延回路16は、入力信号と加算量調整回路20の出ノ
J信号との時間差が生じないように補正するものである
The delay circuit 16 corrects so that there is no time difference between the input signal and the output J signal of the addition amount adjustment circuit 20.

輝度信号用の系については、一方は遅延回路22へ、他
方はトランスバーサル形Y用ハイパスフィルターー24
へ供給される。トランスパーサル形Y用ハイパスフィル
ターー24は、入力信号に含まれる高周波成分を抽出す
るもので、その位相特性は平坦である。このはハイパス
フィルターー24の出ノJはりミンク25で振幅制限さ
れる。
Regarding the luminance signal system, one side goes to the delay circuit 22, and the other side goes to the transversal type Y high-pass filter 24.
supplied to The transpersal type Y high-pass filter 24 extracts high frequency components contained in the input signal, and its phase characteristic is flat. The amplitude of this signal is limited by a mink 25 at the output of the high-pass filter 24.

リミッタ25の出力信号は、加算量調整回路2Gに供給
される。加算量調整回路26は、所望のエンファシス量
に応じてリミッタ25の出力信号を一定倍率だけ増幅ま
たは減衰する回路である。加算量調整回路26の出力信
号は、遅延回路22を経た信号に加算器23によって加
算される。遅延回路22は、入力信号と加算量調整回路
26の出力信号との時間差が生じないように補正するも
のである。
The output signal of the limiter 25 is supplied to the addition amount adjustment circuit 2G. The addition amount adjustment circuit 26 is a circuit that amplifies or attenuates the output signal of the limiter 25 by a certain magnification depending on a desired amount of emphasis. The output signal of the addition amount adjustment circuit 26 is added to the signal that has passed through the delay circuit 22 by an adder 23. The delay circuit 22 corrects so that there is no time difference between the input signal and the output signal of the addition amount adjustment circuit 26.

加算器17と加算器23の出力は、それぞれ遅延回路2
1と遅延回路27へ供給される。遅延回路21と遅延回
路27は、各々0〜一定時間の遅延時間を持ち、加算器
17と加算器23の出力の時間差が生じないように補正
するものである。遅延回路21と遅延回路27の出力は
スイッチ回路28へ供給される。スイッチ回路28は、
入力端子29から供給される制御信号によって、TDM
信号において、輝度信号のときは遅延回路27の出力信
号を、色度信号のときは遅延回路21の出力信号を出力
端子30に供給するものである。
The outputs of the adder 17 and the adder 23 are sent to the delay circuit 2, respectively.
1 and is supplied to the delay circuit 27. The delay circuit 21 and the delay circuit 27 each have a delay time of 0 to a certain time, and correct so that a time difference between the outputs of the adder 17 and the adder 23 does not occur. The outputs of the delay circuit 21 and the delay circuit 27 are supplied to a switch circuit 28. The switch circuit 28 is
By the control signal supplied from the input terminal 29, the TDM
When the signal is a luminance signal, the output signal of the delay circuit 27 is supplied to the output terminal 30, and when the signal is a chromaticity signal, the output signal of the delay circuit 21 is supplied to the output terminal 30.

なお、本実施例においてはスイッチ回路28を出力◇:
h子30の直前に置いたが、入力端子I5の直後に置い
て、TDM信号における輝度信号のときは輝度信号用の
系即ち遅延回路22とトランスバーサル形Y用HPF2
4へ、色度信号のときは色度信号用の系即ち遅延回路1
6とトランスバーサル形C用HP F l 8へ信号を
供給するものとしてもよい。
In this embodiment, the switch circuit 28 outputs ◇:
Although it was placed immediately before the input terminal I5, it is placed immediately after the input terminal I5, and when the brightness signal is a TDM signal, the system for the brightness signal, that is, the delay circuit 22, and the HPF 2 for the transversal type Y.
4, in the case of a chromaticity signal, the system for chromaticity signal, that is, the delay circuit 1
6 and transversal type C HP F l 8.

また本構成は、アナログ、ディジクル両方式において有
効である。
Further, this configuration is effective for both analog and digital systems.

第4図は請求項(4)の発明の実施例におけるブ1コッ
ク図である。
FIG. 4 is a block diagram in an embodiment of the invention of claim (4).

第4図で、入力端子31に供給された被エンファシスT
DM信号は、まず輝度信号用と色度信号用の2系統の位
相直線形ノンリニアエンファシス回路に同時に供給され
る。色度信号用の系については、一方は遅延回路32へ
、他方はトランスバーサル形C用ハイパスフィルターー
34へ供給される。1〜ランスバーサル形C用バイパス
フイルター34は、入力信号に含まれる高周波成分を抽
出するもので、その位相特性は平坦である。このハイパ
スフィルターー出力はりミンク35で振幅制限される。
In FIG. 4, the emphasized T supplied to the input terminal 31
The DM signal is first simultaneously supplied to two phase linear nonlinear emphasis circuits, one for luminance signals and one for chromaticity signals. Regarding the chromaticity signal system, one is supplied to a delay circuit 32, and the other is supplied to a transversal type C high-pass filter 34. 1 to Lanceversal type C bypass filter 34 extracts high frequency components contained in the input signal, and its phase characteristic is flat. The amplitude of this high-pass filter output is limited by the mink 35.

リミッタ35の出力信号は、減算間調整回路3Gに供給
される。減算間調整回路36は、所望のディエンファシ
ス量に応じてリミッタ35の出力信号を一定倍率だけ増
幅または減衰する回路である。減算間調整回路36の出
力信号は、遅延回路32を経た信号から減算器33によ
って減算される。遅延回路32は、入力信号と減算間調
整回路36の出力信号との時間差が生じないように補正
するものである。
The output signal of the limiter 35 is supplied to the subtraction adjustment circuit 3G. The subtraction adjustment circuit 36 is a circuit that amplifies or attenuates the output signal of the limiter 35 by a certain factor depending on a desired de-emphasis amount. The output signal of the subtraction adjustment circuit 36 is subtracted from the signal passed through the delay circuit 32 by a subtracter 33. The delay circuit 32 corrects so that there is no time difference between the input signal and the output signal of the inter-subtraction adjustment circuit 36.

輝度信号用の系については、一方は遅延回路38へ、他
方はトランスバーサル形Y用ハイパスフィルターー40
へ供給される。1〜ランスバーサル形Y用バイパスフイ
ルター40は、入力信号に含まれる高周波成分を抽出す
るもので、その位相特性は平坦である。このハイパスフ
ィルターー40の出力はリミッタ41で振幅制限される
。リミッタ41の出力信号は、減算間調整回路42に供
給される。減算間調整回路42は、所望のディエンファ
シス■に応じてリミッタ41の出力信号を一定倍率だけ
増幅または減衰する回路である。減算間調整回路42の
出力信号は、遅延回路38を経た信号から減算器39に
よって減算される。遅延回路38は、入力信号と減算間
調整回路42の出力信号との時間差が生しないように補
正するものである。減算器33と減算器39の出力は、
それぞれ遅延回路37と遅延回路43へ供給される。遅
延回路37と遅延回路43は、各々0〜一定時間の遅延
時間をもち、減算器33と減算器39の出力の時間差が
生しないように補正するものである。
As for the luminance signal system, one goes to the delay circuit 38, and the other goes to the transversal type Y high-pass filter 40.
supplied to 1 to Lanceversal type Y bypass filter 40 extracts high frequency components contained in the input signal, and its phase characteristic is flat. The output of this high-pass filter 40 is amplitude limited by a limiter 41. The output signal of the limiter 41 is supplied to an inter-subtraction adjustment circuit 42. The subtraction adjustment circuit 42 is a circuit that amplifies or attenuates the output signal of the limiter 41 by a certain factor in accordance with the desired de-emphasis. The output signal of the subtraction adjustment circuit 42 is subtracted from the signal passed through the delay circuit 38 by a subtracter 39. The delay circuit 38 corrects so that there is no time difference between the input signal and the output signal of the inter-subtraction adjustment circuit 42. The outputs of the subtracter 33 and the subtracter 39 are
The signals are supplied to delay circuit 37 and delay circuit 43, respectively. The delay circuit 37 and the delay circuit 43 each have a delay time of 0 to a certain time, and correct so that a time difference between the outputs of the subtracter 33 and the subtracter 39 does not occur.

遅延回路37と遅延回路43の出力はスイッチ回路44
へ供給される。スイッチ回路44は、入力端子45から
供給される制御信号によって、被エンファシスTDM信
号において、輝度信号のときは遅延回路43の出力信号
を、色度信号のときは遅延回路37の出力信号を出力端
子4Gに供給するものである。
The outputs of the delay circuit 37 and the delay circuit 43 are connected to the switch circuit 44.
supplied to The switch circuit 44 outputs the output signal of the delay circuit 43 when the TDM signal to be emphasized is a luminance signal, and outputs the output signal of the delay circuit 37 when the signal is a chromaticity signal, according to a control signal supplied from an input terminal 45. It supplies 4G.

なお、本実施例においてはスイッチ回路44を出力端子
46の直前に置いたが、入力端子31の直後に置いて、
被エンファシスTDM信号における輝度信号のときは輝
度信号用の系すなわち遅延回路38とトランスバーサル
形Y用HPF40へ、色度信号のときは色度信号用の系
即ち遅延回路32とトランスバーサル形C用HP F 
34へ信号を供給するものとしてもよい。
In this embodiment, the switch circuit 44 is placed immediately before the output terminal 46, but it is placed immediately after the input terminal 31.
When the luminance signal in the TDM signal to be emphasized is a luminance signal system, that is, the delay circuit 38 and the HPF 40 for transversal type Y, when it is a chromaticity signal, it is sent to the chromaticity signal system, that is, the delay circuit 32 and for transversal type C. HP F
It is also possible to supply a signal to 34.

また本構成は、アナログ、ディジタル両方式において有
効である。
Further, this configuration is effective in both analog and digital systems.

請求項(5)および請求項(6)の発明における実施例
は、請求項(3)および請求項(4)の実施例における
構成を変更したものである。請求項(3)および請求項
(4)においては、第5図破線にて示すように、加算量
(減算量)調整回路63の出力は入力信号Aとの間で加
減算が行われていたが、請求項(5)および請求項(6
)においては、第5図−点鎖線にて示すように、加算量
(減算量)調整回路63の出力はトランスバーサル形フ
ィルターの中間タップ出力(遅延素子50の出力側)B
との間で加減算が行われるものであり、容易に実現可能
である。この場合、遅延回路64の遅延時間を大幅に短
くすることができ、特にアナログ遅延線を用いた場合に
効果がある。以下、実施例は請求項(3)および請求項
(4)の実施例と同様であるので省略する。
The embodiments of the invention claimed in claims (5) and (6) are modifications of the configurations of the embodiments claimed in claims (3) and (4). In claims (3) and (4), as shown by the broken line in FIG. , claim (5) and claim (6)
), the output of the addition amount (subtraction amount) adjustment circuit 63 is the intermediate tap output (output side of the delay element 50) of the transversal filter, as shown by the dashed line in FIG.
Addition and subtraction are performed between the two, and can be easily realized. In this case, the delay time of the delay circuit 64 can be significantly shortened, which is particularly effective when an analog delay line is used. Hereinafter, the examples will be omitted because they are similar to the examples of claims (3) and (4).

また本構成は、アナ1コグ、ディジタル両方式において
有効である。
Furthermore, this configuration is effective for both analog and digital systems.

第6図は請求項(7)の発明の実施例におけるブロック
図である。
FIG. 6 is a block diagram in an embodiment of the invention of claim (7).

第6図で、入力端子67に供給されたTDM信号は、遅
延素子68〜73、および加算器85〜87と93、お
よび係数回路88〜90、および反転回路91から構成
される、色度信号用の1−ランスパーザル形ハイパスフ
ィルターーに供給される。
In FIG. 6, the TDM signal supplied to the input terminal 67 is a chromaticity signal composed of delay elements 68 to 73, adders 85 to 87 and 93, coefficient circuits 88 to 90, and inversion circuit 91. 1-Lance Parsal type high-pass filter.

そして加算器93の出力にハイパスフィルターー出力が
得られる。このトランスバーサル形ハイパスフィルター
ーは、入力信号に含まれる高周波成分を抽出するもので
、その位相特性は平坦である。このハイパスフィルター
ー出力はリミッタ94で振幅制限される。リミッタ94
の出力信号は、加算量調整回路95に供給される。加算
量調整回路95は、所望のエンファシス量に応じてリミ
ッタ94の出力信号を一定倍率だけ増幅または減衰する
回路である。加算量調整回路95の出力信号は、遅延回
路92を経た信号に加算器96によって加算される。遅
延回路92は、フィルター中間タップ出力信号と加算量
調整回路95の出力信号との時間差が生じないように補
正するものである。
A high-pass filter output is then obtained as the output of the adder 93. This transversal high-pass filter extracts high frequency components contained in an input signal, and its phase characteristics are flat. The amplitude of this high-pass filter output is limited by a limiter 94. limiter 94
The output signal is supplied to the addition amount adjustment circuit 95. The addition amount adjustment circuit 95 is a circuit that amplifies or attenuates the output signal of the limiter 94 by a certain magnification depending on a desired amount of emphasis. The output signal of the addition amount adjustment circuit 95 is added to the signal that has passed through the delay circuit 92 by an adder 96. The delay circuit 92 corrects so that there is no time difference between the filter intermediate tap output signal and the output signal of the addition amount adjustment circuit 95.

一方これと同時に、入力端子67に供給されたTDM信
号は、遅延素子69〜72、および加算器74と75と
80、および係数回路76と77、および反転回路78
から構成される、輝度信号用のトランスハーリ”ル形ハ
イパスフィルターーにモ(j(給される。そして加算器
80の出力にハイパスフィルターー出力が得られる。こ
のトランスバーサル形ハイパスフィルターーは、入力信
号に含まれる高周波成分を抽出するもので、その位相特
性は平坦である。このハイパスフィルターー出力はリミ
ッタ81で振幅制限される。リミッタ81の出力信号は
、加算量調整回路82に供給される。
Meanwhile, at the same time, the TDM signal supplied to input terminal 67 is transmitted to delay elements 69 to 72, adders 74, 75, and 80, coefficient circuits 76 and 77, and inverting circuit 78.
A transversal type high-pass filter for the luminance signal is supplied with a high-pass filter output. The high-frequency component contained in the input signal is extracted, and its phase characteristic is flat.The output of this high-pass filter is amplitude-limited by a limiter 81.The output signal of the limiter 81 is supplied to an addition amount adjustment circuit 82. Ru.

加算量調整回路82は、所望のエンファシス量に応じて
リミッタ81の出力信号を一定倍率だけ振幅または減衰
する回路である。加算量調整回路82の出力信号は、遅
延回路79を経た信号に加算器83によって加算される
。遅延回路79は、フィルター中間タップ出力信号と加
算R調整回路82の出力信号との時間差が生しないよう
に補正するものである。
The addition amount adjustment circuit 82 is a circuit that amplitudes or attenuates the output signal of the limiter 81 by a certain magnification depending on a desired amount of emphasis. The output signal of the addition amount adjustment circuit 82 is added to the signal that has passed through the delay circuit 79 by an adder 83. The delay circuit 79 corrects so that there is no time difference between the filter intermediate tap output signal and the output signal of the addition R adjustment circuit 82.

加算器83と加算器96の出力は、それぞれ遅延回路8
4と遅延回路97へ供給される。遅延回路84と遅延回
路97は、各々0〜一定時間の遅延時間をもち、加算器
83と加算器96の出力の時間差が生じないように補正
するものである。遅延回路84と遅延回路97の出力は
スイッチ回路98へ供給される。スイッチ回路98は、
入力端子99から供給される制御信月によって、TDM
信号において、輝度信号のときは遅延回路84の出力信
号を、色度信号のときは遅延回路97の出力信号を出力
端子100に供給するものである。
The outputs of the adder 83 and the adder 96 are sent to the delay circuit 8, respectively.
4 and is supplied to the delay circuit 97. The delay circuit 84 and the delay circuit 97 each have a delay time of 0 to a certain time, and are used to correct so that a time difference between the outputs of the adder 83 and the adder 96 does not occur. The outputs of delay circuit 84 and delay circuit 97 are supplied to switch circuit 98 . The switch circuit 98 is
By the control signal supplied from the input terminal 99, the TDM
When the signal is a luminance signal, the output signal of the delay circuit 84 is supplied to the output terminal 100, and when the signal is a chromaticity signal, the output signal of the delay circuit 97 is supplied to the output terminal 100.

なお、第8図のような構成にしても同様の効果が得られ
る。
Note that similar effects can be obtained even with the configuration shown in FIG.

また、第6図の遅延回路79.92および第8図の遅延
回路141,142の入力信号を入力端子67から供給
してもよい。
Further, the input signals of the delay circuits 79 and 92 in FIG. 6 and the delay circuits 141 and 142 in FIG. 8 may be supplied from the input terminal 67.

また本構成は、アナログ、ディジタル両方式において有
効である。
Further, this configuration is effective in both analog and digital systems.

第7図は請求項(8)の発明の実施例におけるブロック
図である。
FIG. 7 is a block diagram in an embodiment of the invention of claim (8).

第7図で、入力端子101に供給された被エンファシス
TDM信号は、遅延素子102〜109、および加算器
123〜126と133、および係数回路127〜13
0、および反i回路131から構成される、色度信号用
のトランスバーサル形ハイパスフィルターーに供給され
る。そして加算器133の出力にハイパスフィルターー
出力が得られる。このトランスバーサル形ハイパスフィ
ルターーは、入力信号に含まれる高周波成分を抽出する
もので、その位相特性は平坦である。このハイパスフィ
ルターー出力はリミッタ134で振幅制限される。リミ
ッタ134の出力信号は、減算量調整回路135に供給
される。減算量調整回路135は、所望のディエンファ
シス量に応じてリミッタ134の出力信号を一定倍率だ
け増幅または減衰する回路である。減算N調整回路13
5の出力信号は、遅延回路132を経た信号から減算器
136によって減算される。遅延回路132は、フィル
ター中間タップ出力信号と戚算量調整回路135の出力
イハ号との時間差が生じないように補正するものである
In FIG. 7, the emphasized TDM signal supplied to input terminal 101 is transmitted to delay elements 102 to 109, adders 123 to 126 and 133, and coefficient circuits 127 to 13.
0, and an anti-i circuit 131, which is supplied to a transversal high-pass filter for chromaticity signals. A high-pass filter output is then obtained as the output of the adder 133. This transversal high-pass filter extracts high frequency components contained in an input signal, and its phase characteristics are flat. The amplitude of this high-pass filter output is limited by a limiter 134. The output signal of the limiter 134 is supplied to a subtraction amount adjustment circuit 135. The subtraction amount adjustment circuit 135 is a circuit that amplifies or attenuates the output signal of the limiter 134 by a certain factor depending on a desired de-emphasis amount. Subtraction N adjustment circuit 13
The output signal No. 5 is subtracted from the signal passed through the delay circuit 132 by a subtracter 136. The delay circuit 132 corrects so that there is no time difference between the filter intermediate tap output signal and the output I/H signal of the relative arithmetic adjustment circuit 135.

一方これと同時に、入力端子101に供給された被エン
ファシスTDM信号は、遅延素子103〜108、およ
び加算器110〜112と118、および係数回路11
3〜115、および反転回路116から構成される、輝
度信号用のトランスバーサル形ハイパスフィルターーに
も供給される。
Meanwhile, at the same time, the emphasized TDM signal supplied to the input terminal 101 is transmitted to the delay elements 103 to 108, the adders 110 to 112 and 118, and the coefficient circuit 11.
3 to 115 and an inverting circuit 116, the transversal type high-pass filter for luminance signals is also supplied.

そして加算器118の出力にハイパスフィルターー出力
が得られる。この1〜ランスバー→ノール形バイパスフ
イルターは、入力信号に含まれる高周波成分を抽出する
もので、その位相特性は平坦である。このハイパスフィ
ルターー出力はリミッタ119で振幅制限される。リミ
ッタ119の出力信号は、減算量調整回路120に供給
される。減算量調整回路120は、所望のディエンファ
シス量に応じてリミッタ119の出力信号を一定倍率だ
け増幅または減衰する回路である。減算量調整回路12
0の出力信号は、遅延回路117を経た信号から減算器
121によって減算される。遅延回路117は、フィル
ター中間タップ出力信号と減算量調整回路120の出力
信号との時間差が生じないように補正するものである。
A high-pass filter output is then obtained at the output of the adder 118. This 1 to lance bar to Knoll type bypass filter extracts high frequency components contained in the input signal, and its phase characteristic is flat. The amplitude of this high-pass filter output is limited by a limiter 119. The output signal of the limiter 119 is supplied to a subtraction amount adjustment circuit 120. The subtraction amount adjustment circuit 120 is a circuit that amplifies or attenuates the output signal of the limiter 119 by a certain factor depending on a desired de-emphasis amount. Subtraction amount adjustment circuit 12
The output signal of 0 is subtracted from the signal passed through the delay circuit 117 by a subtracter 121 . The delay circuit 117 corrects so that there is no time difference between the filter intermediate tap output signal and the output signal of the subtraction amount adjustment circuit 120.

減算器121と減算器136の出力は、それぞれ遅延回
路122と遅延回路137へ供給される。
The outputs of subtracter 121 and subtracter 136 are supplied to delay circuit 122 and delay circuit 137, respectively.

遅延回路122と遅延回路137は、各々0〜−定時間
の遅延時間を持ち、減算器121と減算器136の出力
の時間差が生しないように補正するものである。遅延回
路〕22と遅延回路137の出力はスイッチ回路138
へ供給される。スイッチ回路138は、入力端子139
から供給される制御信号によって、被エンファシスTD
M信号において、輝度信号のときは遅延回路122の出
力信号を、色度信号のときは遅延回路137の出力信号
を出力端子140に供給するものである。
The delay circuit 122 and the delay circuit 137 each have a delay time of 0 to - constant time, and correct so that a time difference between the outputs of the subtracter 121 and the subtracter 136 does not occur. The outputs of the delay circuit] 22 and the delay circuit 137 are connected to the switch circuit 138.
supplied to The switch circuit 138 has an input terminal 139
The emphasized TD
When the M signal is a luminance signal, the output signal of the delay circuit 122 is supplied to the output terminal 140, and when it is a chromaticity signal, the output signal of the delay circuit 137 is supplied to the output terminal 140.

なお、第9図のような構成にしても同様の効果が得られ
る。
Note that similar effects can be obtained even with the configuration shown in FIG.

また、第7回の遅延回路117.132および第9図の
遅延回路145,146の入力信号を入力端子101か
ら供給してもよい。
Further, the input signals of the seventh delay circuit 117 and 132 and the delay circuits 145 and 146 in FIG. 9 may be supplied from the input terminal 101.

また本構成は、アナログ、ディジタル両方式において有
効である。
Further, this configuration is effective in both analog and digital systems.

請求項(9)に述べたように、位相直線形のノンリニア
エンファシス回路と位相点Ha 形のノンリニアディエ
ンファシス回路において、トランスバーサル形ハイパス
フィルターーを構成する遅延素子を、エンファシス回路
とディエンファシス回路において共用することも容易に
可能であり、この場合本発明により回路を大幅に小規模
化できる。
As stated in claim (9), in the phase linear type non-linear emphasis circuit and the phase point Ha type non-linear de-emphasis circuit, the delay element constituting the transversal type high-pass filter is used in the emphasis circuit and the de-emphasis circuit. It is also easily possible to share the circuit, and in this case, the present invention can significantly reduce the size of the circuit.

また本構成は、アナログ、ディジタル両方式において有
効である。
Further, this configuration is effective in both analog and digital systems.

発明の効果 以上の実施例から明らかなように本発明によれば、時分
割でノンリニアエンファシス処理することにより、入力
TDM信号の輝度信号と色度信号に対し個別にエンファ
シス定数を設定して必要なS/Nを確保することを可能
とし、さらには位相直線形のノンリニアエンファシス回
路においてはトランスバーサル形ハイパスフィルターー
を構成する遅延素子を、輝度信号処理系と色度信号処理
系、さらにはエンファシス側とディエンファシス側、で
共用することで回路の小規模化を可能とした、ノンリニ
アエンファシス回路およびディエンファシス回路を提供
するものであり、その効果は大きい。
Effects of the Invention As is clear from the above embodiments, according to the present invention, by time-sharing nonlinear emphasis processing, emphasis constants are set individually for the luminance signal and chromaticity signal of the input TDM signal, and necessary In addition, in a phase-linear type non-linear emphasis circuit, the delay elements that make up the transversal type high-pass filter are connected to the luminance signal processing system, the chromaticity signal processing system, and the emphasis side. The present invention provides a nonlinear emphasis circuit and a de-emphasis circuit that can be used in common on the de-emphasis and de-emphasis sides to reduce the size of the circuit, and the effect is significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は請求項(1)の発明におりる一実施例のブロッ
ク図、第2図は請求項(2)の発明における一実施例の
ブロック図、第3図は請求項(3)の発明における一実
施例のブロック図、第4図は請求項(4)の発明におけ
る一実施例のブロック図、第5図は請求項(5)および
請求項(6)の発明における一実施例のブロック図、第
6図と第8図は請求項(力の発明における一実施例のブ
ロック図、第7図と第9図は請求項(8)の発明におけ
る一実施例のブロック図、第10図は位相直線形のノン
リニアエンファンス回路の従来例におけるブロック図、
第11図は位相直線形のノンリニアディエンファシス回
路の従来例におけるブロック図である。 2・・・・・・Y(輝度信号)用ノンリニアエンファシ
ス回路、4・・・・・・C(色度信号)用ノンリニアエ
ンファシス回路、3・・・・・・遅延回路、5・・・・
・・スイッチ回路、9・・・・・・Y用ノンリニアディ
エンファシス回路、10・・・・・・遅延回路、11・
・・・・・C用ノンリニアディエンファシス回路、12
・・・・・・スイッチ回路、1.6.22・・・・・・
遅延回路、17.23・・・・・・加算器、18・・・
・・・トランスハ゛−→ノ°ル形C用、HPF、192
5・・・・・・リミッタ、24・・・・・・トランスバ
ーサル形Y用HP T?、28・・・・・・スイッチ回
路、32.38・・・・・遅延回路、33.39・・・
・・・減算器、34・・・・・・トランスバーサル形C
用IIPF、35,4]・・・・・・リミッタ、40・
・・・・・トランスバーサル形Y用HP F、44・・
・・・・スイッチ回路、48〜53・・・・・・遅延素
子、62・・・・・・リミッタ、64・・・・・・遅延
回路、65・・・・・・加(滅)算器、68〜・73・
・・・・・遅延素子、94.81・・・・・・リミッタ
、79゜路、98・・・・・・スイッチ回路、10遅延
素子、119,134・・・・・・す136・・・・・
・減算器、117.13138・・・・・・スイッチ回
路、141145.146・・・・・・遅延回路。
Fig. 1 is a block diagram of an embodiment of the invention of claim (1), Fig. 2 is a block diagram of an embodiment of the invention of claim (2), and Fig. 3 is a block diagram of an embodiment of the invention of claim (3). FIG. 4 is a block diagram of an embodiment of the invention according to claim (4), and FIG. 5 is a block diagram of an embodiment of the invention according to claim (5) and claim (6). Block diagrams, FIGS. 6 and 8 are block diagrams of an embodiment of the invention of force, and FIGS. 7 and 9 are block diagrams of an embodiment of the invention of claim (8). The figure is a block diagram of a conventional example of a phase-linear nonlinear enhancement circuit.
FIG. 11 is a block diagram of a conventional example of a phase linear nonlinear de-emphasis circuit. 2...Nonlinear emphasis circuit for Y (luminance signal), 4...Nonlinear emphasis circuit for C (chromaticity signal), 3...Delay circuit, 5...
...Switch circuit, 9...Nonlinear de-emphasis circuit for Y, 10...Delay circuit, 11.
...Nonlinear de-emphasis circuit for C, 12
...Switch circuit, 1.6.22...
Delay circuit, 17.23... Adder, 18...
...For transformer high-→norm type C, HPF, 192
5...Limiter, 24...Transversal type Y HP T? , 28... switch circuit, 32.38... delay circuit, 33.39...
...Subtractor, 34...Transversal type C
IIPF, 35, 4]...Limiter, 40.
...HP F, 44 for transversal type Y...
...Switch circuit, 48-53...Delay element, 62...Limiter, 64...Delay circuit, 65...Addition (subtraction) Vessel, 68-・73・
...Delay element, 94.81...Limiter, 79° path, 98...Switch circuit, 10 delay element, 119,134...136... ...
- Subtractor, 117.13138...Switch circuit, 141145.146...Delay circuit.

Claims (9)

【特許請求の範囲】[Claims] (1)入力信号を時分割して処理する手段を有するノン
リニアエンファシス回路。
(1) A nonlinear emphasis circuit that has means for time-divisionally processing input signals.
(2)入力信号を時分割して処理する手段を有するノン
リニアディエンファシス回路。
(2) A nonlinear de-emphasis circuit having means for time-divisionally processing an input signal.
(3)入力TDM信号に含まれる高周波成分を取り出す
N個の遅延素子(Nは2以上の整数)からなるトランス
バーサル形ハイパスフィルターと、その高周波成分の振
幅を制限する非線形回路と、前記トランスバーサル形ハ
イパスフィルターと前記非線形回路とで発生する遅延量
とほぼ同じ遅延量をもった遅延回路を経た入力信号に非
線形回路出力を加える加算回路を有する系と、前記入力
TDM信号に含まれる高周波成分を取り出すM個の遅延
素子(Mは2以上の整数)からなるトランスバーサル形
ハイパスフィルターと、その高周波成分の振幅を制限す
る非線形回路と、前記トランスバーサル形ハイパスフィ
ルターと前記非線形回路とで発生する遅延量とほぼ同じ
遅延量をもった遅延回路を経た入力信号に非線形回路出
力を加える加算回路を有する系、の2つの系を有し、前
記2つの系の出力を入力TDM信号の輝度信号時と色度
信号時とに応じて選択的に出力するためのスイッチ回路
を有し位相直線形とした請求項(1)記載のノンリニア
エンファシス回路。
(3) a transversal high-pass filter consisting of N delay elements (N is an integer of 2 or more) for extracting high frequency components contained in the input TDM signal; a nonlinear circuit for limiting the amplitude of the high frequency components; a system having an adder circuit that adds a nonlinear circuit output to an input signal that has passed through a delay circuit having approximately the same amount of delay as that generated by a high-pass filter and the nonlinear circuit; A transversal high-pass filter consisting of M delay elements (M is an integer of 2 or more) to be taken out, a nonlinear circuit that limits the amplitude of its high frequency component, and a delay occurring in the transversal high-pass filter and the nonlinear circuit. The system has two systems: a system having an adder circuit that adds the output of the nonlinear circuit to the input signal that has passed through the delay circuit with almost the same amount of delay as the amount of delay, and the output of the two systems is used as the luminance signal of the input TDM signal. 2. The nonlinear emphasis circuit according to claim 1, further comprising a switch circuit for selectively outputting a chromaticity signal depending on the time of the chromaticity signal, and having a phase linear type.
(4)入力TDM信号に含まれる高周波成分を取り出す
N個の遅延素子(Nは2以上の整数)からなるトランス
バーサル形ハイパスフィルターと、その高周波成分の振
幅を制限する非線形回路と、前記トランスバーサル形ハ
イパスフィルターと前記非線形回路とで発生する遅延量
とほぼ同じ遅延量をもった遅延回路を経た入力信号から
非線形回路出力を減じる減算回路を有する系と、前記入
力TDM信号に含まれる高周波成分を取り出すM個の遅
延素子(Mは2以上の整数)からなるトランスバーサル
形ハイパスフィルターと、その高周波成分の振幅を制限
する非線形回路と、前記トランスバーサル形ハイパスフ
ィルターと前記非線形回路とで発生する遅延量とほぼ同
じ遅延量をもった遅延回路を経た入力信号から非線形回
路出力を減じる減算回路を有する系、の2つの系を有し
、前記2つの系の出力を入力TDM信号の輝度信号時と
色度信号時とに応じて選択的に出力するためのスイッチ
回路を有し位相直線形とした請求項(2)記載のノンリ
ニアディエンファシス回路。
(4) a transversal high-pass filter consisting of N delay elements (N is an integer of 2 or more) for extracting high frequency components contained in the input TDM signal; a nonlinear circuit for limiting the amplitude of the high frequency components; a subtraction circuit that subtracts a nonlinear circuit output from an input signal that has passed through a delay circuit having approximately the same amount of delay as that generated by a high-pass filter and the nonlinear circuit; A transversal high-pass filter consisting of M delay elements (M is an integer of 2 or more) to be taken out, a nonlinear circuit that limits the amplitude of its high frequency component, and a delay occurring in the transversal high-pass filter and the nonlinear circuit. The system has two systems: a subtraction circuit that subtracts the nonlinear circuit output from the input signal that has passed through the delay circuit with approximately the same delay amount as the input TDM signal, and the output of the two systems is used as the luminance signal of the input TDM signal. 3. The non-linear de-emphasis circuit according to claim 2, wherein the non-linear de-emphasis circuit is of a phase linear type and includes a switch circuit for selectively outputting the chromaticity signal.
(5)入力TDM信号に含まれる高周波成分を取り出す
N個の遅延素子(Nは2以上の整数)からなるトランス
バーサル形ハイパスフィルターと、その高周波成分の振
幅を制限する非線形回路と、前記非線形回路で発生する
遅延量とほぼ同じ遅延量をもった遅延回路を経たところ
の前記フィルター中間タップ出力信号に非線形回路出力
を加える加算回路を有する系と、前記入力TDM信号に
含まれる高周波成分を取り出すM個の遅延素子(Mは2
以上の整数)からなるトランスバーサル形ハイパスフィ
ルターと、その高周波成分の振幅を制限する非線形回路
と、前記非線形回路で発生する遅延量とほぼ同じ遅延量
をもった遅延回路を経たところの前記フィルター中間タ
ップ出力信号に非線形回路出力を加える加算回路を有す
る系、の2つの系を有し、前記2つの系の出力を入力T
DM信号の輝度信号時と色度信号時とに応じて選択的に
出力するためのスイッチ回路を有し、位相直線形とした
請求項(1)記載のノンリニアエンファシス回路。
(5) A transversal high-pass filter consisting of N delay elements (N is an integer of 2 or more) that extracts high frequency components contained in the input TDM signal, a nonlinear circuit that limits the amplitude of the high frequency component, and the nonlinear circuit. a system having an adder circuit that adds a nonlinear circuit output to the filter intermediate tap output signal that has passed through a delay circuit having approximately the same amount of delay as that generated by the input TDM signal; delay elements (M is 2
A transversal high-pass filter consisting of a transversal high-pass filter (an integer greater than or equal to 100%), a nonlinear circuit that limits the amplitude of the high frequency component, and a delay circuit with approximately the same amount of delay as that generated by the nonlinear circuit, and an intermediate part of the filter. It has two systems: a system including an adder circuit that adds the nonlinear circuit output to the tap output signal, and the outputs of the two systems are input T.
2. The nonlinear emphasis circuit according to claim 1, further comprising a switch circuit for selectively outputting a luminance signal and a chromaticity signal of the DM signal, and having a phase linear type.
(6)入力TDM信号に含まれる高周波成分を取り出す
N個の遅延素子(Nは2以上の整数)からなるトランス
バーサル形ハイパスフィルターと、その高周波成分の振
幅を制限する非線形回路と、前記非線形回路で発生する
遅延量とほぼ同じ遅延量をもった遅延回路を経たところ
の前記フィルター中間タップ出力信号から非線形回路出
力を減じる減算回路を有する系と、前記入力 TDM信号に含まれる高周波成分を取り出すM個の遅延
素子(Mは2以上の整数)からなるトランスバーサル形
ハイパスフィルターと、その高周波成分の振幅を制限す
る非線形回路と、前記非線形回路で発生する遅延量とほ
ぼ同じ遅延量をもった遅延回路を経たところの前記フィ
ルター中間タップ出力信号から非線形回路出力を減じる
減算回路を有する系、の2つの系を有し、前記2つの系
の出力を入力TDM信号の輝度信号時と色度信号時とに
応じて選択的に出力するためのスイッチ回路を有し、位
相直線形とした請求項(2)記載のノンリニアディエン
ファシス回路。
(6) A transversal high-pass filter consisting of N delay elements (N is an integer of 2 or more) that extracts high frequency components contained in the input TDM signal, a nonlinear circuit that limits the amplitude of the high frequency component, and the nonlinear circuit. a system having a subtraction circuit that subtracts a nonlinear circuit output from the filter intermediate tap output signal that has passed through a delay circuit having approximately the same amount of delay as the amount of delay that occurs in the input TDM signal; a transversal high-pass filter consisting of delay elements (M is an integer of 2 or more), a nonlinear circuit that limits the amplitude of the high frequency component, and a delay having approximately the same amount of delay as that generated by the nonlinear circuit. It has two systems: a subtraction circuit that subtracts the nonlinear circuit output from the filter intermediate tap output signal that has passed through the circuit, and the outputs of the two systems are used to input the TDM signal for the luminance signal and the chromaticity signal. 3. The non-linear de-emphasis circuit according to claim 2, further comprising a switch circuit for selectively outputting the output according to the phase linear de-emphasis circuit.
(7)トランスバーサル形ハイパスフィルターを構成す
る遅延素子を2つの系で共用する請求項(3)または請
求項(5)記載のノンリニアエンファシス回路。
(7) The nonlinear emphasis circuit according to claim (3) or claim (5), wherein the delay element constituting the transversal high-pass filter is shared by two systems.
(8)トランスバーサル形ハイパスフィルターを構成す
る遅延素子を2つの系で共用する請求項(4)または請
求項(6)記載のノンリニアディエンファシス回路。
(8) The nonlinear de-emphasis circuit according to claim (4) or claim (6), wherein the delay element constituting the transversal high-pass filter is shared by two systems.
(9)トランスバーサル形ハイパスフィルターを構成す
る遅延素子を、エンファシス回路とディエンファシス回
路において共用する請求項(7)または(8)記載のノ
ンリニアエンファシス回路およびノンリニアディエンフ
ァシス回路。
(9) The non-linear emphasis circuit and non-linear de-emphasis circuit according to claim (7) or (8), wherein the delay element constituting the transversal high-pass filter is shared by the emphasis circuit and the de-emphasis circuit.
JP2267678A 1990-10-04 1990-10-04 Nonlinear emphasis circuit and nonlinear de-emphasis circuit Pending JPH04144386A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2267678A JPH04144386A (en) 1990-10-04 1990-10-04 Nonlinear emphasis circuit and nonlinear de-emphasis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2267678A JPH04144386A (en) 1990-10-04 1990-10-04 Nonlinear emphasis circuit and nonlinear de-emphasis circuit

Publications (1)

Publication Number Publication Date
JPH04144386A true JPH04144386A (en) 1992-05-18

Family

ID=17448010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2267678A Pending JPH04144386A (en) 1990-10-04 1990-10-04 Nonlinear emphasis circuit and nonlinear de-emphasis circuit

Country Status (1)

Country Link
JP (1) JPH04144386A (en)

Similar Documents

Publication Publication Date Title
US4232330A (en) Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers
JPS6355271B2 (en)
JPS6030296A (en) Recording and reproducing device of video signal
US4400721A (en) Transition system for color television receivers
KR900004026B1 (en) Video signal emphasis circuit
JPS60227589A (en) Device for correcting error in color signal transition
JPH04144386A (en) Nonlinear emphasis circuit and nonlinear de-emphasis circuit
JPS621393A (en) Image contour compensator and use thereof for color tv camera
JP3454990B2 (en) Signal processing circuit
JPH03284067A (en) Noise reduction circuit
JPS60197088A (en) Processing circuit of color video signal
JP2755840B2 (en) Chroma signal processing circuit
JPH04973A (en) Video signal processor
KR800000317B1 (en) Automatic luminance channel frequency response control apparatus
JP2833550B2 (en) Video mixing amplifier
JPS59111482A (en) Noise suppression circuit
JPH03120963A (en) Contour correction device
JPH01236890A (en) Y/c separating circuit
JPH01198879A (en) Noise reduction device
JPS61126890A (en) Carrying color signal reproducing device
JPS6219116B2 (en)
JPS63193675A (en) Video signal processor
JPS60260283A (en) Comb-line filter
JPH046317B2 (en)
JPS62281691A (en) Signal processor