JPH04294687A - Picture quality improving device - Google Patents

Picture quality improving device

Info

Publication number
JPH04294687A
JPH04294687A JP3083420A JP8342091A JPH04294687A JP H04294687 A JPH04294687 A JP H04294687A JP 3083420 A JP3083420 A JP 3083420A JP 8342091 A JP8342091 A JP 8342091A JP H04294687 A JPH04294687 A JP H04294687A
Authority
JP
Japan
Prior art keywords
signal
outputs
signals
circuit
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3083420A
Other languages
Japanese (ja)
Inventor
Shigehiro Ito
伊藤 茂広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP3083420A priority Critical patent/JPH04294687A/en
Publication of JPH04294687A publication Critical patent/JPH04294687A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a device in which edge emphasis can be performed in a natural form without giving sense of incongruity to an appreciator and a circuit can be easily made into a digital circuit and fine adjustment can be applied to edge emaphasizing quantity by attaching a waveform step on the midpoint of the oblique part of an input signal precisely. CONSTITUTION:A control signal Sc can be obtained from the input signal S1, the output signal S2 of a delay circuit 1, and the output signal S3 of a delay circuit 2 by subtractors 3-5 and a control signal formation circuit 8. The output signal S7 of a mixer 6, the output signal S8 of a mixer 7, and the signal S2 are supplied to a signal selection circuit 9. The signal selection circuit 9 outputs selectively one of supplied three signals S7, S2, and S8 corresponding to the control signal Sc, and an output signal So to which edge emphasis is applied can be obtained.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、テレビジョン(TV
)受像機、ヒデオテープレコーダ(VTR )、プリン
タ等の各種ビデオ機器、及び、画像データを扱う各種画
像処理装置等に好適な画質改善装置に関する。そして、
この発明は、特にエッジ強調を観賞者に違和感を与える
ことなく自然な形で行い、再生画像の鮮鋭度及び解像度
を改善できると共に、デジタル回路化に適した画質改善
装置を提供することを目的としている。
[Industrial Application Field] This invention is applicable to television (TV).
) The present invention relates to an image quality improvement device suitable for various video devices such as television receivers, video tape recorders (VTRs), and printers, and various image processing devices that handle image data. and,
The purpose of this invention is to provide an image quality improvement device that can perform edge enhancement in a natural manner without causing any discomfort to viewers, improve the sharpness and resolution of reproduced images, and is suitable for digital circuits. There is.

【0002】0002

【従来の技術】従来、画質改善のために用いられる輪郭
補正では、2次微分処理によって輪郭補正成分を求め、
この補正成分を元の信号に適量付加していた。この方法
では、輪郭補正成分である2次微分波形が、元の信号の
波形変化部(エッジ部)の中点よりもかなり外側にピー
クを持つ波形となっていた。よって、この2次微分波形
を元の信号に付加すると、プリシュートやオーバーシュ
ートが発生することがあり、再生画像上のエッジに白と
黒の縁どりができるなどの不自然な輪郭補正となること
があった。
[Prior Art] Conventionally, in contour correction used to improve image quality, contour correction components are obtained by quadratic differential processing.
An appropriate amount of this correction component was added to the original signal. In this method, the second-order differential waveform, which is the contour correction component, has a peak far outside the midpoint of the waveform changing part (edge part) of the original signal. Therefore, if this second-order differential waveform is added to the original signal, preshoot or overshoot may occur, resulting in unnatural contour correction such as white and black borders on the edges of the reproduced image. was there.

【0003】0003

【発明が解決しようとする課題】この発明が解決しよう
とする課題は、元の信号の波形変化部(エッジ部)の中
点位置に波形段差を付加することによるエッジ強調によ
り、プリシュートやオーバーシュートによる不自然な輪
郭補正を防ぎ、観賞者に対して違和感を与えることなく
、自然な形で鮮鋭度及び解像度を向上させることができ
ると共に、デジタル回路化に適した画質改善装置とする
には、どのような手段を講じればよいかという点にある
[Problems to be Solved by the Invention] The problem to be solved by the present invention is to prevent preshoot and overflow by adding a waveform step to the midpoint position of the waveform change part (edge part) of the original signal. In order to create an image quality improvement device that can prevent unnatural contour correction caused by shots, improve sharpness and resolution in a natural manner without giving viewers a sense of discomfort, and is suitable for digital circuitization. The point is what measures should be taken.

【0004】0004

【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、入力信号である第1の信号を所定
時間遅延させた第2の信号と、前記第2の信号を前記所
定時間遅延させた第3の信号とを出力する遅延回路と、
前記第1の信号から前記第2の信号を減算して得た第4
の信号を出力する第1の減算器と、前記第2の信号から
前記第3の信号を減算して得た第5の信号を出力する第
2の減算器と、前記第4の信号から前記第5の信号を減
算して得た第6の信号を出力する第3の減算器と、前記
第2の信号と前記第4の信号とを、第1の所定比率で混
合して得た第7の信号を出力する第1の混合器と、前記
第2の信号と前記第5の信号とを、第2の所定比率で混
合して得た第8の信号を出力する第2の混合器と、前記
第4、第5、及び第6の信号が供給され、前記第4、第
5、及び第6の信号の極性の組合わせに応じて変化する
、制御信号である第9の信号を出力する制御信号形成回
路と、前記第7、第2、第8、及び第9の信号が供給さ
れ、制御信号である前記第9の信号に応じて、前記第7
、第2、及び第8の信号の内の1つを選択して出力する
信号選択回路とより構成し、前記制御信号形成回路は、
(イ)前記第4、第5、及び第6の3つの信号の値が同
時に正または同時に負である同極性の値であるとき、前
記信号選択回路が前記第8の信号を選択出力する制御信
号を出力し、(ロ)前記第4及び第5の信号の値が同時
に正または同時に負である同極性の値であり、かつ、前
記第6の信号の値が、前記第4及び第5の信号の値の極
性と異なる極性の値のとき、前記信号選択回路が前記第
7の信号を選択出力する制御信号を出力し、(ハ)前記
第4、第5、及び第6の3つの信号の値の組合わせが前
記(イ)、(ロ)以外の組合わせのとき、前記信号選択
回路が前記第2の信号を選択出力する制御信号を出力し
、前記信号選択回路から、前記入力信号である第1の信
号のエッジが強調された出力信号を得ることを特徴とす
る画質改善装置を提供するものである。
[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention provides a second signal obtained by delaying a first signal as an input signal by a predetermined time, and a delay circuit that outputs a time-delayed third signal;
a fourth signal obtained by subtracting the second signal from the first signal;
a second subtracter that outputs a fifth signal obtained by subtracting the third signal from the second signal; and a second subtracter that outputs a fifth signal obtained by subtracting the third signal from the second signal; a third subtracter that outputs a sixth signal obtained by subtracting the fifth signal; and a third subtracter that outputs a sixth signal obtained by subtracting the fifth signal; and a third subtracter that outputs a sixth signal obtained by subtracting the fifth signal; a first mixer that outputs a signal No. 7; and a second mixer that outputs an eighth signal obtained by mixing the second signal and the fifth signal at a second predetermined ratio. and a ninth signal that is a control signal that is supplied with the fourth, fifth, and sixth signals and that changes depending on the combination of polarities of the fourth, fifth, and sixth signals. A control signal forming circuit that outputs the seventh, second, eighth, and ninth signals is supplied, and the seventh
, a signal selection circuit that selects and outputs one of the second and eighth signals, and the control signal forming circuit includes:
(b) Control in which the signal selection circuit selectively outputs the eighth signal when the values of the fourth, fifth, and sixth three signals are simultaneously positive or simultaneously negative values of the same polarity. (b) the values of the fourth and fifth signals are values of the same polarity that are simultaneously positive or negative at the same time, and the value of the sixth signal is the same as that of the fourth and fifth signals; (c) when the polarity of the signal value is different from the polarity of the signal value, the signal selection circuit outputs a control signal for selectively outputting the seventh signal; When the combination of signal values is a combination other than the above (a) and (b), the signal selection circuit outputs a control signal for selectively outputting the second signal, and the signal selection circuit outputs a control signal that selects and outputs the second signal. The present invention provides an image quality improvement device characterized by obtaining an output signal in which the edges of a first signal are emphasized.

【0005】[0005]

【実施例】図1に、この発明の画質改善装置の一実施例
を示す。また、図2は減算器及び混合器の具体的な構成
例を示す図、図3は制御信号形成回路及び信号選択回路
の具体的な構成例を示す図、図4は図1に示した実施例
の動作説明図である。図4では、説明をわかりやすくす
るために、波形傾斜部の段差を誇張して表現してある。 また、具体的回路例としてデジタル回路を挙げる場合で
も、その動作説明をわかりやすくするため、図4では、
その回路の信号波形をアナログ波形として示すものとす
る。図1において、1及び2は同一の遅延時間を有する
遅延回路、3〜5は減算器、6及び7は混合器、8は制
御信号形成回路、9は信号選択回路である。なお、説明
の便宜上、各回路自体の処理時間による信号の遅れ、及
びその遅れを単に補正するためだけに通常用いられる遅
延回路等は、省略するものとする。この画質改善装置の
扱う入力信号としては、各種映像信号、輝度信号、RG
B信号等が考えられる。まず、ラインL1から入来する
入力信号S1が、図4(a)に示すようなバーパルス波
形の信号である場合について説明する。この信号はTV
映像信号の輝度信号の一波形例であり、周波数成分が上
限周波数4MHz までに帯域制限されているものとす
る。 入力信号S1は、遅延回路1に供給される。遅延回路1
の有する遅延時間Tは、
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of an image quality improving apparatus according to the present invention. Further, FIG. 2 is a diagram showing a specific configuration example of a subtracter and a mixer, FIG. 3 is a diagram showing a specific configuration example of a control signal forming circuit and a signal selection circuit, and FIG. 4 is a diagram showing a specific configuration example of a control signal forming circuit and a signal selection circuit. FIG. 3 is an explanatory diagram of an example operation. In FIG. 4, the steps of the waveform slope are exaggerated to make the explanation easier to understand. Furthermore, even when using a digital circuit as a specific circuit example, in order to make the explanation of its operation easier to understand, FIG.
Assume that the signal waveform of the circuit is shown as an analog waveform. In FIG. 1, 1 and 2 are delay circuits having the same delay time, 3 to 5 are subtracters, 6 and 7 are mixers, 8 is a control signal forming circuit, and 9 is a signal selection circuit. For convenience of explanation, signal delays due to the processing time of each circuit itself, and delay circuits and the like that are normally used simply to correct the delays will be omitted. The input signals handled by this image quality improvement device include various video signals, brightness signals, RG
B signal etc. can be considered. First, a case will be described in which the input signal S1 coming from the line L1 is a signal with a bar pulse waveform as shown in FIG. 4(a). This signal is TV
This is an example of a waveform of a luminance signal of a video signal, and the frequency component is band-limited to an upper limit frequency of 4 MHz. Input signal S1 is supplied to delay circuit 1. Delay circuit 1
The delay time T of

【0006】[0006]

【数1】[Math 1]

【0007】である。この遅延時間Tの値は、TV映像
信号を量子化し、デジタル系で信号処理する際に通常用
いられる標本化周波数fs (fs =4fsc)を基
に設定された値であり、遅延時間Tは標本化周期に一致
している。TV映像信号の周波数成分が4MHz まで
で帯域制限されている場合には、理想特性から求められ
る次式のインパルス応答、
[0007] The value of this delay time T is a value set based on the sampling frequency fs (fs = 4fsc) that is normally used when quantizing a TV video signal and processing the signal in a digital system. It corresponds to the period of change. If the frequency component of the TV video signal is band-limited up to 4MHz, the impulse response obtained from the ideal characteristics is as follows:

【0008】[0008]

【数2】[Math 2]

【0009】の半値幅(約150.8ns)から、遅延
時間Tの値を次式、
From the half width (approximately 150.8 ns) of

【0010】0010

【数3】[Math 3]

【0011】即ち、半値幅の1/2以下の値に設定する
ことで、この発明の目的は達成される。遅延回路1で、
時間Tだけ遅延した出力信号S2を図4(b)に示す。 次段の遅延回路2は、遅延回路1と同一機能の回路であ
り、供給された信号S2をさらに時間Tだけ遅延した信
号S3(図4(c)参照)を出力する。減算器3は、入
力信号S1から遅延回路1の出力信号S2を減算し、次
式に示す信号S4を出力する。信号S4の波形(図4(
d)参照)は、差分波形、即ち微分波形である。
That is, the object of the present invention can be achieved by setting the value to be less than 1/2 of the half width. In delay circuit 1,
The output signal S2 delayed by time T is shown in FIG. 4(b). The next-stage delay circuit 2 has the same function as the delay circuit 1, and outputs a signal S3 (see FIG. 4(c)) obtained by further delaying the supplied signal S2 by a time T. The subtracter 3 subtracts the output signal S2 of the delay circuit 1 from the input signal S1 and outputs a signal S4 expressed by the following equation. Waveform of signal S4 (Figure 4 (
d) is a differential waveform.

【0012】0012

【数4】[Math 4]

【0013】減算器4は、減算器3と同一の機能を有し
、遅延回路1の出力信号S2から遅延回路2の出力信号
S3を減算し、次式に示す信号S5を出力する。
The subtracter 4 has the same function as the subtracter 3, and subtracts the output signal S3 of the delay circuit 2 from the output signal S2 of the delay circuit 1, and outputs a signal S5 shown in the following equation.

【0014】[0014]

【数5】[Math 5]

【0015】減算器5も、減算器3と同一の機能を有し
、減算器3の出力信号S4から減算器4の出力信号S5
を減算し、次式に示す信号S6を出力する。信号S6の
波形(図4(f)参照)は、2次の差分波形、即ち2次
微分波形である。
The subtracter 5 also has the same function as the subtracter 3, and converts the output signal S5 of the subtracter 4 from the output signal S4 of the subtracter 3.
is subtracted, and a signal S6 shown in the following equation is output. The waveform of the signal S6 (see FIG. 4(f)) is a second-order differential waveform, that is, a second-order differential waveform.

【0016】[0016]

【数6】[Math 6]

【0017】式(4)〜(6)に基づく減算器3〜5の
具体的構成例を、それぞれ図2(a)〜(c)に示す。 図1にもどって、混合器6には、減算器3の出力信号S
4と、遅延回路1の出力信号S2とが供給される。混合
率をkとしたときの混合器6の出力信号S7を次式に示
す。
Specific configuration examples of the subtracters 3 to 5 based on equations (4) to (6) are shown in FIGS. 2(a) to 2(c), respectively. Returning to FIG. 1, the mixer 6 receives the output signal S of the subtracter 3.
4 and the output signal S2 of the delay circuit 1 are supplied. The output signal S7 of the mixer 6 when the mixing ratio is k is shown in the following equation.

【0018】[0018]

【数7】[Math 7]

【0019】上式(7)に式(4)を代入すると、次式
(8)が得られる。
By substituting equation (4) into equation (7) above, the following equation (8) is obtained.

【0020】[0020]

【数8】[Math. 8]

【0021】式(8)より、混合率k=0のときは信号
S2が出力信号S7となり、k=1のときは信号S1が
出力信号S7となり、k=0.5 のときは(S1+S
2)/2が出力信号S7となる。k=0.5 の場合の
信号S7の波形を、図4(g)に示す。原信号S1に対
して、信号S7(k=0.5 )は、立ち上がり及び立
ち下がりの傾斜が、少し緩やかになっている。式(7)
に基づく、混合器6の具体的回路例を図2(d)に示す
。ブロック6−1は混合率kを設定する増幅器である。 増幅器6−1は、アナロク回路では、ゲインコントロー
ル付きの増幅器で実現でき、デジタル回路では、ROM
などを使用したテーブルルックアップ方式の回路で実現
できる。ブロック6−2は加算器である。同様に、式(
8)に基づく、混合器6の具体的回路例を図2(f)に
示す。ブロック6−3,6−4は、前記増幅器6−1と
同様の混合率を設定する増幅器であり、ブロック6−5
は加算器である。図1にもどって、混合器7には、減算
器4の出力信号S5と、遅延回路1の出力信号S2とが
供給される。混合率をkとしたときの混合器7の出力信
号S8を次式に示す。
From equation (8), when the mixing ratio k=0, the signal S2 becomes the output signal S7, when k=1, the signal S1 becomes the output signal S7, and when k=0.5, the signal S2 becomes the output signal S7, and when k=0.5, the signal S2 becomes the output signal S7.
2)/2 becomes the output signal S7. The waveform of the signal S7 when k=0.5 is shown in FIG. 4(g). Compared to the original signal S1, the rising and falling slopes of the signal S7 (k=0.5) are slightly gentler. Formula (7)
A specific circuit example of the mixer 6 based on the above is shown in FIG. 2(d). Block 6-1 is an amplifier that sets the mixing ratio k. In an analog circuit, the amplifier 6-1 can be realized by an amplifier with gain control, and in a digital circuit, it can be realized by a ROM
This can be realized using a table lookup circuit using, for example. Block 6-2 is an adder. Similarly, the expression (
A specific circuit example of the mixer 6 based on 8) is shown in FIG. 2(f). Blocks 6-3 and 6-4 are amplifiers that set the same mixing ratio as the amplifier 6-1, and block 6-5
is an adder. Returning to FIG. 1, the output signal S5 of the subtracter 4 and the output signal S2 of the delay circuit 1 are supplied to the mixer 7. The output signal S8 of the mixer 7 when the mixing ratio is k is shown in the following equation.

【0022】[0022]

【数9】[Math. 9]

【0023】上式(9)に式(5)を代入すると、次式
(10)が得られる。
By substituting equation (5) into equation (9) above, the following equation (10) is obtained.

【0024】[0024]

【数10】[Math. 10]

【0025】式(10)より、混合率k=0のときは信
号S2が出力信号S8となり、k=1のときは信号S3
が出力信号S8となり、k=0.5 のときは(S2+
S3)/2が出力信号S8となる。k=0.5 の場合
の信号S8の波形を、図4(h)に示す。原信号S1に
対して、信号S8(k=0.5)は、立ち上がり及び立
ち下がりの傾斜が、少し緩やかになっている。式(9)
に基づく、混合器7の具体的回路例を図2(e)に、式
(10)に基づく、混合器7の具体的回路例を図2(g
)にそれぞれ示す。各ブロック7−1〜7−5は、混合
器6の各ブロックと同様の回路である。再び図1にもど
って、次段の制御信号形成回路8には、減算器3,4,
5の各出力信号S4,S5,S6が供給される。そして
、制御信号形成回路8は、信号S4,S5,S6の極性
の組合わせに応じて、制御信号Scを形成する。制御信
号Sc は、次式(11)に示す3つの信号Sc7,S
c2,Sc8から成る、ローアクティブ(負論理)のロ
ジック信号である。信号Sc7,Sc2,Sc8の各波
形図を図4(j),(k),(i)に示す。
From equation (10), when the mixing ratio k=0, the signal S2 becomes the output signal S8, and when k=1, the signal S3 becomes the output signal S8.
becomes the output signal S8, and when k=0.5, (S2+
S3)/2 becomes the output signal S8. The waveform of the signal S8 when k=0.5 is shown in FIG. 4(h). Compared to the original signal S1, the rising and falling slopes of the signal S8 (k=0.5) are slightly gentler. Formula (9)
A specific circuit example of the mixer 7 based on equation (10) is shown in FIG. 2(e), and FIG. 2(g) shows a specific circuit example of the mixer 7 based on equation (10).
) are shown respectively. Each block 7-1 to 7-5 is a circuit similar to each block of mixer 6. Returning to FIG. 1 again, the next stage control signal forming circuit 8 includes subtracters 3, 4,
5 output signals S4, S5, S6 are provided. The control signal forming circuit 8 forms the control signal Sc according to the combination of polarities of the signals S4, S5, and S6. The control signal Sc is composed of three signals Sc7 and S shown in the following equation (11).
It is a low active (negative logic) logic signal consisting of c2 and Sc8. Waveform diagrams of the signals Sc7, Sc2, and Sc8 are shown in FIGS. 4(j), (k), and (i).

【0026】[0026]

【数11】[Math. 11]

【0027】以上のように、信号S4,S5,S6の値
が、共に正または共に負で同極性のとき、信号Sc8が
0(Low)となり、信号S4,S5の値が、共に正ま
たは共に負で同極性であり、かつ、信号S6の値が信号
S4,S5とは異なる極性の値のとき信号Sc7が0(
Low)となり、信号S4,S5,S6の値の組合わせ
が上記以外の組合わせのとき(Sc8及びSc7が共に
1(High) のとき)、信号Sc2が0(Low)
となる。
As described above, when the values of the signals S4, S5, and S6 are both positive or both negative and have the same polarity, the signal Sc8 becomes 0 (Low), and the values of the signals S4, S5 are both positive or both negative. When the signal S6 is negative and has the same polarity and has a different polarity from the signals S4 and S5, the signal Sc7 becomes 0 (
When the combination of values of signals S4, S5, and S6 is other than the above (when both Sc8 and Sc7 are 1 (High)), signal Sc2 becomes 0 (Low).
becomes.

【0028】制御信号形成回路8を実現する回路例を図
3(a)に示す。図3(a)において、変換器3−1〜
3−3は、信号S4〜S6(2の補数表示の8bitの
信号)を、正のときは1、ゼロのときは0、負のときは
−1に変換し、それを2の補数表示の2bit化された
信号として出力する。各変換器の変換表を表1に、信号
S4〜S6の2の補数表示の2bit化された信号を次
式(12)にそれぞれ示す。
An example of a circuit implementing the control signal forming circuit 8 is shown in FIG. 3(a). In FIG. 3(a), converters 3-1 to
3-3 converts the signals S4 to S6 (8-bit signals in two's complement representation) to 1 when positive, 0 when zero, and -1 when negative, and converts them into two's complement representation. Output as a 2-bit signal. The conversion table of each converter is shown in Table 1, and the 2-bit signals of the signals S4 to S6 expressed in two's complement are shown in the following equation (12).

【0029】[0029]

【表1】[Table 1]

【0030】[0030]

【数12】[Math. 12]

【0031】変換器3−1〜3−3は、TTL−ICや
、ROMなどによるテーブル・ルックアップ方式で実現
できると共に、PLA(Programmable L
ogic Array)等でも実現できる。3つの変換
器出力は、AND回路3−4〜3−8、OR回路3−9
,3−10、NAND回路3−11,3−12,3−1
3を経て、次式に示す制御信号Sc7,Sc2,Sc8
となる。
The converters 3-1 to 3-3 can be realized using a table lookup method using TTL-IC, ROM, etc., and can also be realized using PLA (Programmable L
It can also be realized using Logic Array). The three converter outputs are AND circuits 3-4 to 3-8 and OR circuit 3-9.
, 3-10, NAND circuit 3-11, 3-12, 3-1
3, control signals Sc7, Sc2, Sc8 shown in the following equations
becomes.

【0032】[0032]

【数13】[Math. 13]

【0033】なお、図3(a)上では、各信号名Sc7
,Sc2,Sc8は、単なる名称として記載してあるが
、上式(13)では、その信号の使用目的、動作を明確
にするため、ローアクティブ(負論理)の論理式で(即
ち、バーを付して)、各信号を示している。制御信号形
成回路8の雑音成分に対する性能を向上させるため、変
換器3−1〜3−3に、本発明者による先の特許願(出
願日  平成3年3月18日,整理番号  H0300
0095 )で説明した、制御信号形成回路6の変換器
3−1〜3−3(スライス機能を有する変換器)を用い
てもよい。この場合、本実施例の制御信号形成回路8で
形成される制御信号は、先の特許願で説明した制御信号
と同一のものとなる。ここで図1にもどって、次段の信
号選択回路9には、制御信号Sc(信号Sc7,Sc2
,Sc8)、及び信号S7,S2,S8が供給される。 信号選択回路9は、制御信号Scに応じて、信号S7,
S2,S8の内の1つの信号を選択出力する。信号選択
回路9の出力Soは、次式(14)に示すものとなる。
Note that in FIG. 3(a), each signal name Sc7
, Sc2, and Sc8 are listed as mere names, but in the above equation (13), in order to clarify the purpose of use and operation of the signals, they are expressed as low active (negative logic) logical expressions (i.e., the bar is ), each signal is shown. In order to improve the performance of the control signal forming circuit 8 against noise components, the converters 3-1 to 3-3 are provided with a patent application filed by the present inventor (filed on March 18, 1991, reference number H0300).
The converters 3-1 to 3-3 (converters having a slicing function) of the control signal forming circuit 6 described in 0095) may be used. In this case, the control signal formed by the control signal forming circuit 8 of this embodiment is the same as the control signal described in the previous patent application. Returning to FIG. 1, the next stage signal selection circuit 9 has a control signal Sc (signals Sc7, Sc2).
, Sc8) and signals S7, S2, and S8 are supplied. The signal selection circuit 9 selects the signals S7, S7, and S7 according to the control signal Sc.
One of the signals S2 and S8 is selectively output. The output So of the signal selection circuit 9 is expressed by the following equation (14).

【0034】[0034]

【数14】[Math. 14]

【0035】即ち、信号選択回路9は、制御信号Sc7
が0(Low)のとき、信号S7を選択出力し、制御信
号Sc2が0(Low)のとき、信号S2を選択出力し
、制御信号Sc8が0(Low)のとき、信号S8を選
択出力する。
That is, the signal selection circuit 9 selects the control signal Sc7.
When is 0 (Low), the signal S7 is selectively output, when the control signal Sc2 is 0 (Low), the signal S2 is selectively output, and when the control signal Sc8 is 0 (Low), the signal S8 is selectively output. .

【0036】信号選択回路9を実現する回路例を図3(
c)に示す。ブロック3−14,3−15,3−16は
スイッチ回路である。各スイッチ回路3−14〜3−1
6には、信号S7,S2,S8がそれぞれ供給され、制
御信号Sc7,Sc2,Sc8の内の1つが0(Low
)のとき、その制御信号が供給されているスイッチ回路
がオンとなり、信号S7,S2,S8の内のどれか1つ
が、共通化された出力端子から出力される。各スイッチ
回路3−14〜3−16は、同一構成の回路である。図
3(b)に、スイッチ回路3−14〜3−16の具体的
回路例として、スイッチ回路3−14を代表として示す
。 信号S7,Soを8bit,2の補数表示のものとする
。ブロック3−20〜3−27は制御端子付のバッファ
回路であり、共通化された制御端子には、制御信号Sc
7が供給されている。この制御信号Sc7が0(Low
)のときに、入力信号S7、即ち、S70(LSB)〜
S77(MSB)は、そのまま出力So(即ち、S00
(LSB)〜S07(MSB))として出力される。制
御信号Sc7が1(High)のときには、出力はトラ
イステートまたはハイインピーダンス状態となる。こう
して得られる信号選択回路9の出力信号So(この画質
改善装置の出力)は、図4(l)に示す波形となる。
An example of a circuit for realizing the signal selection circuit 9 is shown in FIG.
Shown in c). Blocks 3-14, 3-15, and 3-16 are switch circuits. Each switch circuit 3-14 to 3-1
6 are supplied with signals S7, S2, and S8, respectively, and one of the control signals Sc7, Sc2, and Sc8 is 0 (Low).
), the switch circuit to which the control signal is supplied is turned on, and one of the signals S7, S2, and S8 is output from the common output terminal. Each of the switch circuits 3-14 to 3-16 has the same configuration. FIG. 3B shows the switch circuit 3-14 as a representative example of the switch circuits 3-14 to 3-16. The signals S7 and So are assumed to be 8-bit, two's complement representation. Blocks 3-20 to 3-27 are buffer circuits with control terminals, and the common control terminals have a control signal Sc.
7 is supplied. This control signal Sc7 is 0 (Low)
), the input signal S7, that is, S70 (LSB) ~
S77 (MSB) is the output So (i.e. S00
(LSB) to S07 (MSB)). When the control signal Sc7 is 1 (High), the output is in a tristate or high impedance state. The output signal So of the signal selection circuit 9 (output of this image quality improvement device) obtained in this way has a waveform shown in FIG. 4(l).

【0037】この出力波形Soを入力波形S1と比較す
ると、出力波形Soは、入力波形S1の波形変化部(エ
ッジ部)のほぼ中間点に波形段差が付加され、波形傾斜
部の傾斜が急峻となっており、適格にエッジ強調された
波形となっていることがわかる。出力信号Soを再生す
れば、輪郭補正された画像が得られる。また、この画質
改善装置のエッジ強調処理は、図4(l)に示す出力波
形Soからもわかるように、従来の輪郭補正のようなプ
リシュート、オーバーシュートなどの原信号の振幅を越
えたエッジ強調処理とならず、原信号の振幅内のエッジ
強調処理である。従って、この画質改善装置を組込んだ
機器を、デジタル回路で構成した場合でもオーバーフロ
ーの問題が発生せず、その機器は、良好な画質改善が行
える。図4(l)に示す出力波形Soは、混合器6,7
の混合率kを共にk=0.5 に設定した場合の波形で
ある。混合器6,7の混合率kを、共に設定可能最大値
である1としたときの出力波形Soを図4(m)に示す
。 これは、波形段差が最大限に付加された状態(エッジ強
調量が最大の状態)である。混合率kを、共に設定可能
最小値である0としたときの出力波形Soは、波形段差
が付加されない原信号S1と同一の波形となる。このよ
うに、本実施例は、エッジ強調量を調節できるので、観
賞者は、再生画像や信号波形を見ながら、自分の好みに
あったエッジ強調量、即ち、自分の好みにあった画質を
設定できる。さらに、本実施例は、前述したように混合
器を2つ設けてある。一方の混合器7の出力信号S8は
、出力波形Soの波形変化部(エッジ部)の中間点の左
側部分となっている。他方の混合器6の出力信号S7は
、波形変化部の中間点の右側部分となっている。よって
、混合器6,7の混合率を違う値に設定すれば、波形変
化部の中間点の両側で波形を独立して変化させられる。 従って、本実施例は、より細かくエッジ強調量を調節で
き、観賞者の画質に関する多様な要求に十分応えられる
。こうして、ラインL2から出力される信号Soは、エ
ッジ強調が行われた結果、新たな側波帯成分が形成され
、入力信号S1が本来有する帯域を越えたスペクトルが
新たに付加された信号となる。この新たなスペクトルの
付加は、等価的に、原信号の解像度が向上したとの印象
を観賞者に与え、画像の鮮鋭度を改善する働きをしてい
る。
Comparing this output waveform So with the input waveform S1, the output waveform So has a waveform step added at approximately the midpoint of the waveform changing part (edge part) of the input waveform S1, and the slope of the waveform slope part is steep. It can be seen that the waveform has properly edge-emphasized edges. By reproducing the output signal So, a contour-corrected image can be obtained. In addition, as can be seen from the output waveform So shown in FIG. 4(l), the edge enhancement processing of this image quality improvement device is effective against edges that exceed the amplitude of the original signal, such as preshoot and overshoot, as in conventional contour correction. This is not an enhancement process, but an edge enhancement process within the amplitude of the original signal. Therefore, even if a device incorporating this image quality improvement device is configured with a digital circuit, the problem of overflow will not occur, and the device can improve the image quality. The output waveform So shown in FIG.
This is a waveform when both mixing ratios k are set to k=0.5. FIG. 4(m) shows the output waveform So when the mixing ratios k of the mixers 6 and 7 are both set to 1, which is the maximum value that can be set. This is a state in which the maximum waveform step is added (a state in which the amount of edge enhancement is maximum). The output waveform So when the mixing ratio k is set to 0, which is the minimum settable value, is the same waveform as the original signal S1 to which no waveform step is added. In this way, in this embodiment, the amount of edge enhancement can be adjusted, so the viewer can adjust the amount of edge enhancement that suits his or her preference, that is, the image quality that suits his or her preference, while viewing the reproduced image or signal waveform. Can be set. Furthermore, in this embodiment, two mixers are provided as described above. The output signal S8 of one of the mixers 7 is a portion to the left of the midpoint of the waveform changing portion (edge portion) of the output waveform So. The output signal S7 of the other mixer 6 is on the right side of the midpoint of the waveform changing section. Therefore, by setting the mixing ratios of the mixers 6 and 7 to different values, the waveform can be changed independently on both sides of the midpoint of the waveform changing section. Therefore, in this embodiment, the amount of edge enhancement can be adjusted more finely, and the various demands regarding image quality from viewers can be fully met. In this way, the signal So output from the line L2 has new sideband components formed as a result of edge emphasis, and becomes a signal to which a spectrum beyond the original band of the input signal S1 has been newly added. . The addition of this new spectrum equivalently gives the viewer the impression that the resolution of the original signal has been improved, and serves to improve the sharpness of the image.

【0038】ここで、信号Soのエッジ部の急峻さ(エ
ッジ強調の度合)は、混合率kの値とは無関係に、エッ
ジ強調前の元の信号S1におけるエッジ部が有する周波
数特性に依存している。元の信号の立上がり部及び立下
がり部(エッジ部)が、図4(n)に示すように、より
急峻な傾斜であれば、同図(o)に示すような強い度合
のエッジ強調が行われる。一方、同図(p)に示すよう
に緩かな傾斜に対しては、同図(q)に示すような弱い
度合のエッジ強調が行われる。このように、エッジ強調
処理の度合は、入力信号の周波数に依存し、入力信号と
完全な相関関係があるので、この画質改善装置は、観賞
者に対して違和感を与えることなく、自然な形で、鮮鋭
度及び解像度を向上させることができる。
Here, the steepness of the edge portion of the signal So (degree of edge emphasis) depends on the frequency characteristics of the edge portion of the original signal S1 before edge emphasis, regardless of the value of the mixing ratio k. ing. If the rising and falling parts (edge parts) of the original signal have steeper slopes as shown in Figure 4(n), a strong degree of edge enhancement as shown in Figure 4(o) can be performed. be exposed. On the other hand, for a gentle slope as shown in FIG. 12(p), a weak degree of edge emphasis as shown in FIG. 2(q) is performed. In this way, the degree of edge enhancement processing depends on the frequency of the input signal and has a perfect correlation with the input signal, so this image quality improvement device can produce a natural shape without causing any discomfort to the viewer. With this, sharpness and resolution can be improved.

【0039】他の実施例について説明する。この実施例
は、混合器6で信号S1と信号S2とを混合して信号S
7を得る点と、混合器7で信号S2と信号S3とを混合
して信号S8を得る点とで、図1に示した実施例と相違
する。他の構成及び回路動作は、図1に示した実施例と
同一である。混合器6,7の具体的な構成例は、図2(
f),(g)に示すものである。この実施例は、図1に
示した実施例と同様な効果を有する他に、減算器を介さ
ずに、出力信号Soとなる信号S7,S8が得られるの
で、出力信号Soに対する小振幅信号を扱う減算器での
雑音侵入の虞が少ないという独自の効果を有する。
Another embodiment will be explained. In this embodiment, the mixer 6 mixes the signal S1 and the signal S2 to generate the signal S.
This embodiment is different from the embodiment shown in FIG. 1 in that the signal S2 and the signal S3 are mixed in the mixer 7 to obtain the signal S8. The other configurations and circuit operations are the same as the embodiment shown in FIG. A specific example of the configuration of the mixers 6 and 7 is shown in FIG.
f) and (g). In addition to having the same effect as the embodiment shown in FIG. 1, this embodiment can obtain the signals S7 and S8 that become the output signal So without using a subtracter, so that the small amplitude signal for the output signal So can be obtained. It has the unique effect of reducing the risk of noise intrusion in the subtracter used.

【0040】上記各実施例では、入力信号として、上限
周波数4MHz までに帯域制限された輝度信号をあげ
たが、本発明の画質改善装置は、RGB信号などのベー
スバンド系全ての映像信号及び画像信号を扱うことがで
きる。また、この画質改善装置は、CG(コンピュータ
グラフィックス)画像や、自然画像を扱う画像処理装置
にも好適である。特に、デジタル化された画像データに
対しては、本発明と等価な輪郭補正処理、エッジ強調処
理が、コンピュータを使用したソフトウェア処理によっ
ても実現でき、本発明は、画像データのソフトウェアに
よる加工処理にも応用できる。さらにまた、本発明は、
デジタル伝送系の波形歪によって発生するアイパターン
の劣化を改善することにも有効である。
In each of the above embodiments, the input signal is a luminance signal band-limited to an upper limit frequency of 4 MHz, but the image quality improvement device of the present invention can input all baseband video signals and images such as RGB signals. Can handle signals. This image quality improvement device is also suitable for image processing devices that handle CG (computer graphics) images and natural images. In particular, for digitized image data, contour correction processing and edge enhancement processing equivalent to the present invention can also be realized by software processing using a computer. can also be applied. Furthermore, the present invention
It is also effective in improving eye pattern deterioration caused by waveform distortion in digital transmission systems.

【0041】[0041]

【発明の効果】以上の通り本発明の画質改善装置は、以
下の効果を有する。 (イ)エッジ強調を、入力信号の傾斜部分の中点に波形
段差を適格に付加することにより行い、その結果、入力
信号の有する周波数帯域外の周波数成分が付加された出
力信号が得られるので、再生画像の輪郭補正が行える。 (ロ)従来の輪郭補正のようなプリシュート、オーバー
シュートなどの原信号の振幅を越えたエッジ強調となら
ず、原信号の振幅内のエッジ強調処理である。従って、
この画質改善装置を組込んだ機器を、デジタル回路で構
成した場合でもオーバーフローの問題が発生せず、その
機器は、良好な画質改善が行える。 (ハ)入力信号に対するエッジ強調の度合は、入力信号
の周波数に依存し、入力信号と完全な相関関係があるの
で、この画質改善装置は、観賞者に対して違和感を与え
ることなく、自然な形で、鮮鋭度及び解像度を向上させ
ることができる。 (ニ)2つの混合器を設けてあるので、2つの混合器の
混合率を違う値に設定すれば、波形変化部の中間点の両
側で波形を独立して変化させられる。従って、この画質
改善装置は、より細かくエッジ強調量を調節でき、観賞
者の画質に関する多様な要求に十分応えられる。 (ホ)本発明の各構成要素は、従来の回路を組合わせる
ことによりそれぞれ構成できるので、本発明の画質改善
装置は容易に製造でき、幅広い用途を有するものである
As described above, the image quality improving device of the present invention has the following effects. (b) Edge enhancement is performed by properly adding a waveform step to the midpoint of the slope part of the input signal, and as a result, an output signal with frequency components outside the frequency band of the input signal is obtained. , contour correction of the reproduced image can be performed. (b) This process does not emphasize edges exceeding the amplitude of the original signal, such as preshoot and overshoot, as in conventional contour correction, but emphasizes edges within the amplitude of the original signal. Therefore,
Even when a device incorporating this image quality improvement device is configured with a digital circuit, the problem of overflow does not occur, and the device can improve image quality satisfactorily. (c) The degree of edge enhancement for the input signal depends on the frequency of the input signal and has a perfect correlation with the input signal, so this image quality improvement device can produce a natural image without causing any discomfort to the viewer. sharpness and resolution can be improved. (d) Since two mixers are provided, by setting the mixing ratios of the two mixers to different values, the waveform can be changed independently on both sides of the midpoint of the waveform changing section. Therefore, this image quality improvement device can more finely adjust the amount of edge enhancement, and can satisfactorily meet various demands regarding image quality from viewers. (E) Each component of the present invention can be configured by combining conventional circuits, so the image quality improvement device of the present invention can be easily manufactured and has a wide range of uses.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】一実施例のブロック構成図である。FIG. 1 is a block diagram of an embodiment.

【図2】減算器及び混合器の具体的な構成例を示す図で
ある。
FIG. 2 is a diagram showing a specific configuration example of a subtracter and a mixer.

【図3】制御信号形成回路及び信号選択回路の具体的な
構成例を示す図である。
FIG. 3 is a diagram showing a specific configuration example of a control signal forming circuit and a signal selection circuit.

【図4】図1に示した実施例の動作説明図である。FIG. 4 is an explanatory diagram of the operation of the embodiment shown in FIG. 1;

【符号の説明】[Explanation of symbols]

1,2  遅延回路 3,4,5  減算器 6,7  混合器 8  制御信号形成回路 9  信号選択回路 1, 2 Delay circuit 3, 4, 5 subtractor 6,7 Mixer 8 Control signal formation circuit 9 Signal selection circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】入力信号である第1の信号を所定時間遅延
させた第2の信号と、前記第2の信号を前記所定時間遅
延させた第3の信号とを出力する遅延回路と、前記第1
の信号から前記第2の信号を減算して得た第4の信号を
出力する第1の減算器と、前記第2の信号から前記第3
の信号を減算して得た第5の信号を出力する第2の減算
器と、前記第4の信号から前記第5の信号を減算して得
た第6の信号を出力する第3の減算器と、前記第2の信
号と前記第4の信号とを、第1の所定比率で混合して得
た第7の信号を出力する第1の混合器と、前記第2の信
号と前記第5の信号とを、第2の所定比率で混合して得
た第8の信号を出力する第2の混合器と、前記第4、第
5、及び第6の信号が供給され、前記第4、第5、及び
第6の信号の極性の組合わせに応じて変化する、制御信
号である第9の信号を出力する制御信号形成回路と、前
記第7、第2、第8、及び第9の信号が供給され、制御
信号である前記第9の信号に応じて、前記第7、第2、
及び第8の信号の内の1つを選択して出力する信号選択
回路とより構成し、前記制御信号形成回路は、(イ)前
記第4、第5、及び第6の3つの信号の値が同時に正ま
たは同時に負である同極性の値であるとき、前記信号選
択回路が前記第8の信号を選択出力する制御信号を出力
し、(ロ)前記第4及び第5の信号の値が同時に正また
は同時に負である同極性の値であり、かつ、前記第6の
信号の値が、前記第4及び第5の信号の値の極性と異な
る極性の値のとき、前記信号選択回路が前記第7の信号
を選択出力する制御信号を出力し、(ハ)前記第4、第
5、及び第6の3つの信号の値の組合わせが前記(イ)
、(ロ)以外の組合わせのとき、前記信号選択回路が前
記第2の信号を選択出力する制御信号を出力し、前記信
号選択回路から、前記入力信号である第1の信号のエッ
ジが強調された出力信号を得ることを特徴とする画質改
善装置。
1. A delay circuit that outputs a second signal obtained by delaying a first signal that is an input signal by a predetermined time, and a third signal obtained by delaying the second signal by the predetermined time; 1st
a first subtracter that outputs a fourth signal obtained by subtracting the second signal from the second signal;
a second subtractor that outputs a fifth signal obtained by subtracting the fifth signal from the fourth signal; and a third subtractor that outputs a sixth signal obtained by subtracting the fifth signal from the fourth signal. a first mixer that outputs a seventh signal obtained by mixing the second signal and the fourth signal at a first predetermined ratio; a second mixer that outputs an eighth signal obtained by mixing the fourth, fifth, and sixth signals at a second predetermined ratio; , a control signal forming circuit that outputs a ninth signal that is a control signal that changes according to a combination of polarities of the seventh, second, eighth, and ninth signals; A signal is supplied, and the seventh, second,
and a signal selection circuit that selects and outputs one of the and eighth signals, and the control signal forming circuit is configured to: (a) select the values of the fourth, fifth, and sixth signals; are values of the same polarity that are simultaneously positive or negative at the same time, the signal selection circuit outputs a control signal for selectively outputting the eighth signal, and (b) the values of the fourth and fifth signals are When the values of the sixth signal are of the same polarity, which are simultaneously positive or negative at the same time, and the value of the sixth signal is a value of a polarity different from the polarity of the values of the fourth and fifth signals, the signal selection circuit outputting a control signal for selectively outputting the seventh signal; (c) the combination of the values of the fourth, fifth, and sixth signals is determined by
, (b), the signal selection circuit outputs a control signal for selectively outputting the second signal, and the signal selection circuit emphasizes the edge of the first signal, which is the input signal. An image quality improvement device characterized in that it obtains an output signal that is
【請求項2】入力信号である第1の信号を所定時間遅延
させた第2の信号と、前記第2の信号を前記所定時間遅
延させた第3の信号とを出力する遅延回路と、前記第1
の信号から前記第2の信号を減算して得た第4の信号を
出力する第1の減算器と、前記第2の信号から前記第3
の信号を減算して得た第5の信号を出力する第2の減算
器と、前記第4の信号から前記第5の信号を減算して得
た第6の信号を出力する第3の減算器と、前記第1の信
号と前記第2の信号とを、第1の所定比率で混合して得
た第7の信号を出力する第1の混合器と、前記第2の信
号と前記第3の信号とを、第2の所定比率で混合して得
た第8の信号を出力する第2の混合器と、前記第4、第
5、及び第6の信号が供給され、前記第4、第5、及び
第6の信号の極性の組合わせに応じて変化する、制御信
号である第9の信号を出力する制御信号形成回路と、前
記第7、第2、第8、及び第9の信号が供給され、制御
信号である前記第9の信号に応じて、前記第7、第2、
及び第8の信号の内の1つを選択して出力する信号選択
回路とより構成し、前記制御信号形成回路は、(イ)前
記第4、第5、及び第6の3つの信号の値が同時に正ま
たは同時に負である同極性の値であるとき、前記信号選
択回路が前記第8の信号を選択出力する制御信号を出力
し、(ロ)前記第4及び第5の信号の値が同時に正また
は同時に負である同極性の値であり、かつ、前記第6の
信号の値が、前記第4及び第5の信号の値の極性と異な
る極性の値のとき、前記信号選択回路が前記第7の信号
を選択出力する制御信号を出力し、(ハ)前記第4、第
5、及び第6の3つの信号の値の組合わせが前記(イ)
、(ロ)以外の組合わせのとき、前記信号選択回路が前
記第2の信号を選択出力する制御信号を出力し、前記信
号選択回路から、前記入力信号である第1の信号のエッ
ジが強調された出力信号を得ることを特徴とする画質改
善装置。
2. A delay circuit that outputs a second signal obtained by delaying a first signal that is an input signal by a predetermined time, and a third signal obtained by delaying the second signal by the predetermined time; 1st
a first subtracter that outputs a fourth signal obtained by subtracting the second signal from the second signal;
a second subtractor that outputs a fifth signal obtained by subtracting the fifth signal from the fourth signal; and a third subtractor that outputs a sixth signal obtained by subtracting the fifth signal from the fourth signal. a first mixer that outputs a seventh signal obtained by mixing the first signal and the second signal at a first predetermined ratio; a second mixer that outputs an eighth signal obtained by mixing the No. 3 signal at a second predetermined ratio, and the fourth, fifth, and sixth signals are supplied; , a control signal forming circuit that outputs a ninth signal that is a control signal that changes according to a combination of polarities of the seventh, second, eighth, and ninth signals; A signal is supplied, and the seventh, second,
and a signal selection circuit that selects and outputs one of the and eighth signals, and the control signal forming circuit is configured to: (a) select the values of the fourth, fifth, and sixth signals; are values of the same polarity that are simultaneously positive or negative at the same time, the signal selection circuit outputs a control signal for selectively outputting the eighth signal, and (b) the values of the fourth and fifth signals are When the values of the sixth signal are of the same polarity, which are simultaneously positive or negative at the same time, and the value of the sixth signal is a value of a polarity different from the polarity of the values of the fourth and fifth signals, the signal selection circuit outputting a control signal for selectively outputting the seventh signal; (c) the combination of the values of the fourth, fifth, and sixth signals is determined by
, (b), the signal selection circuit outputs a control signal for selectively outputting the second signal, and the signal selection circuit emphasizes the edge of the first signal, which is the input signal. An image quality improvement device characterized in that it obtains an output signal that is
JP3083420A 1991-03-22 1991-03-22 Picture quality improving device Pending JPH04294687A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3083420A JPH04294687A (en) 1991-03-22 1991-03-22 Picture quality improving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3083420A JPH04294687A (en) 1991-03-22 1991-03-22 Picture quality improving device

Publications (1)

Publication Number Publication Date
JPH04294687A true JPH04294687A (en) 1992-10-19

Family

ID=13801948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3083420A Pending JPH04294687A (en) 1991-03-22 1991-03-22 Picture quality improving device

Country Status (1)

Country Link
JP (1) JPH04294687A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670999B1 (en) 1999-08-02 2003-12-30 Nec Corporation Contour emphasizing circuit and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670999B1 (en) 1999-08-02 2003-12-30 Nec Corporation Contour emphasizing circuit and method thereof

Similar Documents

Publication Publication Date Title
EP0514196B1 (en) Picture quality improving apparatus for compensating contour of images
US4853783A (en) Video signal processing circuit
JPH04294687A (en) Picture quality improving device
US4802010A (en) Method and apparatus for generating an adaptive peaking signal increasing the sharpness of a video signal
JPH09224186A (en) Video camera and control correcting device
JPH04313965A (en) Picture quality improving device
JPH04288782A (en) Picture quality improving device
JPH04299672A (en) Picture quality improving device
JPS6346881A (en) Digital outline correcting circuit
JPH04271670A (en) Picture quality improving device
JPH04273775A (en) Picture quality improving device
JP2699582B2 (en) Contour corrector
JPH04319872A (en) Picture quality improving device
JPH05110901A (en) Picture quality improving device
JPH04340871A (en) Image improving device
JP2555799B2 (en) Image quality improvement device
JPH0514468B2 (en)
JP3384154B2 (en) Horizontal contour enhancement signal processing circuit
JPS63232576A (en) Outline emphasizing circuit
JPH0366267A (en) Contour correction device
KR0150959B1 (en) The compensation circuit of an adaptive picture contour
JPH02246582A (en) Outline correcting circuit for video signal
JPS61284190A (en) Enhancer for color video signal
JPH04328962A (en) Picture quality improving device
JPH01123575A (en) Video signal processor