JPH03283733A - スタッフ同期方式 - Google Patents
スタッフ同期方式Info
- Publication number
- JPH03283733A JPH03283733A JP8086190A JP8086190A JPH03283733A JP H03283733 A JPH03283733 A JP H03283733A JP 8086190 A JP8086190 A JP 8086190A JP 8086190 A JP8086190 A JP 8086190A JP H03283733 A JPH03283733 A JP H03283733A
- Authority
- JP
- Japan
- Prior art keywords
- input
- speed
- information
- buffer memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 230000001186 cumulative effect Effects 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スタッフ同期方式に関し、特に伝送路速度に
非同期なデータ速度を有するディジタルデータに対しワ
ード単位でスタッフを行い、伝送路速度に同期化させる
スタッフ同期方式に関する。
非同期なデータ速度を有するディジタルデータに対しワ
ード単位でスタッフを行い、伝送路速度に同期化させる
スタッフ同期方式に関する。
ディジタル伝送方式では、方路側通信需要の変化に対す
る柔軟で効率的な通信網構成の実現、障害時のルート切
り替えの円滑化によるネットワークの信鯨度向上等のた
め、１つの同期した伝送路クロックのもとて通信網を構
成し、ディジタル伝送を行うというディジタル同期多重
伝送方式が広く採用されている。一方、このような通信
網を介して、伝送路クロックに非同期なデータ速度を有
するディジタルデータを伝送することがしばしば必要と
される。
る柔軟で効率的な通信網構成の実現、障害時のルート切
り替えの円滑化によるネットワークの信鯨度向上等のた
め、１つの同期した伝送路クロックのもとて通信網を構
成し、ディジタル伝送を行うというディジタル同期多重
伝送方式が広く採用されている。一方、このような通信
網を介して、伝送路クロックに非同期なデータ速度を有
するディジタルデータを伝送することがしばしば必要と
される。
その代表的な例としては、映像信号の伝送がある。すな
わち、映像信号をアナログからディジタルに変換する場
合には、色信号スペクトラムの折り返しおよび量子化雑
音による画質劣化を抑えるため、標本化クロックの周波
数を映像信号中の色副搬送波周波数の整数倍（３倍〜４
倍）に選ぶことが多い。その結果、映像信号の符号化デ
ータ速度は、前述の同期多重方式の伝送路速度とは非同
期になる。このような非同期のデータ速度を有する各種
ディジタル情報を伝送路速度に同期化し、多重化して伝
送するために、スタッフ同期が従来から行われている。
わち、映像信号をアナログからディジタルに変換する場
合には、色信号スペクトラムの折り返しおよび量子化雑
音による画質劣化を抑えるため、標本化クロックの周波
数を映像信号中の色副搬送波周波数の整数倍（３倍〜４
倍）に選ぶことが多い。その結果、映像信号の符号化デ
ータ速度は、前述の同期多重方式の伝送路速度とは非同
期になる。このような非同期のデータ速度を有する各種
ディジタル情報を伝送路速度に同期化し、多重化して伝
送するために、スタッフ同期が従来から行われている。
第５図は、このような従来のスタッフ同期方式の一例を
示すブロック図である。第５図において、入力ディジタ
ルデータは、入力クロックによってエラスティックメモ
リ１０に毎秒ｆ、ワードの速度でワード単位に書き込ま
れる。一方、エラスティックメモリ１０からは、読み出
しクロックＲＣＫによって、ディジタルデータがワード
単位で読み出され、セレクタ２０の一方の入力端子に入
力される。
示すブロック図である。第５図において、入力ディジタ
ルデータは、入力クロックによってエラスティックメモ
リ１０に毎秒ｆ、ワードの速度でワード単位に書き込ま
れる。一方、エラスティックメモリ１０からは、読み出
しクロックＲＣＫによって、ディジタルデータがワード
単位で読み出され、セレクタ２０の一方の入力端子に入
力される。
セレクタ２０のもう一方の入力端子には、スタッフデー
タ値が与えられており、セレクタ２０は、いずれか一方
の入力を選択制御信号ＳＥＬに従って選び出力する。読
み出しクロック発生回路３０は、１フレーム時間毎にエ
ラスティックメモリ１０から読み出して伝送路へ送出す
るデータの数を、エラスティックメモリ１０からのフラ
グ信号Ｆｌ、Ｆ２の値によって決定し、送出データ数に
相当する数の読み出しクロックを発生すると共に、選択
制御信号ＳＥＬを作成してセレクタ２０に与える。
タ値が与えられており、セレクタ２０は、いずれか一方
の入力を選択制御信号ＳＥＬに従って選び出力する。読
み出しクロック発生回路３０は、１フレーム時間毎にエ
ラスティックメモリ１０から読み出して伝送路へ送出す
るデータの数を、エラスティックメモリ１０からのフラ
グ信号Ｆｌ、Ｆ２の値によって決定し、送出データ数に
相当する数の読み出しクロックを発生すると共に、選択
制御信号ＳＥＬを作成してセレクタ２０に与える。
このように、第５図に示すスタッフ同期方式において、
１フレーム時間当りの同期ワード速度の設定は入力ディ
ジタルデータのワード速度よりも大きめの一定値にして
おり、その差をスタッフデータによって埋め合わせるこ
とにより、伝送路速度に同期化する。すなわち、スタッ
フデータの挿入数は１フレーム時間毎に読み出しクロッ
ク発生回路３０で決定されており、選択制御信号ＳＥＬ
にてセレクタ２０を制御することで、スタッフデータが
挿入される。
１フレーム時間当りの同期ワード速度の設定は入力ディ
ジタルデータのワード速度よりも大きめの一定値にして
おり、その差をスタッフデータによって埋め合わせるこ
とにより、伝送路速度に同期化する。すなわち、スタッ
フデータの挿入数は１フレーム時間毎に読み出しクロッ
ク発生回路３０で決定されており、選択制御信号ＳＥＬ
にてセレクタ２０を制御することで、スタッフデータが
挿入される。
第５図においては、エラスティックメモ１月０に書き込
まれた後、読み出し待ちとなっているデータのワード数
（以後、滞留ワード数と記す）を監視し、滞留ワード数
がエラスティックメモリ１０の最大容量に近くなった場
合（例えば７／８以上）はスタッフ数を減らし、滞留ワ
ード数が少なくなった場合（例えばエラスティックメモ
リ１０の最大容量の１／８以下）はスタッフ数を減らす
ようにしている。このため、エラスティックメモリ１０
から、フラグ信号Ｆ１は、滞留ワード数が最大容量７／
８以上のとき、アクティブレベルで出力され、一方、フ
ラグ信号Ｆ２は、滞留ワード数が最大容量の１／８以下
のとき、アクティブレベルで出力されるようになってお
り、それぞれ読み出しクロック発生回路３０に与えられ
て、前述のスタッフ動作が行われる。このようにして、
ディジタルデータはスタッフデータを挿入されることで
伝送路速度に同期したものとなり、他のデータと多重化
されて伝送されることが可能となる。
まれた後、読み出し待ちとなっているデータのワード数
（以後、滞留ワード数と記す）を監視し、滞留ワード数
がエラスティックメモリ１０の最大容量に近くなった場
合（例えば７／８以上）はスタッフ数を減らし、滞留ワ
ード数が少なくなった場合（例えばエラスティックメモ
リ１０の最大容量の１／８以下）はスタッフ数を減らす
ようにしている。このため、エラスティックメモリ１０
から、フラグ信号Ｆ１は、滞留ワード数が最大容量７／
８以上のとき、アクティブレベルで出力され、一方、フ
ラグ信号Ｆ２は、滞留ワード数が最大容量の１／８以下
のとき、アクティブレベルで出力されるようになってお
り、それぞれ読み出しクロック発生回路３０に与えられ
て、前述のスタッフ動作が行われる。このようにして、
ディジタルデータはスタッフデータを挿入されることで
伝送路速度に同期したものとなり、他のデータと多重化
されて伝送されることが可能となる。
しかしながら、このような従来のスタッフ同期方式を用
いた場合、受信側で行われる、スタッフデータを除去し
元の非同期速度のディジタルデータに再生するデスタッ
フにおいて、再生データ速度に周期の長いジッタが発生
し、大きな位相ワンプが生じるという欠点がある。
いた場合、受信側で行われる、スタッフデータを除去し
元の非同期速度のディジタルデータに再生するデスタッ
フにおいて、再生データ速度に周期の長いジッタが発生
し、大きな位相ワンプが生じるという欠点がある。
たとえば、送信側でエラスティックメモリでの滞留ワー
ド数が１／８から７７８までの間の１／８に近い値であ
ったとし、このときの非アクテイブレベルのフラグ信号
Ｆ１とＦ２で定められるスタッフ数のもとでは、エラス
ティックメモリからの読み出しデータ速度は、入力デー
タ速度を若干下回っているものとする。このとき、エラ
スティックメモリでの滞留ワード数は、エラスティック
メモリ容量の１／８近傍から７／８に向かって徐々に増
大していくが、７／８以上になるまでフラグ信号Ｆｌ、
Ｆ２は変化しないから、ｌフレーム当りのスタッフ数に
は変化が生じない。
ド数が１／８から７７８までの間の１／８に近い値であ
ったとし、このときの非アクテイブレベルのフラグ信号
Ｆ１とＦ２で定められるスタッフ数のもとでは、エラス
ティックメモリからの読み出しデータ速度は、入力デー
タ速度を若干下回っているものとする。このとき、エラ
スティックメモリでの滞留ワード数は、エラスティック
メモリ容量の１／８近傍から７／８に向かって徐々に増
大していくが、７／８以上になるまでフラグ信号Ｆｌ、
Ｆ２は変化しないから、ｌフレーム当りのスタッフ数に
は変化が生じない。
一方、受信側では、再生すべきデータ速度の情報はスタ
ッフ数にあるため、それをもとにして出力データ速度を
再生している。しかし０、スタッフ数について変化が生
じるには、滞留ワード数にある程度の変化がなければな
らず、スタッフ数の変化のない間、出力データ速度は、
変化を受けるべき情報が新たに来ないから、更新される
ことがない、したがって、出力データ速度は入力データ
速度に、対応した細かな制御がなされず、入力データに
対し相対的に大きなジッタやワンプを含んだものとなる
。
ッフ数にあるため、それをもとにして出力データ速度を
再生している。しかし０、スタッフ数について変化が生
じるには、滞留ワード数にある程度の変化がなければな
らず、スタッフ数の変化のない間、出力データ速度は、
変化を受けるべき情報が新たに来ないから、更新される
ことがない、したがって、出力データ速度は入力データ
速度に、対応した細かな制御がなされず、入力データに
対し相対的に大きなジッタやワンプを含んだものとなる
。
本発明の目的は、このような欠点を除去し、ジッタおよ
びワンプを低減できるスタッフ同期方式を提供すること
にある。
びワンプを低減できるスタッフ同期方式を提供すること
にある。
本発明のスタッフ同期方式は、
入力データを書き込むと共に、読み出しクロックによっ
て書き込まれているデータを読み出すバッファメモリと
、 入力データ速度を監視すると共に、入力データ速度情報
をもとにして入出力速度差情報の差分値の累算値が常に
小さな値をとるように読み出しクロックを生成してバッ
ファメモリに送出する生成手段とを有することを特徴と
している。
て書き込まれているデータを読み出すバッファメモリと
、 入力データ速度を監視すると共に、入力データ速度情報
をもとにして入出力速度差情報の差分値の累算値が常に
小さな値をとるように読み出しクロックを生成してバッ
ファメモリに送出する生成手段とを有することを特徴と
している。
また、本発明のスタッフ同期方式は、
入力データを書き込むと共に、読み出しクロックによっ
て書き込まれているデータを読み出すバッファメモリと
、 入力データ速度を監視すると共に、入力データ速度情報
をもとにして入出力速度差情報の差分値の累算値が常に
小さな値を取るように１フレーム時間ごとにスタッフ情
報を作成してバッファメモリへの読み出しクロックを制
御している制御生成手段とを有することを特徴としてい
る。
て書き込まれているデータを読み出すバッファメモリと
、 入力データ速度を監視すると共に、入力データ速度情報
をもとにして入出力速度差情報の差分値の累算値が常に
小さな値を取るように１フレーム時間ごとにスタッフ情
報を作成してバッファメモリへの読み出しクロックを制
御している制御生成手段とを有することを特徴としてい
る。
さらに、本発明のスタッフ同期方式は、入力データを書
き込むと共に、読み出しクロックによって書き込まれて
いるデータを読み出すバッファメモリと、 伝送路側クロック周波数をもとにした所定時間ごとに入
力データ速度を計測してその計測値を出力する入力速度
情報手段と、 ｌ伝送フレーム時間ごとに入力速度情報手段の計測値と
前回伝送フレーム時間における読み出しクロック数に対
応する数値とを比較してその差を求める入力速度検出手
段と、 入力速度検出手段の差を１伝送フレーム時間ごとに累計
し、その累計値に応じて今回伝送フレーム時間における
読み出しクロック数を決定するスタッフ情報作成手段と
、 スタッフ情報作成手段により決定された数の読み出しク
ロックを発生し前記バッファメモリに与える読み出しク
ロック発生手段とを有することを特徴としている。
き込むと共に、読み出しクロックによって書き込まれて
いるデータを読み出すバッファメモリと、 伝送路側クロック周波数をもとにした所定時間ごとに入
力データ速度を計測してその計測値を出力する入力速度
情報手段と、 ｌ伝送フレーム時間ごとに入力速度情報手段の計測値と
前回伝送フレーム時間における読み出しクロック数に対
応する数値とを比較してその差を求める入力速度検出手
段と、 入力速度検出手段の差を１伝送フレーム時間ごとに累計
し、その累計値に応じて今回伝送フレーム時間における
読み出しクロック数を決定するスタッフ情報作成手段と
、 スタッフ情報作成手段により決定された数の読み出しク
ロックを発生し前記バッファメモリに与える読み出しク
ロック発生手段とを有することを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
第１図のスタッフ同期方式は、バッファメモリ１と、入
力速度情報回路２と、入力速度積出回路３と、スタッフ
情報作成回路４と、読み出しクロック発生回路５とを備
えている。
力速度情報回路２と、入力速度積出回路３と、スタッフ
情報作成回路４と、読み出しクロック発生回路５とを備
えている。
このようなスタッフ同期方式において、バッファメモリ
１は、入力データを記憶するためのものである。入力デ
ータは、バッファメモリ１の入力端子ＤＩに接続されて
いる。入力データのワードタイミングを示す入力クロッ
クは、バッファメモリ１の書き込みクロック端子ＷＣＫ
に接続されている。出力データは、バッファメモリ１の
出力端子Ｄｏから出力される。読み出しクロ・ンク発生
回路５からの読み出しクロックは、バ・ンファメモリ１
の入力端子ＲＣＫに人力される。このような／ＮｌＮｌ
ラフアメモリ、読み出しクロックに応じて、出力端子Ｄ
Ｏからワード単位にデータを出力している。
１は、入力データを記憶するためのものである。入力デ
ータは、バッファメモリ１の入力端子ＤＩに接続されて
いる。入力データのワードタイミングを示す入力クロッ
クは、バッファメモリ１の書き込みクロック端子ＷＣＫ
に接続されている。出力データは、バッファメモリ１の
出力端子Ｄｏから出力される。読み出しクロ・ンク発生
回路５からの読み出しクロックは、バ・ンファメモリ１
の入力端子ＲＣＫに人力される。このような／ＮｌＮｌ
ラフアメモリ、読み出しクロックに応じて、出力端子Ｄ
Ｏからワード単位にデータを出力している。
入力速度情報回路２は、フレームパルスＦＰの周期を基
準に、より長い周期を作成し、その周期中における入力
クロック数を計測して、入力速度情報ＦＩを出力してい
る。この入力速度情報回路２の構成例を第２図に示す。
準に、より長い周期を作成し、その周期中における入力
クロック数を計測して、入力速度情報ＦＩを出力してい
る。この入力速度情報回路２の構成例を第２図に示す。
第２図において、２０１が１０ビツトカウンタ、２０２
．２０３がう・ンチ、２０４が引算器、２０５が分周器
である。
．２０３がう・ンチ、２０４が引算器、２０５が分周器
である。
入力速度検出回路３は、デコーダ３０１と引算器３０２
とを備えている。そして、入出力速度検出回路３は、ス
タッフ情報作成回路４の出力であるスタッフ情報ｋを一
方の入力とし、これをデコーダ３０１によりデコードし
て出力速度情報ＦＯに変換すると共に、引算器３０２に
よりもう一方から入力される入力速度情報ＦＩとの差分
値ｄを求め、スタッフ情報作成回路４に与えている。
とを備えている。そして、入出力速度検出回路３は、ス
タッフ情報作成回路４の出力であるスタッフ情報ｋを一
方の入力とし、これをデコーダ３０１によりデコードし
て出力速度情報ＦＯに変換すると共に、引算器３０２に
よりもう一方から入力される入力速度情報ＦＩとの差分
値ｄを求め、スタッフ情報作成回路４に与えている。
スタッフ情報作成回路４は、差分値ｄを各フレーム時間
ごとに累算し、累算値をもとに今回フレーム時間中にバ
ッファメモリ１からの出力データに追加するスタッフデ
ータのワード数を決定し、スタッフ情報にとして出力し
ている。このスタッフ情報作成回路４の構成例を第３図
に示す。第３図において、４０１が累算器、４０１Ａが
加算器、４０１Ｂがラッチ、４０２がコンパレータであ
る。
ごとに累算し、累算値をもとに今回フレーム時間中にバ
ッファメモリ１からの出力データに追加するスタッフデ
ータのワード数を決定し、スタッフ情報にとして出力し
ている。このスタッフ情報作成回路４の構成例を第３図
に示す。第３図において、４０１が累算器、４０１Ａが
加算器、４０１Ｂがラッチ、４０２がコンパレータであ
る。
読み出しクロック発生回路５は、スタッフ情報ｋを入力
とし、１フレーム時間中に本データチャネルに割り当て
られているデータワード数からスタッフ情報にの値を差
し引いた数のパルス数をもつ読み出しクロックを発生し
、バッファメモリ１の読み出しクロック端子ＲＣＫに与
えている。この読み出しクロック発生回路５の構成例を
第４図に示す。第４図において、５０１が微分器、５０
２がカウンタ、５０３がＲＯＭ”である。
とし、１フレーム時間中に本データチャネルに割り当て
られているデータワード数からスタッフ情報にの値を差
し引いた数のパルス数をもつ読み出しクロックを発生し
、バッファメモリ１の読み出しクロック端子ＲＣＫに与
えている。この読み出しクロック発生回路５の構成例を
第４図に示す。第４図において、５０１が微分器、５０
２がカウンタ、５０３がＲＯＭ”である。
次に、このスタッフ同期方式の動作について説明する。
入力クロックがバッファメモリｌと入力速度情報回路２
とに加えられ、フレームパルスＦＰがスタップ情報作成
回路４と読み出しクロック発生回路５とに加えられる。
とに加えられ、フレームパルスＦＰがスタップ情報作成
回路４と読み出しクロック発生回路５とに加えられる。
人力速度情報回路２のカウンタ２０１ は、ｌＯビット
でできており、入力クロックを常時カウントしている。
でできており、入力クロックを常時カウントしている。
８ ｋＨｚのフレームパルスＦＰは、分周器２０５で４
５８分の１に分周されたのち、ラッチ２０２とラッチ２
０３にクロックとして与えられている。カウンタ２０１
のＩＯビット出力は、ラッチ２０２の入力に接続され、
ラッチ２０２の出力はラッチ２０３の入力に接続されて
いる。引算器２０４は、ラッチ２０３の出力値からラッ
チ２０２の出力値を引算して出力する。したがって、引
算秒）の間の入力クロック数を２１０＝１０２４で割っ
た余りが、入力速度情報ＦＩとして出力される。
５８分の１に分周されたのち、ラッチ２０２とラッチ２
０３にクロックとして与えられている。カウンタ２０１
のＩＯビット出力は、ラッチ２０２の入力に接続され、
ラッチ２０２の出力はラッチ２０３の入力に接続されて
いる。引算器２０４は、ラッチ２０３の出力値からラッ
チ２０２の出力値を引算して出力する。したがって、引
算秒）の間の入力クロック数を２１０＝１０２４で割っ
た余りが、入力速度情報ＦＩとして出力される。
−例を示すと、入力する映像データの標本化周波数を１
４３１８．１８２ｋＨｚとすると入力速度情報Ｆｌとし
て次の（１）式で示すように約５１６が得られる。
４３１８．１８２ｋＨｚとすると入力速度情報Ｆｌとし
て次の（１）式で示すように約５１６が得られる。
１４３１８、１Ｂ２ ｘ ４５８十８；１０２４Ｘ８０
０＋５１６ ・（１）標本化周波数が変化すると
、この入力速度情報ＦＩによって検知できる。例えば、
＋ ５０ｐｐｍ変化した場合と一５０ｐρｍ変化した場
合、入力速度情報ＦＴはそれぞれ約５５７および４７５
となる。
０＋５１６ ・（１）標本化周波数が変化すると
、この入力速度情報ＦＩによって検知できる。例えば、
＋ ５０ｐｐｍ変化した場合と一５０ｐρｍ変化した場
合、入力速度情報ＦＴはそれぞれ約５５７および４７５
となる。
今、映像データを多重化して伝送する場合の１映像デー
タチヤネルに配分されたワード数が８ ｋＨｚフレーム
当り１８００ワードのシステムであるとすると、標本化
周波数１４３１８．１８２ｋＨｚの映像データは８ｋＨ
ｚ当り１７８９．７７ワード（＝ １４３１８．１８２
÷８）であるから、１フレーム当りのスタッフワード数
を平均１８００−１７８９．７７＝１０．２３とするこ
とが同期化する上で必要である。したがって、スタッフ
情報作成回ｆＷ４は、スタッフ情報にとして少なくとも
１ｏ。
タチヤネルに配分されたワード数が８ ｋＨｚフレーム
当り１８００ワードのシステムであるとすると、標本化
周波数１４３１８．１８２ｋＨｚの映像データは８ｋＨ
ｚ当り１７８９．７７ワード（＝ １４３１８．１８２
÷８）であるから、１フレーム当りのスタッフワード数
を平均１８００−１７８９．７７＝１０．２３とするこ
とが同期化する上で必要である。したがって、スタッフ
情報作成回ｆＷ４は、スタッフ情報にとして少なくとも
１ｏ。
１１の２個以上を用意している。ここで、スタッフ情報
としてに＝１０ワードであった場合、読み出しクロック
発生回路５は、その１フレーム時間中に１８００−１０
＝ １７９０個のパルスを発生して、バッファメモリ
１の読み出しクロック端子ＲＣＫに与える。
としてに＝１０ワードであった場合、読み出しクロック
発生回路５は、その１フレーム時間中に１８００−１０
＝ １７９０個のパルスを発生して、バッファメモリ
１の読み出しクロック端子ＲＣＫに与える。
このときバッファメモリ１の出力端子ＤＯから、１７９
０ワードの映像データが取り出されて出力される。した
がって、その１フレーム時間の映像データの出力速度は
１７９０Ｘ ８ ＝１４３２０ｋＨｚ （１４３１８，
１８２ｋＨｚに対し＋１２７ｐｐｍ）に相当する。入出
力速度検出回路３は、このときスタッフ情報に＝１０を
受けて、デコーダ３０１により出力速度情報ＦＯに変換
する。
０ワードの映像データが取り出されて出力される。した
がって、その１フレーム時間の映像データの出力速度は
１７９０Ｘ ８ ＝１４３２０ｋＨｚ （１４３１８，
１８２ｋＨｚに対し＋１２７ｐｐｍ）に相当する。入出
力速度検出回路３は、このときスタッフ情報に＝１０を
受けて、デコーダ３０１により出力速度情報ＦＯに変換
する。
すなわち、□デコーダ３０１では、次の（２）式により
出力速度情報ＦＯを得ている。
出力速度情報ＦＯを得ている。
［（１８００−ｋ ） Ｘ ８ ］ Ｘ４５８÷８ ＝
１０２４Ｘ８００＋ Ｆ Ｏ・・・（２） ここで、（２）式における［ ］の内は、ｋワードのス
タッフを行うことによる映像データの出力速度（単位ｋ
Ｈｚ）であり、（１）式と（２）式は同一の計算を行っ
ているから、出力速度情報ＦＯから入力速度情報Ｆｌを
引算器３０２にて差し引くことによって、バッファメモ
リ１における入出力データ速度差を表す差分値ｄが求ま
る。なお、（２）式による出力速度情報ＦＯの値と１４
３１８．１８２ｋＨｚに対するｐｐｍ換算の周波数を表
１に示す。
１０２４Ｘ８００＋ Ｆ Ｏ・・・（２） ここで、（２）式における［ ］の内は、ｋワードのス
タッフを行うことによる映像データの出力速度（単位ｋ
Ｈｚ）であり、（１）式と（２）式は同一の計算を行っ
ているから、出力速度情報ＦＯから入力速度情報Ｆｌを
引算器３０２にて差し引くことによって、バッファメモ
リ１における入出力データ速度差を表す差分値ｄが求ま
る。なお、（２）式による出力速度情報ＦＯの値と１４
３１８．１８２ｋＨｚに対するｐｐｍ換算の周波数を表
１に示す。
したがって、デコーダ３０１は、ＲＯＭ （リード・オ
ンリー・メモリ）等で簡単に実現できる。
ンリー・メモリ）等で簡単に実現できる。
スタッフ情報作成回路４の累算器４０１は、入出力速度
差検出回路３から出力される差分値ｄ＠ｌフレーム時間
ごとに累算し、累算値Ｓを出力する。
差検出回路３から出力される差分値ｄ＠ｌフレーム時間
ごとに累算し、累算値Ｓを出力する。
コンパレータ４０２は、累算値Ｓが「０」または正であ
ると判定したときは、スタッフ情報に−１１を出力し、
累算値Ｓが負である場合はスタッフ情報に＝１０を出力
する。なお、コンパレータ４０２に代えて、累算値Ｓに
対し第１表に示した出力速度情報ＦＯのいずれかを加算
したとき、加算後の累算値Ｓの絶対値を最も小さくでき
るｋを選んでスタッフ情報として出力するという回路を
用いることも可能である。したがって、累算値Ｓが正で
あればスタッフデータ数が増してバッファメモリｌから
の読み出しデータ数が減り、その結果、累算値Ｓは負の
方向に減少する。また、累算値Ｓが負になると逆の動作
が行われる。
ると判定したときは、スタッフ情報に−１１を出力し、
累算値Ｓが負である場合はスタッフ情報に＝１０を出力
する。なお、コンパレータ４０２に代えて、累算値Ｓに
対し第１表に示した出力速度情報ＦＯのいずれかを加算
したとき、加算後の累算値Ｓの絶対値を最も小さくでき
るｋを選んでスタッフ情報として出力するという回路を
用いることも可能である。したがって、累算値Ｓが正で
あればスタッフデータ数が増してバッファメモリｌから
の読み出しデータ数が減り、その結果、累算値Ｓは負の
方向に減少する。また、累算値Ｓが負になると逆の動作
が行われる。
このように、本実施例であるスタッフ同期方式では入力
データ速度を監視すると共に、その速度情報をもとにし
て入出力速度差情報の差分値の累算値が常に「０」付近
の小さな値を取るように１フレーム時間ごとにスタッフ
情報を作成して制御しているので、受信側においてスタ
ッフ情報を用いてデータ速度を再生する場合、ジッタお
よびワンプを少なくすることができ、品質の高い通信シ
ステムを実現できる。
データ速度を監視すると共に、その速度情報をもとにし
て入出力速度差情報の差分値の累算値が常に「０」付近
の小さな値を取るように１フレーム時間ごとにスタッフ
情報を作成して制御しているので、受信側においてスタ
ッフ情報を用いてデータ速度を再生する場合、ジッタお
よびワンプを少なくすることができ、品質の高い通信シ
ステムを実現できる。
以上説明したように、本発明によれば、出力データ速度
を入力データ速度に対応して制御できる効果がある。
を入力データ速度に対応して制御できる効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図に示した入力速度情報回路の構成例を示す図
、 第３図は、第１図に示したスタッフ情報作成回路の構成
例を示す図、 第４図は、第１図に示した読み出しクロック発生回路の
構成例を示す図、 第５図は、従来のスタッフ同期方式の一例を示すブロッ
ク図である。 １・・・・・バッファメモリ ２・・・・・入力速度情報回路 ３・・・・・入出力速度検出回路 ４・・・・・スタッフ情報作成回路
は、第１図に示した入力速度情報回路の構成例を示す図
、 第３図は、第１図に示したスタッフ情報作成回路の構成
例を示す図、 第４図は、第１図に示した読み出しクロック発生回路の
構成例を示す図、 第５図は、従来のスタッフ同期方式の一例を示すブロッ
ク図である。 １・・・・・バッファメモリ ２・・・・・入力速度情報回路 ３・・・・・入出力速度検出回路 ４・・・・・スタッフ情報作成回路
Claims (3)
- （１）入力データを書き込むと共に、読み出しクロック
によって書き込まれているデータを読み出すバッファメ
モリと、 入力データ速度を監視すると共に、入力データ速度情報
をもとにして入出力速度差情報の差分値の累算値が常に
小さな値をとるように読み出しクロックを生成してバッ
ファメモリに送出する生成手段とを有するスタッフ同期
方式。 - （２）入力データを書き込むと共に、読み出しクロック
によって書き込まれているデータを読み出すバッファメ
モリと、 入力データ速度を監視すると共に、入力データ速度情報
をもとにして入出力速度差情報の差分値の累算値が常に
小さな値を取るように１フレーム時間ごとにスタッフ情
報を作成してバッファメモリへの読み出しクロックを制
御している制御生成手段とを有するスタッフ同期方式。 - （３）入力データを書き込むと共に、読み出しクロック
によって書き込まれているデータを読み出すバッファメ
モリと、 伝送路側クロック周波数をもとにした所定時間ごとに入
力データ速度を計測してその計測値を出力する入力速度
情報手段と、 １伝送フレーム時間ごとに入力速度情報手段の計測値と
前回伝送フレーム時間における読み出しクロック数に対
応する数値とを比較してその差を求める入力速度検出手
段と、 入力速度検出手段の差を１伝送フレーム時間ごとに累計
し、その累計値に応じて今回伝送フレーム時間における
読み出しクロック数を決定するスタッフ情報作成手段と
、 スタッフ情報作成手段により決定された数の読み出しク
ロックを発生し前記バッファメモリに与える読み出しク
ロック発生手段とを有するスタッフ同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2080861A JP2600964B2 (ja) | 1990-03-30 | 1990-03-30 | スタッフ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2080861A JP2600964B2 (ja) | 1990-03-30 | 1990-03-30 | スタッフ同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283733A true JPH03283733A (ja) | 1991-12-13 |
| JP2600964B2 JP2600964B2 (ja) | 1997-04-16 |
Family
ID=13730123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2080861A Expired - Fee Related JP2600964B2 (ja) | 1990-03-30 | 1990-03-30 | スタッフ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600964B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148250A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Communication Technologies Ltd | 送信装置および受信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63139436A (ja) * | 1986-12-02 | 1988-06-11 | Nec Corp | スタツフ同期回路 |
-
1990
- 1990-03-30 JP JP2080861A patent/JP2600964B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63139436A (ja) * | 1986-12-02 | 1988-06-11 | Nec Corp | スタツフ同期回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148250A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Communication Technologies Ltd | 送信装置および受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600964B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459686B1 (en) | Digital signal synchronization employing single elastic store | |
| US6055247A (en) | Data transmission method, data transmission apparatus and data transmission system | |
| US4928275A (en) | Synchronization of asynchronous data signals | |
| JP3092352B2 (ja) | Ｓｏｎｅｔをｄｓ−ｎ信号に対して非同期化する装置及び方法 | |
| EP1125387A1 (en) | Reducing waiting time jitter | |
| JPH0779210A (ja) | 伝送システム | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| US4347620A (en) | Method of and apparatus for regenerating a signal frequency in a digital signal transmission system | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| JPH07177113A (ja) | 伝送装置及び整合用回路 | |
| US20030112463A1 (en) | Path control method, a transmitter circuit, and a receiver circuit | |
| JP2000341235A (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
| JPH03283733A (ja) | スタッフ同期方式 | |
| EP1109339B1 (en) | Data transmission and reception system, data transmitter and data receiver | |
| JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| JP2959225B2 (ja) | ディジタルデータ送信装置及びそれを用いた送受信システム | |
| JP3123511B2 (ja) | 位相制御装置 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP3177824B2 (ja) | ジッタ抑圧回路 | |
| US5357515A (en) | Non-interruption transmission line switching system in a duplex transmission network | |
| JPH08204695A (ja) | クロック生成装置 | |
| JP3439428B2 (ja) | Ｓｄｈ伝送装置 | |
| JPH0338931A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JPH05292055A (ja) | スタッフ同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |