JPH03282680A - 半導体集積回路の接続情報の階層構造変換処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機を用いた半導体集積回路の設計に
おける階層構造を持った接続情報の階層構造の変換処理
方式に関する。

〔従来の技術〕

従来、この種の階層構造の変換処理におけるその履歴情
報は、マクロ内の各素子の素子名くマクロ内で、素子を
一意に識別するための名前）を元の階層構造を類推させ
るものに付替える方式、または処理毎に、その処理によ
って構造か変った部分の元の階層の情報を、新しい素子
名との対応表の形式て、接続情報とは別のフィルムに出
力する方式なとがあっな。

〔発明が解決しようとする課題〕

上述した従来の履歴情報の付加方式のうち、最初の素子
名を変換前の階層構造を反映するように、付替える方式
では、深い階層を展開したような場合には素子名が長い
ものとなることや、同一のマクロ内ては同一の素子名か
認められないことによる処理の制限等の欠点かある。

また、次の処理ことに別のファイルに履歴情報を出力す
る方式では、変換処理を複数回の処理に分けて実行した
場合は、複数回の処理全体を通しての履歴を得るために
、履歴情報を併合する処理が別に必要になるという欠点
かある。

一般に、集積回路の設計においては、設計者か作成した
接続記述及びその階層構造を、設計のための計算機処理
〈自動レイアラ１−遅延解析等）におけるＷｊ層揚造の
マクロ内の素子数１階層数などの制限に合わせるために
階層構造を修正する必要かある場合かある。その際、そ
の階層構造の変更前の階層構造を示す履歴情報を残して
いないと、自動レイアラ１〜．遅延解析等の処理の結果
に対する参照が、最初に作成した階層構造てはできなく
なってしまうという欠点か生ずる。

ここで自動レイアラ１へシステムの例を説明する。階層
的な処理を行う自動レイアラ１〜システムでは、処理可
能な規模の上ての制限として、マクロ内の素子数の制限
かある。又逆にレイアウトの効率を考えるならば、小さ
なマクロか多数存在するという状況も好ましくない。す
なわち自動レイアラｌ−システムとしての最適なマクロ
内の素子数か存在し、同様に階層数についても最適なも
のが存在する。

しかし、設計者が回路の設計を行なう際に（」、論理的
な機能のまとまりを重視して階層構造を作成するので、
一般には自動レイアラ１〜システノ、か最適とする条件
を満足していない。このような時には、自動レイアウト
シスデムへの入力前の前処理として小さなマクロか多数
ある場合には複数マクロの統合、大きすきるマクロの場
合には１つのマクロの複数マクロへの分割１階層数が多
ずきる場合には階層構造の展開１階層数が少ない場合に
は階層途中てのマクロの生成が行なわれる。

この際、履歴情報が残されないならは、回路の設計者は
、自動レイアラ１〜システムの結果として出力された情
報は、自分が作成した階層′ｊ１４造てはなく、自動レ
イアラｌ−システム側の都合で勝手に変更された階層構
造を通して見ることになってしまい問題かある。

本発明の目的は、このような問題を解決し、接続情報内
　テークとして素子ごとに、素子名とは別の履歴情報を
格納する領域を用意し、階層処理内の各基本変更ごとに
、処理対象素子のそれまての履歴情報を参照し、それを
基に変換後の履歴情報を新らたに作成し、それを接続情
報内にもとずことにより、セル内で−・意とは限らない
自由なテークを格納することか可能て、基本変換ことに
その直前まての履歴情報を参照して、それに情報を付加
していくことになり、最後の変換の終了後もそのまま最
初の階層構造に対する履歴情報を得ることかてきるよう
にした半導体集積回路の接続情報の階層構造変換処理方
式を提供することにある。

〔課題を解決するだめの手段〕

本発明の構成は、階層構造の変換処理を、複数種の基本
変換処理の組合せとして実施する半導体集積回路の接続
情報の階層構造変換方式において、前記各基本変換処理
ごとに、これら変換処理の履歴情報を蓄積して残してお
くことにより、複数回の変換処理の後でも、最初の階層
構造の情報か参照できるようにしたことを特徴とする。

本発明において、基本変換処理か、展開３分割、統合お
よび生成の各処理を含むものであることもてきる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の処理フロー図であり、その
テークの流れも示している。テークベース１は複数のマ
クロから成る接続情報２及び素子ことの履歴情報３を格
納したものである。この接続情報２内の素子情報から、
その素子に対する履歴情報３へは、ポインタてリンクさ
れており、実際に処理か行なわれる時にはそのデータヘ
ース１はメモリ上に展開される。各処理部４は、コンＩ
〜ロールカードの指定により接続情報２を操作する。そ
れに続く処理部５ては先に示した通りの規則て履歴情報
３を参照、修正、再格納する。これら処理部４，５の組
は、任意の回数、繰り返すことかてきる。素子と履歴情
報との関係か保たれるならは、テータヘース１に対して
別の処理を行なうことか可能である。その後さらに階層
処理を行なった場合でも、履歴情報は、最初の階層構造
によったものか作成される。

本実施例では、階層処理を構成する基本処理として、第
２図（ａ、　）〜（ｃ）に示すように、マク１コの展開
（ａ）、分割および統合（ｂ　）　、生成（Ｃ）の４種
類の処理を対象にしている。各処理ごとの履歴情報の操
作の内容は、以下のとおりである。以下、素子名とある
個所て、その対象素子に既に履歴情報の文字列か付加さ
れている場合には、素子名の代りにその文字列を利用す
る。

（１）展開処理は、第３図に示すように、展開後残った
素子ごとに、その展開前の階層構造における上位からの
経路の素子名の連続を、履歴として作成する。（“′素
子名Δ素子名△・Δ素子名”）。図のように、素子名゛
Ａ　”の中に素子名″Ｂ′”、素子名”　ｃ　”か含ま
れる場合、展開した履歴は、“′Ａ△Ｂ八Ｃ′へなる。

＜２）分割処理６４、第４図に示すように、分割されて
新らしくてきた素子に対して、分割前の素子名を与える
（パ分割前の素子名パ）。すなわち、素子名”Ａ“′を
分割した時、それぞれ履歴゛Ａ”　、”Ａ”　となる。

（３〉統合処理は、第５図に示すように、統合されて新
らしくてきた素子に対して空の文字列を与える（″　　
”′）。その素子に参照されているマクロ内の素子に対
して、統合前に、その素子か含まれていたマクロを参照
していた素子の素子名と、下位の素子の統合前の素子名
の連続として与える（’に１位の素子名△下位の素子名
パ〉。

すなわち、素子名′°Ｘ“を含む素子名“Ａｏ“と素子
名”　Ｙ　”を含む素子名”　Ｂ　”とを統合して履歴
゛″は履歴“ＡΔｘ”とＢΔＹ　”とになる。

（４）生成処理は、第６図に示すように、新らしく生成
された素子に対して空の文字列を与える（″“）。

〔発明の効果〕

以上説明したように、本発明は、複数回の階層処理を行
なった後でも最初の階層構造の履歴情報を持っているの
で、階層的にレイアウトを行なう自動レイアラ１へシス
テムの入力の階層構造のマクロ内の素子数１階層数なと
の制限に合わせるように接続情報を修正を行なうという
用途に適用すると、自動レイアウトの後の処理（レイア
ラ１−結果を用いた遅延解析）においても、最初の階層
構造を参照することかてきるという効果かある。また、
自動レイアラ１−の処理の直後に、遅延解析処理での制
限により、さらに階層処理く全階層の展開）を行なった
場合においても、最初の階層構造か参照することかでき
る。

【図面の簡単な説明】

第１図は本発明の一実施例の処理フロー図、第２図（ａ
、　）〜（ｃ）は第１図の４種の基本処理を説明する模
式図、第３図〜第６図は第２図の展開２分割、統合、生
成処理において履歴情報の付加のされ方を示した模式図
である。 トテータヘース、２・接続情報、３・階層処理履歴、４
．５・・処理、２１・・・展開処理、２２分割処理、２
３・統合処理、２４・・生成処理。

Claims (1)

1. 【特許請求の範囲】 １、階層構造の変換処理を、複数種の基本変換処理の組
   合せとして実施する半導体集積回路の接続情報の階層構
   造変換方式において、前記各基本変換処理ごとに、これ
   ら変換処理の履歴情報を蓄積して残しておくことにより
   、複数回の変換処理の後でも、最初の階層構造の情報が
   参照できるようにしたことを特徴とする半導体集積回路
   の接続情報の階層構造変換処理方式。 ２、基本変換処理が、展開、分割、統合および生成の各
   処理を含むものである請求項１記載の半導体集積回路の
   接続情報の階層構造変換方式。