JPH0327987B2 - - Google Patents
Info
- Publication number
- JPH0327987B2 JPH0327987B2 JP56162834A JP16283481A JPH0327987B2 JP H0327987 B2 JPH0327987 B2 JP H0327987B2 JP 56162834 A JP56162834 A JP 56162834A JP 16283481 A JP16283481 A JP 16283481A JP H0327987 B2 JPH0327987 B2 JP H0327987B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- detection circuit
- disk
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Description
【発明の詳細な説明】
本発明はデジタルオーデイオデイスク等記録媒
体から得られたデイジタル信号列からパルス巾を
検出するパルス巾検出回路に関するものである。
体から得られたデイジタル信号列からパルス巾を
検出するパルス巾検出回路に関するものである。
第１図はデイジタルオーデイオデイスクのモー
タ駆動系を示したものである。１はデイスク、２
はデイスク回転用モータ、３はデイスクから信号
を取り出すピツクアツプ、４はデイスクから得ら
れる信号の中から同期信号を検出する同期信号検
出回路である。同期信号はデイスク上に一定の周
期で刻まれているので、回転数と等価である。よ
つてこの同期信号の周波数を５のfN変換器を通
すことにより、モータにフイードバツクし、サー
ボループを形成している。
タ駆動系を示したものである。１はデイスク、２
はデイスク回転用モータ、３はデイスクから信号
を取り出すピツクアツプ、４はデイスクから得ら
れる信号の中から同期信号を検出する同期信号検
出回路である。同期信号はデイスク上に一定の周
期で刻まれているので、回転数と等価である。よ
つてこの同期信号の周波数を５のfN変換器を通
すことにより、モータにフイードバツクし、サー
ボループを形成している。
上記デイスク上の信号は第２図に示すようなパ
ルス列となつている。全てのパルス巾は、基本周
期Ｔの整数倍になつている。６はパルス列中の特
定パターンであり、正負11Tのパルス巾の組み合
せである。これが他の情報信号と区別された同期
信号である。又パルス巾11Tは全パルス巾の最大
値である。
ルス列となつている。全てのパルス巾は、基本周
期Ｔの整数倍になつている。６はパルス列中の特
定パターンであり、正負11Tのパルス巾の組み合
せである。これが他の情報信号と区別された同期
信号である。又パルス巾11Tは全パルス巾の最大
値である。
前記11T〜11Tパルス巾を有する同期信号を速
度信号として使用すると、デイスクモータの速度
制御を行うことが可能である。ところが前記同期
信号は定常回転時に始めて得られる信号であり、
モータの起動時は低速回転のため11Tというパル
ス巾を検知できず、よつて回転速度を検出するこ
とは不可である。この起動時の速度制御をモータ
自身に持つFG信号によつて制御する方法がある。
度信号として使用すると、デイスクモータの速度
制御を行うことが可能である。ところが前記同期
信号は定常回転時に始めて得られる信号であり、
モータの起動時は低速回転のため11Tというパル
ス巾を検知できず、よつて回転速度を検出するこ
とは不可である。この起動時の速度制御をモータ
自身に持つFG信号によつて制御する方法がある。
又、別の方法として、11Tにかかわらずパルス
巾を検知しモーターの速度を予想して定常回転に
導く起動サーボ方法がある。その例として特願昭
55−142088「クロツクレート検出装置」等がある。
これらは、大小ランダムに検出されるパルス巾の
中から最大値のパルスを検出する。これは定常時
の11Tに相当する。このパルス巾の値から速度を
予知するものである。つまり11Tに対する誤差を
検出するものである。
巾を検知しモーターの速度を予想して定常回転に
導く起動サーボ方法がある。その例として特願昭
55−142088「クロツクレート検出装置」等がある。
これらは、大小ランダムに検出されるパルス巾の
中から最大値のパルスを検出する。これは定常時
の11Tに相当する。このパルス巾の値から速度を
予知するものである。つまり11Tに対する誤差を
検出するものである。
ところで、デイスクから再生される信号は、最
初はアナログに近い信号であり、これを所定のレ
ベルでスライスすることにより始めてデイジタル
信号となる。その再生信号は第３図の７に示すよ
うなものである。図中の８，９，１０はデイジタ
ル変換のためスライスレベルである。スライスレ
ベル９のように再生信号７の振幅の中央近くにあ
ると、デイジタル変換した時、そのパルス波形の
デユーテイがほぼ50％取れ、例えば11T，11Tを
得ることができる。しかしスライスレベル８，９
のように上下にズレているとデユーテイが50％取
れず11Tも正しく得ることができない。
初はアナログに近い信号であり、これを所定のレ
ベルでスライスすることにより始めてデイジタル
信号となる。その再生信号は第３図の７に示すよ
うなものである。図中の８，９，１０はデイジタ
ル変換のためスライスレベルである。スライスレ
ベル９のように再生信号７の振幅の中央近くにあ
ると、デイジタル変換した時、そのパルス波形の
デユーテイがほぼ50％取れ、例えば11T，11Tを
得ることができる。しかしスライスレベル８，９
のように上下にズレているとデユーテイが50％取
れず11Tも正しく得ることができない。
又、第４図に示すように再生波形自体が上下ア
ンバランスであると又正しい11Tを得ることがで
きなくなる。第４図で１５は11T〜11Tを得られ
るが、１４，１６の再生信号は、その波形が上下
でアンバランスの為、正しい11Tを得ることがで
きない。
ンバランスであると又正しい11Tを得ることがで
きなくなる。第４図で１５は11T〜11Tを得られ
るが、１４，１６の再生信号は、その波形が上下
でアンバランスの為、正しい11Tを得ることがで
きない。
このようにデイジタル信号のパルス巾からデイ
スクの起動制御を行なおうとする場合、正しいパ
ルス巾が得られないと、起動から定常回転へモー
タを制御することはできなくなる。それだけ正確
なパルス巾検知が必要となる。
スクの起動制御を行なおうとする場合、正しいパ
ルス巾が得られないと、起動から定常回転へモー
タを制御することはできなくなる。それだけ正確
なパルス巾検知が必要となる。
本発明の目的は、デイスクから得られてまだデ
イジタル信号以前のアナログ信号の波形のデユー
テイの乱れにかかわらず、その信号列から正しい
パルス巾を検知し得るパルス巾検出回路を提供す
ることにある。
イジタル信号以前のアナログ信号の波形のデユー
テイの乱れにかかわらず、その信号列から正しい
パルス巾を検知し得るパルス巾検出回路を提供す
ることにある。
このため本発明は、デイスクから再生されたア
ナログ信号を所定のレベルでスライスしたデイジ
タル信号の上部パルス巾、下部パルス巾を独立に
測定し、一定時間内における最大値（もしくは最
小値）をそれぞれ記憶し、上部、下部それぞれの
最大パルス巾の平均値（又は和、差）を演算する
ことにより、正しいパルス巾を検出する。又、パ
ルスの立ち上り周期、あるいは立ち下り周期を検
知することにより正しいパルス巾を検出する。
ナログ信号を所定のレベルでスライスしたデイジ
タル信号の上部パルス巾、下部パルス巾を独立に
測定し、一定時間内における最大値（もしくは最
小値）をそれぞれ記憶し、上部、下部それぞれの
最大パルス巾の平均値（又は和、差）を演算する
ことにより、正しいパルス巾を検出する。又、パ
ルスの立ち上り周期、あるいは立ち下り周期を検
知することにより正しいパルス巾を検出する。
第５図は本発明の実施例である。第５図におい
て、２０はデイスク再生アナログ信号を所定のレ
ベルでスライスしたデイジタル信号（入力端子）
である。２２ａ，ｂは制御回路２９から入力され
るクロツク信号をカウントするカウンターであ
る。このクロツクは測定するパルス巾より十分速
いクロツクであることが望ましくパルス巾測定値
の精度の要素となる。デイジタル入力信号２０は
カウンタ２２ｂのカウンタイネーブル端子に接続
されているのでカウンタ２２ｂはデイジタル入力
信号がハイレベルでカウントアツプする。カウン
タ２２ａのイネーブル端子はインバータ２１を介
してデイジタル入力信号に接続されているので、
デイジタル入力信号がロウレベルの時カウントア
ツプする。
て、２０はデイスク再生アナログ信号を所定のレ
ベルでスライスしたデイジタル信号（入力端子）
である。２２ａ，ｂは制御回路２９から入力され
るクロツク信号をカウントするカウンターであ
る。このクロツクは測定するパルス巾より十分速
いクロツクであることが望ましくパルス巾測定値
の精度の要素となる。デイジタル入力信号２０は
カウンタ２２ｂのカウンタイネーブル端子に接続
されているのでカウンタ２２ｂはデイジタル入力
信号がハイレベルでカウントアツプする。カウン
タ２２ａのイネーブル端子はインバータ２１を介
してデイジタル入力信号に接続されているので、
デイジタル入力信号がロウレベルの時カウントア
ツプする。
カウンタ２２ａ，ｂはそれぞれの出力データが
ラツチ２３ａ，ｂに接続されておりそれぞれのイ
ネーブル信号がロウレベルになるとラツチ２３ａ
又はラツチ２３ｂがカウンタの出力データをラツ
チする。その後カウンタ２２は２９の制御回路か
らのクリア信号によつてクリアされる。ラツチ２
３ａの出力はラツチ２４ａの入力と比較回路２６
ａに接続されている。比較回路２６ａのもう一方
の入力はラツチ２６ａの出力データが入力されて
いる。ここで、比較回路２６ａはラツチ２３ａと
ラツチ２４ａのデータ値を比較し、ラツチ２３ａ
のデータ値がラツチ２４ａのデータ値より大きい
時Ｂ＞Ａ端子がハイレベルとなり制御回路２９か
らのクロツク信号と同期してアンド回路２５ａよ
りラツチチ２４ａにクロツク信号を送る。つまり
ラツチ２３ａのデータがラツチ２４ａに伝送され
る。つづいてラツチ２３ａから新しいデータが出
力されると又比較器２６ａが作動してラツチ２４
ａにクロツク信号を送るか否から決める。これら
の一連の動作によりラツチ２４ａにはデータの最
大値が残される。第５図左のラツチ２２ｂ、ラツ
チ２３ｂ、ラツチ２４ｂ、比較器２６ｂも同様に
作動する。右半分のラツチのデータの内容はデイ
ジタル入力信号のロウレベルパルス巾データであ
り、左半分はデイジタル入力信号のハイレベルパ
ルス巾データである。
ラツチ２３ａ，ｂに接続されておりそれぞれのイ
ネーブル信号がロウレベルになるとラツチ２３ａ
又はラツチ２３ｂがカウンタの出力データをラツ
チする。その後カウンタ２２は２９の制御回路か
らのクリア信号によつてクリアされる。ラツチ２
３ａの出力はラツチ２４ａの入力と比較回路２６
ａに接続されている。比較回路２６ａのもう一方
の入力はラツチ２６ａの出力データが入力されて
いる。ここで、比較回路２６ａはラツチ２３ａと
ラツチ２４ａのデータ値を比較し、ラツチ２３ａ
のデータ値がラツチ２４ａのデータ値より大きい
時Ｂ＞Ａ端子がハイレベルとなり制御回路２９か
らのクロツク信号と同期してアンド回路２５ａよ
りラツチチ２４ａにクロツク信号を送る。つまり
ラツチ２３ａのデータがラツチ２４ａに伝送され
る。つづいてラツチ２３ａから新しいデータが出
力されると又比較器２６ａが作動してラツチ２４
ａにクロツク信号を送るか否から決める。これら
の一連の動作によりラツチ２４ａにはデータの最
大値が残される。第５図左のラツチ２２ｂ、ラツ
チ２３ｂ、ラツチ２４ｂ、比較器２６ｂも同様に
作動する。右半分のラツチのデータの内容はデイ
ジタル入力信号のロウレベルパルス巾データであ
り、左半分はデイジタル入力信号のハイレベルパ
ルス巾データである。
ラツチ２４ａ及び２５ａはそれぞれ平均値回路
２７に入力され、その出力データはラツチ２８に
入力される。ラツチ２８は一定毎にラツチされ、
ラツチされるとラツチ２４ａ，２４ｂがクリアさ
れその時点からパルス巾の最大値検出が新たにス
タートする。
２７に入力され、その出力データはラツチ２８に
入力される。ラツチ２８は一定毎にラツチされ、
ラツチされるとラツチ２４ａ，２４ｂがクリアさ
れその時点からパルス巾の最大値検出が新たにス
タートする。
ラツチ２８の出力はパルス巾出力端子３０に接
続され、このデータは、例えば、第３図の９を参
考にすると、ハイレベルの最大値が9T、ローレ
ベルの最大値が13Tであれば、その平均値が11T
として出力される。
続され、このデータは、例えば、第３図の９を参
考にすると、ハイレベルの最大値が9T、ローレ
ベルの最大値が13Tであれば、その平均値が11T
として出力される。
又、ここで重要なのは、ハイレベルパルス巾と
ロウレベルパルスの和が等しい（第３，４図参
照）ことである。又ハイレベルパルスとロウレベ
ルパルスを独立して測定しているのは、同期信号
以外の情報パルス列内に存在する11T（起動時は
11Tよりパルス巾は長い）も合わせて測定し測定
値の確度を高められるためである。
ロウレベルパルスの和が等しい（第３，４図参
照）ことである。又ハイレベルパルスとロウレベ
ルパルスを独立して測定しているのは、同期信号
以外の情報パルス列内に存在する11T（起動時は
11Tよりパルス巾は長い）も合わせて測定し測定
値の確度を高められるためである。
実施例の第５図においては演算回路に平均値回
路２７を使用したが、この場合正しい同期信号の
基準が11Tとなる。演算回路にデータ差回路を使
用すると基準は0Tとなる。又演算回路にデータ
和回路を使用すると基準は22Tとなる。このデー
タ和の場合は、パルスの立ち上りから立ち上りま
で又は立下りから立ち下りまでを測定ししたもの
と等価になる。
路２７を使用したが、この場合正しい同期信号の
基準が11Tとなる。演算回路にデータ差回路を使
用すると基準は0Tとなる。又演算回路にデータ
和回路を使用すると基準は22Tとなる。このデー
タ和の場合は、パルスの立ち上りから立ち上りま
で又は立下りから立ち下りまでを測定ししたもの
と等価になる。
第６図は、本発明の第２実施例でありこれは第
５図の実施例の応用である。そこで回路上異なる
点を述べる。本回路は、カウンタ及び比較回路を
一系統にしたものである。そのためカウンタ２２
はハイレベルパルス巾とローレベルパルス巾の両
方をカウント測定する。その切換えは、エツヂ検
出回路３１及び２分周回路３２で行なう。つまり
エツヂ信号によつて反転出力を出す２分周回路３
２の出力はラツチ２３ａ，２ｂ，２４ａ，ｂをそ
れぞれハイレベル測定時とロウレベル測定時で動
作のオン／オフ制御をする。又、２分周回路３２
の出力はマルチプレクサ３３を制御して比較回路
２６の入力データを切換えている。
５図の実施例の応用である。そこで回路上異なる
点を述べる。本回路は、カウンタ及び比較回路を
一系統にしたものである。そのためカウンタ２２
はハイレベルパルス巾とローレベルパルス巾の両
方をカウント測定する。その切換えは、エツヂ検
出回路３１及び２分周回路３２で行なう。つまり
エツヂ信号によつて反転出力を出す２分周回路３
２の出力はラツチ２３ａ，２ｂ，２４ａ，ｂをそ
れぞれハイレベル測定時とロウレベル測定時で動
作のオン／オフ制御をする。又、２分周回路３２
の出力はマルチプレクサ３３を制御して比較回路
２６の入力データを切換えている。
前記した基準パルス巾、例えば11Tは定常回転
時であり、デイスクの起動時はこれより長いパル
ス巾が検出される。つまりデイスクの回転速度を
同期信号周期でなくパルス巾で直接検出すること
が可能である。
時であり、デイスクの起動時はこれより長いパル
ス巾が検出される。つまりデイスクの回転速度を
同期信号周期でなくパルス巾で直接検出すること
が可能である。
次の実施例は、パルスの立ち上りから立ち上り
までの時期、あるいは立ち下りから立ち下りまで
の時間をパルス巾として検出する方法である。
までの時期、あるいは立ち下りから立ち下りまで
の時間をパルス巾として検出する方法である。
その回路例を第７図、動作信号波形を第８図に
示す。デイジタル信号入力端子２０の信号ａは、
クロツク信号ｂでラツチするレジスタ３４，３５
でシフトされ入力信号２０の立ち上りエツヂ信号
ｅはアンドゲート３６に出力される。この信号に
よりカウンタ３８の出力データはラツチ３９にラ
ツチされる。エツヂ信号ｅはレジスタ３７で１ク
ロツク遅延され、この信号ｆはカウンタ３８をク
リアする。ラツチ３９のデータ出力は最大値検出
回路（内容は実例１，２と同様）に入力され、制
御回路２９でコントロールされる時間内の最大値
を出力する。
示す。デイジタル信号入力端子２０の信号ａは、
クロツク信号ｂでラツチするレジスタ３４，３５
でシフトされ入力信号２０の立ち上りエツヂ信号
ｅはアンドゲート３６に出力される。この信号に
よりカウンタ３８の出力データはラツチ３９にラ
ツチされる。エツヂ信号ｅはレジスタ３７で１ク
ロツク遅延され、この信号ｆはカウンタ３８をク
リアする。ラツチ３９のデータ出力は最大値検出
回路（内容は実例１，２と同様）に入力され、制
御回路２９でコントロールされる時間内の最大値
を出力する。
前記最大値検出回路の出力データは上下パルス
１週期分であり、その値は定常回転時の11T〜
11Tに相当する値が出力される。つまりデイスク
回転数がどの状態であろうと、同期信号に相当す
るパルスを時点の最大値として出力される。
１週期分であり、その値は定常回転時の11T〜
11Tに相当する値が出力される。つまりデイスク
回転数がどの状態であろうと、同期信号に相当す
るパルスを時点の最大値として出力される。
本発明によれば、デイスクから再生された信号
波形に上部、下部レベルのアンバランス及び、デ
イジタル信号への変換用スライス回路におけるス
ライスレベルの不適性からおきる波形のデユーテ
イアンバランスによるパルス巾の不正確測定を無
くすことができる。
波形に上部、下部レベルのアンバランス及び、デ
イジタル信号への変換用スライス回路におけるス
ライスレベルの不適性からおきる波形のデユーテ
イアンバランスによるパルス巾の不正確測定を無
くすことができる。
又本回路は情報信号を含む最大パルス巾を測定
しているためデイスクの起動時のような同期信号
周期がまだ検出不可能である時でも、パルス巾測
定によつてデイスクの回転速度を常時検出するこ
とができる。つまり通常行われる同期信号による
デイスク回転速度検出より巾広い範囲でデイスク
回転速度を正確に検出することができる。
しているためデイスクの起動時のような同期信号
周期がまだ検出不可能である時でも、パルス巾測
定によつてデイスクの回転速度を常時検出するこ
とができる。つまり通常行われる同期信号による
デイスク回転速度検出より巾広い範囲でデイスク
回転速度を正確に検出することができる。
第１図はデイジタルオーデイオデイスクのモー
タ駆動系のブロツク図、第２図は再生されるデイ
ジタル信号波形図、第３図と第４図は再生信号と
変換デイジタル信号の波形図、第５図は本発明の
第１実施例の回路図、第６図は第２実施例の回路
図、第７図は第３実施例の回路図、第８図は第７
図の動作信号波形図である。 １：デイスク、２：モータ、６：同期信号、
７：再生アナログ信号、１１〜１３，１７，１
９：デイジタル信号、２２，３８：カウンタ、２
３，２４，２８：ラツチ、２６：比較回路、２
７：平均値回路、３０：パルス巾出力端子、３
１：エツヂ検出回路、３３：MPX、３４，３５，
３６：レジスタ、４０：最大値検出回路。
タ駆動系のブロツク図、第２図は再生されるデイ
ジタル信号波形図、第３図と第４図は再生信号と
変換デイジタル信号の波形図、第５図は本発明の
第１実施例の回路図、第６図は第２実施例の回路
図、第７図は第３実施例の回路図、第８図は第７
図の動作信号波形図である。 １：デイスク、２：モータ、６：同期信号、
７：再生アナログ信号、１１〜１３，１７，１
９：デイジタル信号、２２，３８：カウンタ、２
３，２４，２８：ラツチ、２６：比較回路、２
７：平均値回路、３０：パルス巾出力端子、３
１：エツヂ検出回路、３３：MPX、３４，３５，
３６：レジスタ、４０：最大値検出回路。
Claims (1)
- 【特許請求の範囲】 １ デイスク状の記録媒体から得られたデジタル
信号列が、情報信号と特定パターンから成る同期
信号とで構成され、検出されたデイジタル信号に
よつて、前記デイスク状の記録媒体の回転速度を
制御するデジタル信号再生装置において、所定の
期間内で最大あるいは最小の正のパルス巾を検出
する第１のパルス巾検出回路と、所定の期間内で
最大あるいは最小の負のパルス巾を検出する第２
のパルス巾検出回路と、各検出回路から出力され
るデータを、加算する演算回路とからなり、前記
演算回路の出力によりデイスク状の記録媒体の回
転制御を行なうことを特徴とするパルス巾検出回
路。 ２ 前記演算器が、加算値の平均をとる平均値演
算器を含むことを特徴とする特許請求範囲第１項
記載のパルス巾検出回路。 ３ 上記演算器は、前記デジタル信号の立ち上り
から次の立ち上りまで、あるいは立ち下りから、
次の立ち下りまでの期間毎に平均値演算を行うこ
とを特徴とする特許請求の範囲第１項記載のパル
ス巾検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16283481A JPS5863856A (ja) | 1981-10-14 | 1981-10-14 | パルス巾検出回路 |
| US06/434,058 US4562549A (en) | 1981-10-14 | 1982-10-13 | Digital player using a pulse width detector |
| DE8282109467T DE3272034D1 (en) | 1981-10-14 | 1982-10-13 | Digital player for reproducing a digital signal sequence |
| EP82109467A EP0077075B1 (en) | 1981-10-14 | 1982-10-13 | Digital player for reproducing a digital signal sequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16283481A JPS5863856A (ja) | 1981-10-14 | 1981-10-14 | パルス巾検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863856A JPS5863856A (ja) | 1983-04-15 |
| JPH0327987B2 true JPH0327987B2 (ja) | 1991-04-17 |
Family
ID=15762124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16283481A Granted JPS5863856A (ja) | 1981-10-14 | 1981-10-14 | パルス巾検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863856A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6290808B2 (ja) * | 2015-03-18 | 2018-03-07 | ジヤトコ株式会社 | 回転検出信号処理装置及び回転検出信号処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758269A (en) * | 1980-09-24 | 1982-04-07 | Sony Corp | Device for reproducing disk |
| JPS57198579A (en) * | 1981-05-29 | 1982-12-06 | Sony Corp | Disc reproducing device |
-
1981
- 1981-10-14 JP JP16283481A patent/JPS5863856A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758269A (en) * | 1980-09-24 | 1982-04-07 | Sony Corp | Device for reproducing disk |
| JPS57198579A (en) * | 1981-05-29 | 1982-12-06 | Sony Corp | Disc reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5863856A (ja) | 1983-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562549A (en) | Digital player using a pulse width detector | |
| EP0075948B1 (en) | Playback speed control system | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| EP0872838B1 (en) | Disk-rotation control apparatus | |
| EP0057612A2 (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| JPH0223945B2 (ja) | ||
| JP2849033B2 (ja) | 光ディスク | |
| KR870003486A (ko) | 디지탈 시간차 계측장치 | |
| JPH0327987B2 (ja) | ||
| JPH1069717A (ja) | ディスク回転速度制御回路 | |
| EP0118783A1 (en) | Detector circuit | |
| KR920015324A (ko) | 스핀들 모터 이상 회전 방지 회로 | |
| US4171479A (en) | Method and device for the reading of data | |
| JPH0381219B2 (ja) | ||
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPH0719440B2 (ja) | Ｐｌｌ回路 | |
| JP2638810B2 (ja) | Ｐｌｌ回路 | |
| JPH0332152B2 (ja) | ||
| JPS5856258A (ja) | 再生速度制御装置 | |
| JPS5960712A (ja) | デ−タ判別装置 | |
| JPS63113841A (ja) | 磁気テ−プの記録速度自動判別装置 | |
| JP2849072B2 (ja) | 光ディスク再生装置のスピンドルサーボ回路 | |
| JP2824080B2 (ja) | 周期計測回路 | |
| JP2854115B2 (ja) | 電子機器制御装置 | |
| JPS63281062A (ja) | 周波数弁別回路 |